KR940002735B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR940002735B1
KR940002735B1 KR1019890018457A KR890018457A KR940002735B1 KR 940002735 B1 KR940002735 B1 KR 940002735B1 KR 1019890018457 A KR1019890018457 A KR 1019890018457A KR 890018457 A KR890018457 A KR 890018457A KR 940002735 B1 KR940002735 B1 KR 940002735B1
Authority
KR
South Korea
Prior art keywords
layer
etching
exposed
oxygen
etching gas
Prior art date
Application number
KR1019890018457A
Other languages
English (en)
Other versions
KR900010941A (ko
Inventor
마꼬또 고스기
나오끼 하라다
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900010941A publication Critical patent/KR900010941A/ko
Application granted granted Critical
Publication of KR940002735B1 publication Critical patent/KR940002735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 전형적인 고 전자이동도 트랜지스터(HEMT) 장치의 구조를 보이는 단면도.
제2도는 제1도의 HEMT 구조를 형성하기 위한 종래 기술상의 방법과 관련된 문제를 보이는 단면도.
제3도는 본 발명에서 에칭에 사용되는 장치를 보이는 개요도.
제4a 내지 e도 본 발명의 제1실시예에 따른 선택적 에칭공정을 수행하는 수개의 단계를 보이는 공정도.
제5도 에칭시간과 에칭깊이간의 관계를 보이는 그래프.
제6a 내지 h도는 본 발명의 제2실시예에 따른 HEMT 장치 제조의 수개의 단계를 보이는 공정도.
제7도는 본 발명의 제3실시예에 따른 HEMT 장치제조의 한단계를 보이는 단면도.
제8a 및 b도는 제3실시예의 변형예에 따른 HEMT 장치를 구성하는 단계를 보이는 공정도.
제9도는 에칭깊이와 할로겐화 알킬의 유량(流量)간의 관계를 보이는 그래프.
제10a 내지 i도는 본 발명의 제4실시예에 따른 RHET 장치를 구성하는 제1단계를 보이는 공정도.
본 발명은 일반적으로 반도체 장치에 관한 것으로서, 보다 구체적으로 알루미늄(Al) 함유층을 에칭되지 않은 채로 두고 인듐(In)함유층을 에칭에 의해 선택적으로 제거하는 단계를 포함하는 반도체 장치의 제조방법에 관한 것이다.
컴퓨터 또는 원격통신 네크워크의 동작속도를 증가시키는 요구에 부응하기 위하여 고전자 이동도 트랜지스터(HEMT)나 또는 헤테로접합 바이폴라 트랜지스터(HBT)등의 고속 반도체 장치에 대해 집중적인 연구가 행해지고 있다.
이들 고속 반도체 장치들은 칼륨비소(GaAs)등의 소위 화합물 반도체 재료를 사용하여 제조되며, 따라서 이 화합물 반도체 재료를 사용한 반도체 장치의 대량 생산에 적합한 제조기술이 요구되고 있다.
최근에는 동작 속도를 보다 증가시키기 위해 GaAs와 같은 종래의 화합물 반도체 재료를 인듐갈륨비소(InGaAs)와 같은 재료로 대치하는 경향이 있다. InGaAs를 사용하면 캐리어 이동도는 보다 증가한다. 또, 이 재료를 사용하여 헤테로접합을 형성하는 경우에는 헤테로 접합면에서의 2차원 전자기체의 밀도는 동일한 목적에 GaAs를 사용한 경우에 비하여 증가된다. 더구나, 최근에는 전자를 극히 얇은 영역속게 제한함으로써 전자가 가진 파동성을 활용하는 공명터널 호트 전자트랜지스터(resonant-tunneling hot electrontransistor : RHET)등의 새로운 장치가 제안되고 있다. 이 목적을 위하여는 서로 다른 밴드 갭(band gap)을 가진 InGaAs 및 인듐 알루미늄비소(InAlAs)등의 화합물 반도체로된 극히 얇은 택일적인 층으로 구성되는 구조를 형성해야만 한다.
그러므로, 인듐(In)을 함유하는 InGaAs 또는 기타 화합물 반도체 재료를 사용한 반도체 장치나 직접회로를 높은 수율을 가지고 생산하는 기술이 강력하게 요구되고 있다.
제1도는 전형적인 HEMT 장치의 구조를 도시한다.
이 장치는 반절연성 InP 기판(10), 도핑안된 InGaAs (11a)과 그 위에 성장된 n형 InAlAs 도핑층(11b)으로써 차례로 구성되는 활성층(11), 그리고 n형 InGaAs 의 캡(cap)층(12)으로 구성된다. 이러한 구조를 형성하면 활성층(11a)과 활성층(11b) 사이의 경계면에 있응 헤테로접함면(11c) 부근의 활성층(11a)에 2차원 전자 기체가 형성된다. 활성층(11a)은 도피불순물을 가지고 있지 않으므로 2차원 전자기체의 전자는 불순물에 의해 분산됨이 없이 자유롭게 이동된다.
2차원 전자기체의 제어를 위해서, 게이트 전극으로 제공되는 게이트 구조에 대응하는 부분의 캡층(12)이 제거된다. HEMT의 드레시호올드 전압은 헤테로접합(11c)과 게이트 전극(13c)간의 거리에 의해 결정된다는 사실에 유의하여야 한다. 또한 InGaAs 캡층(12)의 위에는 소스 전극(13a)과 드레인 전극(13b)이 제공된다.
이러한 구조를 형성할 때는 게이트 전극(13c)에 대응하여 캡층(12)의 일부를 제거하는 공정을 수행할 필요가 있다.
이를 위해서는 캡층(12)을 에칭하는 기술이 요구된다.
종래에는 인산(H3PO4), 과산화수소(H2O2), 그리고 물(H2O)의 혼합물로 구성되는 에칭용액을 사용하여 캡층(12)을 이렇게 에칭하여 왔다.
그러나, 이 에칭용액은 InGaAs 캡층(12)에만 작용하는 것이 아니라 그 아래에 있는 InAlAs 활성층(11b)에 까지도 작용한다. 그러므로, 얻어진 장치가 정확히 제어된 드레시호올드 전압을 갖게 하기 위해서는 InAlAs활성층(11b)의 상부표면이 노출되는 시점에서 공정을 중단할 필요가 있다.
쉽게 알 수 있는 사실이지만, 이러한 에칭제어는 어려움이 있으며, 얻어진 HEMT 장치는 웨이퍼마다 실질적으로 분산된 드레시호올드 전압들을 갖게되는 경향이 있다. 또한 수용액에서 에칭이 수행될 때 웨이퍼의 가장자리부분과 중앙부분의 에칭깊이가 달라지는 경향이 있다.
결과적으로 동일한 웨이퍼에서 형성된 장치들 사이에서 조차 드레시호올드 전압이 분산된다는 문제가 생긴다. 또한 장치의 게이트 길이가 길면 하나의 장치내에서도 에칭깊이가 달라지는 경향이 있다.
또한 서로 다른 크기의 복수개의 영역을 도시에 에칭할 때도 크기가 큰 영역에서는 에칭이 더 진행되는 반면 크기가 작은 영역에서는 에칭이 덜 진행되는 경향이 있다. 결과적으로 위쪽 활설층(11b)은 제1도에 도시된 것같이 다양한 두께를 갖게 되는 경향이 있고, 드레시호울드 전압들은 이에 따라 분산된다.
한편, 메탄(CH4)과 수소(H2)의 혼합물로 구성된 에칭기체를 사용하는 반응성 이온에칭(RIE) 프로세스에 의해 InGaAs 캡층(12)을 제거하는 방법이 제안된 바 있다. 그러나, 이 방법은 InGaAs 캡층(12)만이 에칭되는데 그치치않고 InAlAs 활성층(11b)까지도 에칭된다는 점에서 전기의 경우와 비슷한 문제를 안고 있다. 결과적으로 이 경우에도 드레시호울드 전압의 제어성이 불량하다는 문제가 생긴다.
따라서 전기의 문제점을 제거할 수 있도록 신규하고 유용한 반도체 장치의 제조방법을 제공하고자 하는 것이 본 발명의 일반적인 목적이다.
본 발명의 보다 구체적인 또다른 목적은 알루미늄 함유층에 대하여 선택적으로 에칭함으로써 인듐 함유층을 제거하는 단계를 포함하는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 얻어진 반도체 장치가 정확히 제어된 동작특성을 갖도록 하는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또 하나의 목적은 알루미늄 함유 반도체층을 실질적으로 에칭하지 않는 동시에, 알루미늄 함유 반도체층상에 형성된 인듐 함유 반도체층을 선택적으로 제거하는 단계를 포함하고, 상기 선택적 제거단계는 자외선의 조사에 따라 할로겐화 알킬과 산소의 혼합물로 구성되는 에칭기체에 인듐을 함유하는 제1반도체층을 노출시키는 단계를 포함하는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명에 따르면, 자외선이 조사되는 가운데 할로겐화 알킬과 제1반도체층을 구성하는 원소간에 일어나는 에칭반응의 결과로서 제1반도체층이 에칭되며, 반응의 결과로서 유기금속화합물과 할로겐화물등의 휘발성산물이 생성되고, 동시에 그 아래에 있는 알루미늄을 함유한 제2반도체층이 일단 노출되면, 이 제2반도체층의 표면이 에칭에 대해 내성이 있는 산화 알루미늄 박막으로 피복된다. 따라서 제2반도체층을 실질적으로 에칭되지 않은 상태로 유지된다.
다시 말하면, 단지 제1반도체층만이 선택적으로 에칭되므로 제2반도체층의 두께에 따라 결정되는 드레시홀드 전압등의 반도체 장치 특성은 균일하게 된다.
본 발명의 또 다른 목적은 에칭기체가 할로겐화 수소에 추가로 첨가되도록, 자외선이 조사되는 가운데 할로겐화 알킬과 산소를 함유한 에칭기체에 인듐 함유층을 제거하는 단계를 포함하는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명에 따르면, 에칭 이전에 형성된 자연 산화막으로인한 에칭 속도 또는 불균일한 에칭과 에칭동안의 산화막의 형성에 대한 변동은 에칭 이전과 에칭동안에 형성되는 산화막을 제거하는 할로겐화 수소를 첨가함으로써 제거된다. 또한, 에칭반응에 필요한 자외선 조사광의 강도를 현저히 감소시킬 수 있다.
본 발명의 또다른 목적은 상기 구조를 가진 적층된 반도체 본체가 우선 할로겐화 알킬과 할로겐화 수소를 함유한 제1주위대기에 영향을 받게되며, 그 제1반도체층이 자와선의 조사에 따라 수행된 에칭에 의해 일부가 제거되도록, 알루미늄함유 제2반도체층위에 성장된 인듐 함유 제1반도체층을 포함한는 반도체 장치의 제조방법을 제공하는 것이다. 그후에 적층된 반도체 본체를 할로겐화 알킬, 할로겐화 수소 및 산소를 함유하는 제2주위대기에 노출시켜, 자외선이 조사되는 가운데 제2반도체층을 에칭시키지 않으며서 제1반도체층을 에칭에 의해 완전히 제거한다.
본 발명에 따르면, 인듐 함유 제1반도체층은 산소를 실질적으로 함유하지 않은 제1주위대기와의 반응에 의해 균등 속도로 균질하게 제거되어, 편평한 노출면을 유지하며, 동시에 에칭단계의 후기단계에서 제2주위대기에 함유된 산소로 인한 산화의 결과로소 제2층의 표면에서 에칭이 적극적으로 중지된다.
그에따라 활성층으로 작용하는 제2반도체층의 표면은 편평해지고, 장치의 동작특성은 정확하고 균일하게 제어된다.
본 발명의 기타 목적 및 추가적인 특징은 첨부도면과 관련지어 이하의 상세한 설명을 읽으면 명백해질 것이다. 우선, 제3도를 참조하여 본 발명에서 반도체층의 에칭에 사용되는 장치에 대하여 설명하기로 한다.
도면을 참조하면, 부재번호(10)로 표시된 에칭장치는 배기구(12)와 반응기체 인입구(13)를 구비한 반응실(11)로 구성된다. 반응실(11)내에는 가열기(14)가 내장된 시료대(15)가 구비되어 있다. 또한, 반응실(11)는 외부의 조사광원(17)으로부터 시료대(15)로 방출되는 자외선 조사광을 도입시키기 위한 석영창(16)을 구비한다.
작동시, 포토리지스트에 의해 적절히 마스킹될 수 있는 기판(20)은 시료대(15)위에 배치되고, 반응실(11)은 그 반응실(11)의 압력이 약 1Pa 이하로 감소될 때까지 배기구(12)를 통해 배기된다.
다음에 본 발명과 관련된 에칭기체는 인입구(13)를 통해 반응실(11)내로 도입된다. 이 단계가 진행되는 동안, 기판은 80℃와 같은 소정의 온도로 가열된다. 에칭기체의 도입후에 반응실(11)내의 압력을 약 300Pa로 조정하고 동시에 자외선 광원(17)을 턴온시킨다. 이에 반응하여, 조사광원(17)은 반응기체내에 함유된 에칭물질 분자의 흡수광 대역에 일치하도록 파장세트를 갖는 자외선 조사광을 생성한다.
차후에 설명하겠지만, 본 발명은 에칭물질로 할로겐화 알킬을 사용하며, 자외선조사광의 파장은 전형적으로는 할로겐화 알킬인 취화메틸(CH3Br)을 에칭물질분자로서 사용할 때 184.9㎜ 혹은 253.7㎜이 되도록 세트된다. 따라서, 저압수은등으로부터 방출되는 자외선 조사광(17)은 석영창(16)을 통해 기판(20)상에 조사되며, 이에 반응하여, 할로겐화 알킬 에칭물질을 광화학 반응의 결과로서 반응성 핵종(species)으로 분해시킨다. 이에 의해 방출된 화학핵종은 기판(20)의 구성원소와 결합되어 Ga(CH3)xBry, As(CH3)xBry, In(CH3)xBry, 및 이와 유사한 휘발성의 유기금속 화합물이나 할로겐화물을 형성한다. 이들 핵종은 배기구(12)를 통하여 즉시 배기됨으로써, 에칭반응은 더욱 진행된다.
다음에, 제1실시예를 보이는 제4a 내지 e도를 참조하면서 본 발명을 설명하기로 한다. 이하의 설명에서는 InP 또는 InGaAs로 구성될 수 있는 기판(20)은 그 기판상에 성장된 InAlAs층(21)이 운반되고, 그 층(21)위에 추가의 InGaAs(22)이 성장되어 있다고 가정한다.
제4a도의 제1단계에서, 포토리지스트(23)는 InAlAs층(22)의 상부표면에 도포되며 소정의 패턴에 따라서 포토리소그래피 방식으로 패턴 형성된다. 그 결과 제거될 층(22)의 일부가 노출된 제4b도의 구조가 얻어진다.
다음에 제4b도의 구조는 제3도의 에칭장치내에 넣어져 다음의 에칭절차를 거친다. 에칭기체로서 할로겐화 알킬 에칭물질과 산소의 혼합물을 사용하여 에칭을 수행한다는 점은 본 발명의 필수적인 특징이다. 상기 혼합물이 반응실(11)내에 도입되면, InGaAs(22)의 노출부분은 이미 앞서 설명한 대로 할로겐화 알킬 에칭 물질과의 반응결과로 제거되며, 에칭이 진행중인 것을 나타낸 제4c도에 도시된 구조가 얻어진다.
이제 알루미늄 함유층(21)이 에칭결과로서 노출된 경우, 층(21)의 노출표면은 제4d도에 도시된대로 산화알루미늄(Al2O3)의 박막(25)으로 즉시 피복된다.
이 Al2O3박막층(25)은 InAlAs층(21) 알루미늄과 에칭기체에 함유된 산소와의 반응 결과로써 형성된다.
박막층(25)은 에칭반응에 대하여 안정상태에 있으므로, 일단 층(21)의 표면이 노출될 경우 층(21)의 에칭이 실질적으로 방지되게 된다. 이 층(25)은 나중에 암모니아 수용액에 의해 제거될 수 있으며, 제4e도에 보이는 구조가 얻어진다.
dl제까지의 설명으로부터, 제3도의 장치에 의해 수행되는 에칭공증을 변경함이 없이 할로겐화 알킬 에칭 물질로 조성된 에칭기체에 산소를 단지 혼합함으로써 InAlAs층(21)에 대하여 선택적으로 InGaAs층(22)이 제거된다는 사실을 이해할 수 있을 것이다. 이에의해, 에칭깊이는 층(22)이 성장되는 바로 그 시점에서 정밀하게 제어가능한 층(22)의 두께에 의해 결정된다. 에칭의 다음 선택성을 실현하기 위해서는 에칭기체내에 약 0.3% 이상의 산소함량을 주는 것이 바람직하다는 사실이 발견되었다.
제5도는 제4a 내지 d도에 보이는 에칭공정을 위해 시행되는 에칭속도 측정 결과를 보이고 있다. 제5도를 참조하면, 내부를 검게 칠한 원은 InGaAs층(22)이 약 500㎜ 두께를 가지는 경우의 시간과 에칭 깊이와의 관계를 나타내며, 한편 흰 원은 InGaAs층(22)이 겨우 50㎜ 두께를 가지는 경우의 결과를 나타낸다.
제5도에 명백히 보여진 것처럼, InGaAs층(22)의 에칭은 InGaAs층(22)이 50㎚인 경우에는 에칭시작후 몇분후에 기본 InAlAs(21)과의 경계면이 노출되는 것에 대응하여 중지되는데 대하여 층(22)이 500㎚인 경우에는 에칭이 시간과 선형관계를 이루며 진행한다.
다음에, 본 발명의 제2실시예로서 제6a 내지 h도를 참조하면서 상기 에칭공정을 적용하여 HEMT 장치를 제조하는 공정방법을 설명하기로 한다.
제6a도를 참조하면, 분자성 빔 에피택시(molecular beam epitaxy ; MBE), 또는 유기 금속 화학증착(metal-organic chemical vapor deposition ; MOCVD), 및 플라즈마 화학증착등에 의해, InP 기판(31), 도핑안된 InAlAs 버퍼(buffer)층(32), 도핑안된 InGaAs 활성층(33), n형 InAlAs 도핑층(34), n형 InGaAs층(35), 및 산화 질화 실리콘(36), 즉 SiON으로된 절연층으로 구성되는 적층구조가 준비되며, 층(32) 내지 층(36)은 상기한 순서대로 기판(31)위에 적층된다. 층(33)과 층(34)의 사이에 있는 경계면 부근의 도핑안된 InGaAs의 활성층(33)에 2차원 전자기체가 형성된다는 사실을 유의해야 한다. 그리고, 이 구조는 이제 설명할 소스와 드레인 전극에 대응하여 SiON층(36)의 일부가 노출되도록 주지의 포토리소그래피 프로세스에 의해 적합하게 패턴되는 포토리지스트(37)로써 피복된다.
제6b도의 단계에서, 제6a도의 구조는 4불화탄소(CF4), 3불화질소(NF3), 6불화황(SF6)이나 이와 유사한 것과 반응성 기체를 사용하는 반응성 이온에칭공정(RIE)을 거치며, SiON층(36)의 노출부분은 제거된다.
다음에, 금-게르마늄(Au-Ge) 합금 및 금(Au)으로 적층된 층으로 구성되는 주지의 금-게르마늄 전극층(38)이 제6c도에 도시된 것처럼 부착된다. 또한, 전극층(38)은 리프트오프(lift off)법에 의해, n형 InGaAs층(35)과 직접 접촉을 형성하고 있는 부분을 제외한 기본 포토리지스트(37)와 함께 제거된다. 결과적으로, SiON층(36)의 노출부에 대응하여 소스 전극(39) 및 드레인 전극(40)이 층(35)위에 형성되는 제6d도의 구조가 얻어진다.
다음에, 제6e도의 구조위에 또하나의 포토리지스트층(42)이 스핀-코팅(spin-coatiing)되어, 게이트 구조에 대응하여 SiON층(36)의 일부가 노출되도록 포토리소그래피에 의해 패턴된다. 그리고, 제6e도의 구조는 제6b도의 프로세스와 동일한 반응성 이온에칭을 거치며, SiON층(36)에서 게이트 구조에 대응하는 상기 부분은 제6f도에 보이는대로 제거된다.
다음에, 제6f도의 구조는 제3도의 에칭장치의 반응실(11)내에 넣어져, 이미 기술한 에칭기체를 사용하여 제4c도와 관련하여 설명된 과정이 수행된다. 이렇게 하여 n형 InGaAs층(35)은 자외선광을 조사하는데 따라 CH3Br과 산소로 조성된 에칭기체를 사용하여 에칭된다. 에칭이 그 아래의 n형 InAlAs층(34)에 도달하면, 층(34)의 알루미늄은 에칭기체내의 산소에 의해 산화되고 얇은 Al2O3층, 즉 박막(43)이 형성되어 제6g도에 보인 것과 같이 층(34)의 노출면을 피복한다. 이미 설명한 바와같이, 이 Al2O3층은 에칭에 대해 안정하므로, 층(34)내로 더이상 에칭이 진행되지 않는다.
다음에, Al2O3층(43)은 제6g도의 구조를 암모니아 수용액속에 담근(dipping)으로써 제거되며, 알루미늄은 제6h도에 보이는 바와 같이, 게이트 전극(44)으로서, n형 InAlAs 도핑층(34)의 노출상부표면과 접촉하여 부착된다. 또한 나머지 알루미늄은 포토리지스트(42)와 함께 리프트오프에 의해 제거되고, 주지된 HEMT 구조가 완성된다.
본 실시예에 따르면, 층(34) 및 층(35)간의 경계면에 형성된 2차원 전자기체와 게이트 전극(44)간의 거리는 층(35)의 두께와 동일하게 정해지며, 이 두께는 MBE 혹은 MOCVD 공정이 진행될 때 정확히 제어된다는 점을 알 수 있을 것이다.
그러므로, 상기 공정에 따라 제조된 MEMT 장치는 웨이퍼의 가장자리부분에서 형성되었든 중앙부분에서 형성되었든 관계없이 균일한 드레시호올드 전압을 갖는다. 그리고, 기존의 MBE 또는 MOCVD 기법을 사용하여 용이하게 달성되는 층의 성장을 제어할 수 있으므로 장치의 드레시호올드 전압이 웨이퍼마다 분산되는(달라지는)일도 없게된다.
장치의 게이트 길이가 정해지거나 장치별로 달라진다해도 드레시호올드 전압은 일정하게 유지되며, 불균일한 에칭으로 인한 분산은 생기지 않는다.
반응실(11)내로의 산소공급은 산소분자(O2) 이외에, 수증기(H2O), 일산화질소(N2O), 이산화질소(NO2), 오존(O3), 일산화탄소(CO), 이산화탄소(CO2) 및 이와 유사한 것과 같은 산소를 함유하는 다양한 기체분자들중의 하나의 형태로써 수행될 수 있으며, 여기서 자외선광이 조사되면 산소를 방출하는 분자가 바람직하다. 이 기체 성분들은 산소분자 0.3% 이상과 등가인 양으로 도입된다.
인듐 함유층 에칭용의 할로겐화 알킬은 CH3Br에만 한하지 않으며, 불화 메틸(CH3F), 염화메틸(CH3Cl), 요드화메틸(CH3I), 염화에틸(C2H5Cl), 취화메틸(C2H5Br), 요드화에틸(C2H5I), 요드화프로필((CH3)3I), 요드화 이소프로필((CH3)2CHI), 및 이와 유사한 것들도 사용될 수 있다.
다음에 HEMT 장치의 제조와 관련하여 본 발명의 제3실시예를 설명하고자 한다. 앞서의 설명에서 알 수 있듯이, 본 발명의 본질적인 특징은 하부 InAlAs층이 노출될 때마다 에칭이 중지되도록 InGaAs층의 에칭을 제어하기 위해 할로겐화 알킬을 포함하는 에칭기체에 산소를 첨가한다는 점이다. 그러나, 산소와 혼합된 할로겐화 알킬의 에칭기체를 사용하면 InGaAs층의 표면상에 산화막이 형성되므로 에칭속도가 예측 불가능하게 변화하는 경향이 있다는 문제가 생긴다. 게다가, 산화막이 불균일하게 형성되면, 에칭에 의해 형성된 표면이 거칠어지는 경향이 있다. 이 문제들이 제거되고 나면, 본 발명의 에칭공정에 의해 제조된 장치에 관하여 더욱 개선된 균일성이 얻어질 것이다. 본 발명자는 상기 에칭기체에 추가적으로 염화수소(HCl)와 같은 할로겐화 수소를 첨가하면 InGaAs층의 에칭중의 에칭속도가 변동하는 것을 성공적으로 억제할 수 있음을 발견하였으며, 이러한 발견은 본 실시예의 기초를 형성하고 있다.
제7도는 제6a도 내지 h도에 보이는 에칭공정에서 제조된 것과 유사한 HEMT 장치에 본 실시예의 원리를 적용한 것을 보이고 있다. 도면에서, 앞서의 도면과 관련하여 설명된 부분들과 대응하는 부분들은 동일한 부재 전호를 사용하였으며, 그에 대한 설명은 생략하기로 한다.
도시된대로 본 실시예는 HCl과 같은 할로겐화 수소와, 산소와, CH3Br등의 할로겐화 알킬의 혼합물인 에칭기체를 채택하고 있으며, 여기서 CH3Br과 산소는 제1실시예 및 제2실시예에서와 비슷하게 작용하고, HCl은 에칭중에 InGaAs층(35)의 표면상에 형성되는 산화막을 제거하는 작용을 한다. 그러므로 InGaAs층(35)의 에칭은 균일하게 진행한다.
InAlAs층(34)이 일단 노출되면 앞서의 경우와 마찬가지로 층(34)위에 안정한 Al2O3층(43)이 형성된다. 이 Al2O3층은 HCl의 작용에 대해 안정하다. 그러므로 InAlAs층(34)의 상부에 평활한 표면이 얻어지며, 얻어진 HEMT 장치의 특성은 안정화된다. 에칭기체가 여기서는 HCl을 함유한다는 점을 제외하면, 에칭은 제6g도의 구조를 형성하는 단계와 동일한 조건에서 수행된다.
본 실시예의 한 변형예에서 제6g도의 에칭단계는 산소와 혼합안된 에칭기체내에서 에칭을 수행하는 제1과정과, 산소와 혼합된 상기 에칭기체에서 에칭을 수행하는 제2과정의 2과정으로 나뉘어 수행될 수 있다. 그러므로 제1과정은 예를들어 CH3Br과 HCl의 혼합물로 조성되는 에칭기체를 사용함으로서 수행되고, 한편 제2과정의 에칭은 CH3Br, 산소 및 HCl로 조성되는 앞서의 에칭기체를 사용하여 수행된다. 제1과정 및 제2과정중 어느 쪽이나 온도는 80℃로, 에칭기체의 전체압력은 300Pa로 유지되어도 좋다.
제8a 및 b도는 제7도의 에칭단계에 대응하여 아래쪽에 있는 InAlAs층(34)에 대하여 선택적으로 InGaAs층(35)을 제거하는데 제1에칭과정 및 제2에칭과정을 적용한 것을 보이고 있다.
도면에서, 앞서의 도면들과 관련하여 이전에 설명한 부분에는 동일한 부재번호가 주어져 있으며, 그 설명은 생략하기로 한다.
제8a도에 보이는 제1과정에서는 산소를 실질적으로 함유하지 않는 에칭기체를 반응실(11)에 공급함으로써 산화막의 형성이 최소화된다. 즉, 에칭기체는 CH3Br과 HCl의 2성분 혼합물이며, 기체에는 산소의 잔류수준(residual level)이 존재한다. 이러한 산소는 비록 잔류수준에 지나지 않지만 에칭중에 InGaAs층(35)의 표면에 산화막의 형성을 초래하는데, 이것은 안정하고 균일한 에칭의 실현이라는 관점에서 보면 바람직하지 못하다. HCl을 에칭기체에 혼합해주면 산화막을 쉽게 제거되고, 에칭은 노출된 InGaAs층(35)위에서 평활한 표면을 유지하면서 일정한 에칭속도로 균일하고 안정하에 진행한다.
반면에 InAlAs층(34)의 표면이 막노출되려는 시점인 제8b도의 제2과정에칭에서는 에칭기체에 산소가 더 첨가되며, InGaAs층(35)의 에칭은 HCl에 의해 산화막이 제거되는 동안 계속된다. 아래쪽에 있는 InAlAs층(34)의 상부 표면이 노출되면, 안정한 Al2O3층(43)이 형성되므로 에칭은 더이상 진행되지 않는다.
이 변형예에 따르면, 에칭의 단계는 에칭의 초기 과정에서는 에칭기체에 산소나 산소함유 핵종을 첨가하지 않음으로써 안정화되고, 한편 에칭의 후기 과정에서는 에칭 기체에 산소나 산소함유종을 도입함으로써 암루미늄 함유층의 표면에서 에칭이 확실히 중지된다.
그리고, 에칭기체의 변화와 관련하여, HCl의 함량 역시도 변화됨이 바람직하다.
제9도는 에칭이 80℃ 300Pa에서 10분간 계속 수행된 후의 에칭깊이와, CH3Br 및 HCl의 유랭에 대해 정규화된 CH3Br 의 유량과의 관계를 보이고 있다. 도면에서 알 수 있는 바와 같이 CH3Br 의 함량이 감소하면 에칭속도도 감소한다. 그러므로, HCl을 큰 비율로 첨가하여 CH3Br 이 상대적으로 감소하게 하면, HCl이 작은 비율로만 첨가된 경우에 비하여 에칭속도가 감소한다.
이러한 HCl함유 에칭기체를 앞서의 2과정 에칭공정에 사용할 때는, 산소를 전혀 혼합하지 않은 제1과정에서는 CH3Br 함량이 제9도의 A 영역내에 있도록 선택하여 에칭속도가 상대적으로 감소하도록 해주고, 에칭기체에 산소가 혼합된 제2과정 에칭에서는 함량이 B영역내에 있도록 선택하여 에칭속도가 증가되고 산화막 형성으로 인한 에칭속도감소를 보상해준다. 에칭기체의 조성을 이와 같이 설정함으로써, 제1과정 에칭에서와 제2과정 에칭에서 모두 에칭속도는 실질적으로 동일하게 되고, 제1과정이나 제2과정 전체를 통해 에칭이 균일하게 수행될 수 있다.
그리고, 본 발명자는 에칭기체에 HCl과 같은 할로겐화 수소를 첨가해주면 에칭속도를 감소시키는 일없이 자외선 조사의 출력을 현저히 감소시킬 수 있음을 발견하였다.
다음에 본 발명을 RHET 장치의 형성에 응용한 본 발명의 제4실시예를 설명하기로 한다.
제10a도를 참조하면, n형 InGaAs층(51)이 반절연성 InP 기판(50)위에 약300㎚ 두께만큼 에피텍셜 성장되며, 도핑안된 인듐 알루미늄 갈륨비소(InAlGaAs) 층(52)이 InGaAs층(51)위에 약 200㎚ 두께만큼 추가로 에픽택셜 성장된다.
다음에, n형 InGaAs(53)이 층(52)위에 약 30㎚의 두께만큼 에피택셜 성장된다. 층(53)위에 InGaAs층(55)을 사이에 둔 한쌍의 InAlAs층(54,56)으로 구성되는 구조가 형성되며, 여기서 층(54,55 및 56)의 각각의 두께는 3㎚이다.
그리고, 상기 적층 구조위에 n형 InGaAs층(57)이 200㎚ 두께만큼 에피택셜 성장된다. InP 기판(50)위의 층(51 내지 57)의 성장은 MBE 나 MOCVD에 의해서도 수행될 수 있다. 제10a도의 P-SiN으로 표시된 질화 실리콘층(58)은 상기와 같이 형성된 구조위에 플라즈마 화학증착법에 의하여 400㎚의 두께만큼 부착한다.
다음에 층(58)위에는 포토리지스트(59)가 스핀코팅되고, 제10b도에 보이는 것과 같이 RHET 장치의 에미터에 대응하는 층(58)의 일부 위에만 포토리지스트가 남도록 패턴된다.
그리고, 포토리지스트(59)에 의해 보호되는 부분을 제외한 나머지 질화 실리콘 층(58)은 CF4, SF6, 또는 CHF3등의 반응성 기체를 사용하는 반응성 이온에칭법에 의해 제거되어, 제10c도에 보이는 것과 같은 덤미(dummy) 에미터 구조가 형성된다.
다음에, 포토리지스트(59)를 제거하며, n형 InGaAs층(57)은 질화 실리콘층(58)을 마스크로 사용하여 본 발명의 앞서의 에칭절차를 적용함으로써 아래에 있는 InAlAs층(56)에 대하여 선택적으로 제거된다.
그 결과, 제10d도에 보이는 구조가 얻어진다.
이 에칭공정에서, 에칭은 공정 전체를 통해 CH3Br과 산소의 혼합물의 에칭기체를 사용하여 수행되거나 또는 제3실시예와 관련하여 설명된대로 에칭기체를 변경하여 수행된다. 그결과, 에칭은 InAlAs층(56)의 상부 표면에서 정확히 중지된다.
다음에, n형 InGaAs층(57)의 잔여부분에 의해 피복되는 부분을 제외한 나머지 부분의 층(54 내지 56)을 제10e도에 보이는 것과 같이 n형 InGaAs층(53)의 상부 표면이 노출될 때까지 H3PO4와 H2O2의 수용액을 사용하는 습식에칭에 의해 제거된다.
그 결과, 에미터 구조(71)가 형성된다.
층(54 내지 56)의 상부에 있는 층(56)의 상부 표면은 본 발명을 활용하는 앞서의 에칭공정으로 인해 이 에칭이 시작될 때 편평하게 만들어지므로, 도합 9㎚의 두께에 지나지 않는 층(54 내지 56)의 습식에칭은 균일하게 진행되고, 베이스층으로 작용하는 InGaAs층(53)을 위해 만족스러울 만큼 편평한 표면이 얻어진다.
다음에, 제10e도의 구조 전체를 산화 실리콘층(60)에 의해 피복한 후 그위에 포토리지스트(61)를 추가로 부착시킨다.
그리고 포토리지스트(61)는 제10f도에 보이는 것처럼 산화 실리콘층(60)의 일부가 노출되게끔 패턴되며, 산화 실리콘층(60)의 노출된 부분은 CF4와 CHF3나 또는 SF6와 CHF3의 혼합물일 수 있는 반응성 기체를 사용하는 반응성 이온에칭법에 의해 제거하여 베이스층(53)의 일부가 노출되게 한다.
그리고 또한, 에미터 구조(71)에 대응하여 질화 실리콘층(58)을 피복하는 산화 실리콘층(60)의 일부를 제거하고, 상기와 같이 노출된 질화 실리콘층(58)은 NF3를 반응성 기체로 사용하는 반응성 이온에칭법에 의하여 제거한다. 그 결과, 제10g도에 보이는대로 산화 실리콘층(60)이 에미터구조(71)의 양측에 남게 되는 구조가 얻어진다.
다음에, 각각 30㎚과 300㎚의 두께를 갖는 크롬(Cr)층과 금(Au)층의 적층으로 구성되는 전극층을 제10g도의 구조위에 부착하면 리프트오프 후에, 베이스 전극(62)과 에미터 전극(63)을 가지는 제10h도의 구조를 얻는다.
그리고, 콜렉터 전극을 형성할 곳에 대응하는 실리카층(60)을 제거하고, 콜렉터층으로 작용할 n형 InGaAs층(51)위에 콜렉터 전극(64)을 부착한다. 그결과 제10i도에 보이는 RHET 구조가 완성된다.
앞서 설명한 바와 같이, 제10d도에 보이는 것과 같이 InAlAs층(56)의 상부표면에서 에칭을 중지시키기 위해 본 발명을 사용함으로써, 에미터 구조(71)를 형성하기 위해 층(54 내지 56)을 제거하는 차후의 에칭공정은 정확하게 제어되고, 노출된 베이스층(53)은 잘 제어된 편평 상부 표면을 갖는다.
그 결과, 불량 베이스 접점이나 과다한 베이스 저항등의 문제를 피할 수 있다. 그리고, 웨이퍼 전체를 통해 장치특성의 동질성이 확보되며 제품의 수율이 개선된다. 그리고, 본 발명은 이제까지 설명한 상기 실시예들에만 한정되지 않으며 본 발명의 범위를 이탈함이 없이도 다양한 변경과 변형이 가능하다.

Claims (14)

  1. 알루미늄을 함유한 제2재료층(21,34,56)위에 형성된 인듐을 함유한 제1재료층(22,35,57)을 에칭에 의해 제거하는 단계를 포함하며, 자외선 조사광에 반응하여 제1재료층의 구성원소와 반응하며 그 반응 결과로 휘발성 물질을 생성하는 적어도 하나의 에칭물질을 포함하는 에칭기체에 제1재료층을 노출시키는 단계를 포함하는 반도체 장치의 제조방법에 있어서, 상기 에칭기체는 산소를 함유한 기체 물질을 추가로 함유하고, 상기 자외선 조사광을 조사하면서 제1재료층을 에칭기체에 노출시켜 에칭함으로써 제1재료층을 제2재료층에 대해 선택적으로 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 장치의 방법.
  2. 제1항에 있어서, 상기 제1재료층(22,35,57)은 인듐갈륨 비소로 구성되고, 상기 제2재료층(21,34,56)은 인듐 알루미늄 비소로 구성되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 에칭물질은 할로겐화 메틸로 구성되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 에칭물질은 취화 메틸로 구성되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 에칭물질은 불화메틸, 염화메틸, 요드화 메틸, 염화에틸, 취화에틸, 요드화에틸, 요드화 프로필 및 요드화 이소프로필로 구성되는 할로겐화 알킬의 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 산소를 함유하는 기체물질은 자외선 조사에 반응하여 산소를 방출하는 물질로 구성되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 기체물질은 분자 산소, 일산화질소, 이산화질소, 수증기, 오존, 일산화탄소, 이산화탄소로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 에칭물질을 함유한 다른 할로겐화 수소에 제1재료층(35,57)을 노출시키는 단계와 ; 상기 제1재료층을 상기 기체물질을 함유하는 할로겐화 수소에 노출시키는 단계전에 자외선 조사광의 조사에 의해 제1재료층의 일부를 제거하는 단계를 추가로 포함하는것을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 에칭기체는 할로겐화 수소를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 할로겐화 수소는 염화수소로 구성되는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 할로겐화 수소는 취화수소로 구성되는 것을 특징으로 하는 방법.
  12. 제8항 또는 제9항에 있어서, 상기 제1재료층(35,57)을 제거하는 단계동안에 상기 에칭기체가 할로겐화 수소의 농도로 변화되는 것을 특징으로 하는 방법.
  13. 인듐갈륨비소의 활성층(33), 상기 활성층위에 성장시킨 인듐알루미늄비소의 도핑층(34) 및 상기 도핑층위에 성장시킨 인듐갈륨비소의 캡층(35)을 포함하는 고 전자이동도 트랜지스터의 제조방법에 있어서, 자외선 조사광에 반응하여 상기 캡층의 구성원소와 반응하며 반응결과로서 휘발성 물질을 생성하는 적어도 하나의 에칭물질을 포함하며, 산소를 함유하는 기체 물질을 추가로 포함하는 에칭기체에 상기 캡층의 일부를 노출하는 단계 ; 상기 도핑층의 상부 표면이 노출될 때까지 에칭기체에 상기 캡층을 노출시킨 채로 유지하면서 상기 캡층에 자외선 조사광을 조사함으로써 도핑층에 대하여 상기 캡층의 노출부분을 선택적으로 제거하는 단계 ; 도핑층중의 알루미늄과 에칭가스가 반응하여 이루어진 화합물로서 에칭을 종료시키는 단계 ; 상기 화합물을 제거하는 단계 및 ; 상기 도핑층의 노출된 상부 표면위에 게이트 전극을 부착하는 단계를 포함하는 것을 특징으로 하는 고 전자이동도 트랜지스터의 제조방법.
  14. 베이스층(53)위에 형성된 인듐 알루미늄비소의 제1배리어층(54)과, 제1배리어층의 위에 형성된 인듐갈륨비소의 양자우물층(55)과, 양자우물층위에 형성된 인듐 알루미늄 비소의 제2배리어층(56)과 제2배리어층위에 형성된 인듐 갈륨비소의 캡층(57)을 포함하는 공명터널호트 전자 트랜지스터의 제조방법에 있어서, 자외선 조사광에 반응하여 상기 캡층의 구성원소와 반응하며 반응결과로서 휘발성 물질을 생성하는 적어도 하나의 에칭물질을 포함하며, 산소를 함유하는 기체물질을 추가로 포함한 에칭기체에 캡층의 일부를 노출하는 단계와 ; 제2배리어층이 노출될 때까지 에칭기체에 캡층을 노출시킨 채로 유지하면서 상기 캡층에 자외선 조사광을 조사함에 의해 상기 캡층의 노출부분을 제2배리어층에 대하여 선택정으로 제거하는 단계와 ; 베이스층이 노출될 때까지 제2리어층의 노출된 부분의 아래에 위치한 제1배리어층의 부분, 양자 우물층의 부분 및 제2배리어층의 노출된 부분을 제거하는 단계와 ; 베이스층의 노출된 부분에 베이스 전극을 부착시키는 단계를 포함하는 것을 특징으로 하는 공명터널 호트 전자 트랜지스터의 제조방법.
KR1019890018457A 1988-12-13 1989-12-13 반도체 장치의 제조방법 KR940002735B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP88-314409 1988-12-13
JP31440988 1988-12-13
JP15288489 1989-06-14
JP89-152884 1989-06-14

Publications (2)

Publication Number Publication Date
KR900010941A KR900010941A (ko) 1990-07-11
KR940002735B1 true KR940002735B1 (ko) 1994-03-31

Family

ID=26481671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018457A KR940002735B1 (ko) 1988-12-13 1989-12-13 반도체 장치의 제조방법

Country Status (3)

Country Link
EP (1) EP0374036B1 (ko)
KR (1) KR940002735B1 (ko)
DE (1) DE68918818T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582490A (ja) * 1991-09-19 1993-04-02 Hitachi Ltd 選択エツチングの方法、装置
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5843277A (en) * 1995-12-22 1998-12-01 Applied Komatsu Technology, Inc. Dry-etch of indium and tin oxides with C2H5I gas
EP1100120B1 (en) 1999-11-10 2009-01-07 The Boeing Company Method for fabricating thin film devices
FR2804247B1 (fr) * 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
CN103855078A (zh) * 2012-12-07 2014-06-11 上海华虹宏力半导体制造有限公司 金属互联工艺方法
US11217444B2 (en) * 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
CN114540785B (zh) * 2022-01-20 2022-12-02 陕西源杰半导体科技股份有限公司 波导对接结构生长方法、铝量子阱激光器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.

Also Published As

Publication number Publication date
EP0374036B1 (en) 1994-10-12
DE68918818T2 (de) 1995-02-09
DE68918818D1 (de) 1994-11-17
EP0374036A2 (en) 1990-06-20
KR900010941A (ko) 1990-07-11
EP0374036A3 (en) 1991-03-13

Similar Documents

Publication Publication Date Title
US8476125B2 (en) Fabrication technique for high frequency, high power group III nitride electronic devices
KR940002735B1 (ko) 반도체 장치의 제조방법
EP0221103B1 (en) Process for making semiconductor devices which involve gaseous etching
JP4537549B2 (ja) 化合物半導体装置の製造方法
JPH0387026A (ja) 半導体装置の製造方法
JPH08340105A (ja) 半導体装置およびその製造方法
JP7392842B2 (ja) 半導体装置およびその製造方法
JP2639376B2 (ja) Ｉｉｉ −ｖ族化合物半導体の成長方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
KR100283027B1 (ko) 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법
JP2004363150A (ja) パターン形成方法
JPH09219393A (ja) 微細加工方法
Takazawa et al. Fabrication of InAlAs/InGaAs high-electron-mobility transistors using ArF-excimer-laser-assisted damage-free highly selective InGaAs/InAlAs etching
KR100236662B1 (ko) InGaP층의 식각방법
JPH07263383A (ja) エッチング方法および半導体装置の製造方法
JP3534370B2 (ja) 半導体装置の製造方法
JPH0567592A (ja) 半導体装置の製造方法
KR940000155B1 (ko) 화합물 반도체 표면의 표면보호막 형성방법
JPH1032176A (ja) エッチング方法および半導体装置の製造方法
JPH04287320A (ja) 光励起エッチング方法
JPH03105931A (ja) 半導体装置の製造方法
JPH0422139A (ja) 絶縁ゲート形電界効果トランジスタ及びその製造方法
JPS633415A (ja) 半導体装置の製造方法
JP2002134525A (ja) ヘテロ接合バイポーラトランジスタとその製造方法
JPH09199452A (ja) エッチング方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee