JP2002118327A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JP2002118327A
JP2002118327A JP2000307637A JP2000307637A JP2002118327A JP 2002118327 A JP2002118327 A JP 2002118327A JP 2000307637 A JP2000307637 A JP 2000307637A JP 2000307637 A JP2000307637 A JP 2000307637A JP 2002118327 A JP2002118327 A JP 2002118327A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
manufacturing
etching
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000307637A
Other languages
English (en)
Inventor
Tomoshi Arakawa
智志 荒川
Akihiko Kasukawa
秋彦 粕川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2000307637A priority Critical patent/JP2002118327A/ja
Priority to US09/938,640 priority patent/US20020043209A1/en
Priority to CA002358006A priority patent/CA2358006A1/en
Priority to EP01123215A priority patent/EP1198043A3/en
Publication of JP2002118327A publication Critical patent/JP2002118327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 Ａl系の化合物半導体層の酸化の問題を招来
することなく、結晶性の良好な信頼性の高い埋め込み構
造の半導体レーザ素子を製作するに好適な化合物半導体
装置の製造方法を提供する。 【解決手段】 ＭＯＣＶＤ装置を用いて半導体基板上に
Ａl系の化合物半導体層を含む複数の化合物半導体層を
順次気相成長させて、例えばＢＨ構造の半導体多層膜
（エピタキシャル層）を形成する第１の工程、前記ＭＯ
ＣＶＤ装置内において臭素系ガスを用いて前記半導体多
層膜中の特定の化合物半導体層を選択的にエッチング処
理してメサを形成する第２の工程、その後、このエッチ
ング処理に引き続いて前記ＭＯＣＶＤ装置を用いて前記
半導体多層膜上に所定の化合物半導体層を再成長させる
第３の工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ａl系の化合物半
導体層を含む素子構造を有し、エッチング処理を伴う製
造プロセスにより製造される化合物半導体装置であっ
て、例えば半導体レーザ素子を信頼性良く実現するに好
適な化合物半導体装置の製造方法に関する。
【０００２】
【関連する背景技術】半導体レーザ素子は、一般的には
Ａl,ＩnやＧa等のIII族元素、およびＡsやＰ等のＶ族元
素からなる少なくとも２種を含むIII-Ｖ族化合物半導体
を用いてＢＨ構造のエピタキシャル層を成長させ、該エ
ピタキシャル層を選択的にエッチングしてリッジまたは
導波路をなすメサを形成した後、メサの周囲を含む領域
にエピタキシャル層を再成長させることで埋め込み形の
化合物半導体装置として製作される。
【０００３】例えばＡlＧaＩnＡs系の埋め込み形リッジ
構造をなす半導体レーザ装置は、図３(ａ)に示すよう
に、先ずＭＯＣＶＤ（有機金属気相成長）装置を用い
て、ｎ-ＩnＰ基板１上にｎ-ＩnＰバッファ層２を成長さ
せた後、その上に１００ｎｍ厚のｎ-ＡlＧaＩnＡs（λ
ｇ＝１０００ｎｍ）ＳＣＨ層、ＡlＧaＩnＡs／ＡlＧaＩ
nＡs多重量子井戸（例えば発光波長１３００ｎｍ，井戸
数６個）、１００ｎｍ厚のｐ-ＡlＧaＩnＡs（λｇ＝１
０００ｎｍ）ＳＣＨ層からなる活性層３を成長させる。
更にその上に５００ｎｍ厚のｎ-ＡlＩnＡs電流ブロッキ
ング層４、１００ｎｍ厚のｐ-ＩnＰ上部クラッド層５を
成長させる。
【０００４】次いで図３(ｂ)に示すように、上記ｐ-Ｉn
Ｐ上部クラッド層５上にＳiＮからなるレジスト膜６を
形成し、フォトリソグラフ技術を用いて上記レジスト膜
６に幅３μｍのストライプ状の窓を開ける。その後、エ
ッチング処理装置を用いて前記レジスト膜６をマスクと
して前記上部クラッド層５および電流ブロッキング層４
をエッチングする。その後、上記レジスト膜６を除去
し、再度、ＭＯＣＶＤ装置を用いて図３(ｃ)に示すよう
にエピタキシャル層の全域に、ｐ-ＩnＰ上部クラッド層
７を２０００ｎｍ厚に成長させ、その上にｐ-ＧaＩnＡs
コンタクト層８を成長させる。
【０００５】その後、上記コンタクト層８の上面および
前記基板１の下面にそれぞれコンタクト電極（図示せ
ず）を形成した後、エピタキシャル層を形成した半導体
基板を前述したストライプ方向と垂直に、所望の大きさ
に劈開することによって埋め込み形リッジ構造をなす１
３００ｎｍ帯の半導体レーザ素子が製作される。
【０００６】
【発明が解決しようとする課題】しかしながらこのよう
な素子構造の半導体レーザ装置を製作する場合、その製
造プロセスの途中においてエッチングにより開口された
溝を介してｎ-ＡlＩnＡs電流ブロッキング層４の端面が
露出することが否めない。するとエッチング処理の後、
半導体基板をＭＯＣＶＤ装置に戻す際、露出したｎ-Ａl
ＩnＡs電流ブロッキング層４が大気や酸素雰囲気に晒さ
れて酸化され易く、その後の結晶成長において結晶欠陥
を発生させる要因となる。このような結晶欠陥は、半導
体レーザ素子としての信頼性低下の原因となる。
【０００７】本発明はこのような事情を考慮してなされ
たもので、その目的は、Ａl系の化合物半導体層を含む
素子構造を有し、エッチング処理を伴う製造プロセスに
より製造される化合物半導体装置を、上記Ａl系の化合
物半導体層の酸化の問題を招来することなく製造するこ
とができ、例えば結晶性の良好な信頼性の高い埋め込み
構造の半導体レーザ素子を製作するに好適な化合物半導
体装置の製造方法に関する。
【０００８】
【課題を解決するための手段】上述した目的を達成する
べく本発明に係る化合物半導体装置の製造方法は、気相
成長装置を用いて半導体基板上にＡl系の化合物半導体
層を含む複数の化合物半導体層を順次気相成長させて、
例えばＢＨ構造の半導体多層膜（エピタキシャル層）を
形成する第１の工程、前記気相成長装置内において臭素
系ガスを用いて前記半導体多層膜中の特定の化合物半導
体層を選択的にエッチング処理してメサを形成する第２
の工程、その後、このエッチング処理に引き続いて前記
気相成長装置を用いて前記半導体多層膜上に所定の化合
物半導体層を成長させる第３の工程を含むことを特徴と
している。
【０００９】ちなみに前記半導体基板上に気相成長させ
る化合物半導体層の内、前記Ａl系の化合物半導体層以
外の化合物半導体層は、請求項２に記載するようにＩn,
Ｇa,Ａs,およびＰの少なくとも２種を含むIII-Ｖ族化合
物半導体からなる。また請求項３に記載するように、前
記臭素系ガスを用いた半導体多層膜の選択的なエッチン
グ処理を、前記半導体多層膜中のＡl系の化合物半導体
層をエッチング停止層として機能させて実行することを
特徴としている。
【００１０】そして請求項４に記載するように前記半導
体多層膜の選択的なエッチング処理と、その後の化合物
半導体層の気相成長により、埋め込み形リッジ構造、ま
たは埋め込み形導波路構造の半導体レーザ素子を実現す
ることを特徴としている。また請求項５に記載するよう
に前記気相成長装置として、有機金属気相成長装置を用
い、この有機金属気相成長装置のリアクタ内にて、半導
体基板上への化合物半導体の気相成長と、気相成長させ
た化合物半導体層の臭素系ガスを用いたエッチング処理
と、更にはその後の化合物半導体の気相成長とを連続的
に行うことで、Ａl系の化合物半導体層を大気や酸素雰
囲気に晒すことなく化合物半導体装置を製造することを
特徴としている。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明に係
る化合物半導体装置の製造方法につき、ＡlＧaＩnＡs系
の半導体レーザ素子の製造を例に説明する。図１はＳＡ
Ｓ（自己整合形ストライプ）構造の化合物半導体レーザ
素子を製造する場合における本発明の実施形態を説明す
るための図である。この化合物半導体レーザ素子の製造
は、ＭＯＣＶＤ（有機金属気相成長）装置を用いて、先
ず図１(ａ)に示すように、ｎ-ＩnＰ基板１１上にｎ-Ｉn
Ｐバッファ層１２を成長させた後、その上に１００ｎｍ
厚のｎ-ＡlＧaＩnＡs（λｇ＝１０００ｎｍ）ＳＣＨ
層、ＡlＧaＩnＡs／ＡlＧaＩnＡs多重量子井戸（例えば
発光波長１３００ｎｍ，井戸数６個）、１００ｎｍ厚の
ｐ-ＡlＧaＩnＡs（λｇ＝１０００ｎｍ）ＳＣＨ層から
なる活性層１３を成長させ、更にその上に３００ｎｍ厚
のｐ-ＩnＰ上部クラッド層１４を成長させることから開
始される［第１の工程］。
【００１２】次いで上記ｐ-ＩnＰ上部クラッド層１４上
にレジスト層を形成し、これをパターニングして、例え
ばＳiＮからなる幅３μｍのレジスト膜１５を、順メサ
方向に形成する。その後、前記ＭＯＣＶＤ（有機金属気
相成長）装置のリアクタ内において臭素ガス、具体的に
はＣＢr4を用いて図１(ｂ)に示すように前記レジスト膜
１５をマスクとして前記ｐ-ＩnＰ上部クラッド層１４を
エッチングし、メサを形成する［第２工程］。このエッ
チング処理は、例えばエッチング温度を６００℃とし、
ＰＨ3雰囲気において上記ＣＢr4を３μｍｏｌ／ｍｉｎ
で供給することによりなされる。
【００１３】ちなみにこの場合のエッチングレートは２
０ｎｍ／ｍｉｎであり、約２０分間に亘ってｐ-ＩnＰ上
部クラッド層１４をエッチングした。この結果、図１
(ｂ)に示すように、サイドエッチングがなく、ＳiＮレ
ジスト膜１５をマスクとした寸法制御性の高いメサを形
成し得ることが確認できた。しかも深さ方向には、ｐ-
ＡlＧaＩnＡs（λｇ＝１０００ｎｍ）ＳＣＨ層の上面に
てエッチングが完全に停止しており、該ｐ-ＡlＧaＩnＡ
s層がＣＢr4によるｐ-ＩnＰ層１４のエッチングに対し
てエッチング停止層として機能していることが確認でき
た。
【００１４】その後、このエッチング処理に引き続い
て、前記ＭＯＣＶＤ（有機金属気相成長）装置のリアク
タ内において上記エピタキシャル層上に化合物半導体層
の埋め込み成長を行う。この埋め込み成長は図１(ｃ)に
示すように、先ずｎ-ＡlＩnＡs電流ブロッキング層１６
を前記メサを埋め込むまで、例えば３００ｎｍ厚に成長
させ、その後、このｎ-ＡlＩnＡs電流ブロッキング層１
６上に１０ｎｍ厚のｐ-ＩnＰ層１７を成長させる［第３
工程］。
【００１５】上記ｎ-ＡlＩnＡsの成長は、成長温度を６
００℃において成長レート３０ｎｍ／ｍｉｎで行った。
またこのｎ-ＡlＩnＡsの成長の際、ＭＯＣＶＤ（有機金
属気相成長）装置のリアクタ内にＣＢr4を供給すること
により、前述したＳiＮレジスト膜１５上への多結晶の
析出を抑制し得ることが確認できた。しかる後、前記レ
ジスト膜１５をバッファード・フッ酸を用いて除去した
後、前述したＭＯＣＶＤ装置のリアクタ内において引き
続き図１(ｄ)に示すようにｐ-ＩnＰ上部クラッド層１８
を２０００ｎｍ厚に成長させ、更にその上にｐ-ＧaＩn
Ａsコンタクト層１９を３００ｎｍ厚に成長させる。そ
の後、上記コンタクト層１９の上面および前記基板１１
の下面にそれぞれコンタクト電極（図示せず）を形成し
た後、エピタキシャル層を形成した半導体基板を前述し
たストライプ方向と垂直に、所望の大きさに劈開するこ
とによって埋め込み形リッジ構造をなす１３００ｎｍ帯
の半導体レーザ素子が製作される。
【００１６】かくしてこのようにして製作された化合物
半導体レーザ素子（化合物半導体装置）は、基本的には
図３に示した従来の半導体レーザ素子と同様な素子構造
を有するものの、その発振閾値電流やスロープ効率にお
いて格段の性能向上が図られているいることが確認でき
た。即ち、本発明の上述した実施形態においてはＭＯＣ
ＶＤ（有機金属気相成長）装置のリアクタ内においてｎ
-ＩnＰ基板１１上にＢＨ構造をなすエピタキシャル層を
成長させた後［第１工程］、該リアクタ内においてその
まま引き続いてＣＢr4を用いてエピタキシャル層を選択
的にエッチングしてメサを形成し［第２工程］、その
後、このエッチング処理に引き続いて前記リアクタ内に
てエピタキシャル層を埋め込み成長させることで［第３
工程］、ＳＡＳ構造をなす半導体レーザ素子を製作して
いる。
【００１７】これ故、その製造プロセスにエッチング処
理が含まれると雖も、該製造プロセスがＭＯＣＶＤ（有
機金属気相成長）装置のリアクタ内において一貫して実
行されるので、上記素子構造の一部をなす活性層１３の
ｐ-ＡlＧaＩnＡs層やｎ-ＡlＩnＡs電流ブロッキング層
１６からなるＡl系の化合物半導体層が大気や酸素雰囲
気等に晒されることがない。この結果、上記Ａl系の化
合物半導体層（ｐ-ＡlＧaＩnＡs層やｎ-ＡlＩnＡs層）
が酸化されることがないので、エッチング表面が荒れる
ことがなく、その後のエピタキシャル層の再成長におけ
る結晶欠陥発生の要因となることがない。しかも臭素系
のガス（ＣＢr4）を用いたエピタキシャル層（ＩnＰ
層）のエッチングに際しては、前述したようにサイドエ
ッチングが殆ど生じることがなく、しかもｐ-ＡlＧaＩn
Ａs層がそのエッチング停止層として機能するので、寸
法精度の良い素子構造の半導体レーザ素子を実現するこ
とができ、この点でも該半導体レーザ素子（化合物半導
体装置）の動作信頼性を高める上で大きく寄与する。
【００１８】尚、上述した素子構造において、半導体レ
ーザにおける横モード制御を行うべく、例えば図１(ｄ)
において仮想線で示すようにｐ-ＩnＰ層１４からなる上
部クラッド層中にＧaＩnＡsＰ層２０を設けるようにし
ても良い。この場合、上述した製造方法に従ってＧaＩn
ＡsＰ層２０を成長させれば良く、またこのＧaＩnＡsＰ
層２０を設けることによって更に良好なレーザ発振特性
が得られることが確認できた。
【００１９】ところでＢＨ構造の化合物半導体レーザ素
子を製作する場合には、次のようにすればよい。この実
施形態を図２を参照して説明すると、ＭＯＣＶＤ（有機
金属気相成長）装置を用いて、先ず図２(ａ)に示すよう
に、ｎ-ＩnＰ基板２１上にｎ-ＩnＰバッファ層２２を成
長させた後、その上にｎ-ＡlＩnＡsエッチング停止層２
３を１０ｎｍ厚に形成することから開始される。次いで
このエッチング停止層２３上に３００ｎｍ厚のｎ-ＩnＰ
下部クラッド層２４を成長させ、更にこの上に１００ｎ
ｍ厚のｎ-ＡlＧaＩnＡs（λｇ＝１０００ｎｍ）ＳＣＨ
層、ＡlＧaＩnＡs／ＡlＧaＩnＡs多重量子井戸（例えば
発光波長１３００ｎｍ，井戸数６個）、１００ｎｍ厚の
ｐ-ＡlＧaＩnＡs（λｇ＝１０００ｎｍ）ＳＣＨ層から
なるＧaＩnＡsＰ系の活性層２５を成長させる。そして
更にこの活性層２５の上に２００ｎｍ厚のｐ-ＩnＰ上部
クラッド層２６を成長させる［第１の工程］。
【００２０】次いで上記ｐ-ＩnＰ上部クラッド層２６上
に、例えばＳiＮからなる幅１μｍのレジスト膜２７
を、逆メサ方向に形成する。そして前記ＭＯＣＶＤ（有
機金属気相成長）装置のリアクタ内においてＣＢr4を用
いて図２(ｂ)に示すように前記レジスト膜２７をマスク
として前記ｐ-ＩnＰ上部クラッド層２６、ＧaＩnＡsＰ
系の活性層２５、およびｎ-ＩnＰ下部クラッド層２４を
順にエッチングし、メサを形成する［第２工程］。この
エッチング処理は、例えばエッチング温度を６００℃と
し、ＰＨ3雰囲気において上記ＣＢr4を３μｍｏｌ／ｍ
ｉｎで供給することによりなされる。
【００２１】ちなみにこの場合のエッチングレートはＩ
nＰ層２６,２４に対しては２０ｎｍ／ｍｉｎであり、Ｇ
aＩnＡsＰ系の活性層２５に対しては１０ｎｍ／ｍｉｎ
であり、この実施形態においては約２０分間に亘ってエ
ッチング処理を行った。この結果、図２(ｂ)に示すよう
に、サイドエッチングがなく、ＳiＮレジスト膜２７を
マスクとした寸法制御性の高いメサを形成し得ることが
確認できた。しかも深さ方向には、ｎ-ＡlＩnＡsエッチ
ング停止層２３の上面にてエッチングが完全に停止して
おり、該ｎ-ＡlＩnＡs停止層２３がＣＢr4によるｐ-Ｉn
ＰおよびＧaＩnＡsＰ系の半導体層のエッチングに対し
てエッチング停止層として機能していることが確認でき
た。
【００２２】その後、上記エッチング処理に引き続い
て、前記ＭＯＣＶＤ（有機金属気相成長）装置のリアク
タ内において上記エピタキシャル層上に化合物半導体層
の埋め込み成長を行う。この埋め込み成長は図３(ｃ)に
示すように、先ず前記メサを埋め込むまで、先ず３００
ｎｍ厚にｐ-ＩnＰ層２８を成長させ、その後、このｐ-
ＩnＰ層２８上にｎ-ＩnＰ層２９を２００ｎｍ厚に成長
させる［第３工程］。
【００２３】このＩnＰ層２８,２９の成長は、成長温度
を６００℃において成長レート6０ｎｍ／ｍｉｎで行っ
た。この際、前記レジスト膜２７上にもｐ-ＩnＰが成長
する虞があるが、ＭＯＣＶＤ（有機金属気相成長）装置
のリアクタ内にＣＢr4を供給することにより、該レジス
ト膜２７上へのｐ-ＩnＰの成長を抑制する。しかる後、
前記レジスト膜２７をバッファード・フッ酸を用いて除
去した後、前述したＭＯＣＶＤ装置のリアクタ内におい
て引き続き図２(ｄ)に示すようにｐ-ＩnＰ上部クラッド
層３０を２０００ｎｍ厚に成長させ、更にその上にｐ-
ＧaＩnＡsコンタクト層３１を３００ｎｍ厚に成長させ
る。その後、上記コンタクト層１９の上面および前記基
板１１の下面にそれぞれコンタクト電極（図示せず）を
形成した後、エピタキシャル層を形成した半導体基板を
前述したストライプ方向と垂直に、所望の大きさに劈開
することによって埋め込み形ＢＨ構造をなす１３００ｎ
ｍ帯の半導体レーザ素子が製作される。
【００２４】かくしてこのようにして製作される半導体
レーザ素子においても、先の実施形態と同様にＭＯＣＶ
Ｄ装置のリアクタ内において、半導体基板２１に対する
化合物半導体層のエピタキシャル成長、そのエピタキシ
ャル層に対する選択的なエッチング処理、その後の化合
物半導体層の再成長を一貫して行うので、酸化が問題と
なるＧaＩnＡsＰ系の活性層２５が大気や酸素雰囲気に
晒されることがない。従って寸法精度の良い素子構造で
あって、結晶性の良い動作信頼性の高い半導体レーザ素
子（化合物半導体）を容易に製作することが可能とな
る。
【００２５】尚、本発明は上述した各実施形態に限定さ
れるものではない。実施形態においてはＩnＰ基板上に
成長させるＧaＩnＡsＰ層やＡlＧaＩnＡs層の酸化防止
を例に説明したが、ＧaＡs基板上にＡlＧaＡs系やＡlＧ
aＩnＰ系の化合物半導体層を形成する場合にも同様に適
用することが可能である。即ち、Ｉn,Ｇa,Ａs,およびＰ
の少なくとも２種を含むIII-Ｖ族化合物半導体とＡl系
の化合物半導体を積層形成した素子構造の半導体装置を
製造する場合に本発明を有効に適用することができる。
【００２６】また応用例としては、半導体レーザ素子に
おけるメサ形成の為のエッチング処理とその後のエピタ
キシャル成長を伴うものだけでなく、バット・ジョイン
ト形成の為のエッチング処理と、その後のエピタキシャ
ル成長を伴う化合物半導体装置を製造する場合にも同様
に適用可能である。更に前述したエッチング処理につい
ては、ＣＢr4以外のＣＨ3Ｂr等の臭素系ガスをエッチン
グガスとして用いる場合にも適用可能である。その他、
本発明はその要旨を逸脱しない範囲で種々変形して実施
することができる。
【００２７】
【発明の効果】以上説明したように本発明によれば、気
相成長装置内において臭素系ガスを用いてエピタキシャ
ル層のエッチング処理を実行するので、上記気相成長装
置内における化合物半導体層の成長と、そのエッチング
処理、その後の再度の化合物半導体層の成長とを連続し
て実行することができる。従って酸化が問題となるＡl
系の化合物半導体層を含んだ素子構造の化合物半導体装
置を製作する場合であっても、酸化に起因する結晶性の
問題やサイドエッチング等の問題を招来することなく、
高精度に寸法が管理され、結晶性の良好な信頼性の高い
化合物半導体装置を容易に製作することができ。しかも
Ａl系の化合物半導体層を、臭素系のガスによるエッチ
ングに対する停止層として機能させながら、そのエッチ
ング処理を実行することができるので、エピタキシャル
層に対するエッチング制御精度を十分に高め得る等の効
果も奏せられる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る化合物半導体装置の
製造方法を、ＳＡＳ形半導体レーザ素子の製造を例にそ
の製造工程を分解して示す図。
【図２】本発明の別の実施形態に係る化合物半導体装置
の製造方法を、ＢＨ形半導体レーザ素子の製造を例にそ
の製造工程を分解して示す図。
【図３】従来一般的な半導体レーザ素子の製造工程を分
解して示す図。
【符号の説明】
１１ ＩnＰ基板 １３ ＡlＧaＩnＡs系のＭＱＷ-ＳＣＨ活性層（エッチ
ング停止層） １４ ｐ-ＩnＰ上部クラッド層 １８ ｐ-ＩnＰ上部クラッド層 １９ ｐ-ＧaＩnＡsコンタクト層 ２１ ＩnＰ基板 ２３ ｎ-ＡlＩnＡsエッチング停止層 ２４ ｎ-ＩnＰ下部クラッド層 ２５ ＧaＩnＡsＰ系の活性層 ２６ ｐ-ＩnＰ上部クラッド層 ２８ ｐ-ＩnＰ層 ２９ ｎ-ＩnＰ層 ３０ ｐ-ＩnＰ上部クラッド層 ３１ ｐ-ＧaＩnＡsコンタクト層
フロントページの続き Ｆターム(参考） 5F004 AA05 BA19 DA00 DB22 EA07 EA23 EB08 5F045 AA04 AB12 AB17 AB18 AB33 AD10 AF04 AF20 BB12 BB16 CA12 DA53 DA55 DB05 HA13 HA23 5F073 AA09 AA13 AA22 AA45 AA51 AA53 AA74 CA15 DA05 DA26 EA29

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成されたＡl系の化合
    物半導体層を含む複数の化合物半導体層を有する半導体
    多層膜を気相成長装置内において臭素系ガスを用いて前
    記半導体多層膜中の特定の化合物半導体を選択的にエッ
    チング処理し、 その後、このエッチング処理に引き続いて前記気相成長
    装置を用いて前記半導体多層膜上に所定の化合物半導体
    層を成長させてなることを特徴とする化合物半導体装置
    の製造方法。
  2. 【請求項２】 前記半導体基板上に気相成長させる化合
    物半導体層の内、前記Ａl系の化合物半導体層以外の化
    合物半導体層は、Ｉn,Ｇa,Ａs,およびＰの少なくとも２
    種を含むIII-Ｖ族化合物半導体からなる請求項１に記載
    の化合物半導体装置の製造方法。
  3. 【請求項３】 前記半導体多層膜の選択的なエッチング
    処理は、前記半導体多層膜中のＡl系の化合物半導体層
    をエッチング停止層として機能させて実行される請求項
    １に記載の化合物半導体装置の製造方法。
  4. 【請求項４】 前記半導体多層膜の選択的なエッチング
    処理と、その後の化合物半導体層の気相成長は、埋め込
    み形リッジ構造、または埋め込み形導波路構造を実現す
    るものである請求項１に記載の化合物半導体装置の製造
    方法。
  5. 【請求項５】 前記気相成長装置は、有機金属気相成長
    装置からなる請求項１に記載の化合物半導体装置の製造
    方法。
JP2000307637A 2000-10-06 2000-10-06 化合物半導体装置の製造方法 Pending JP2002118327A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000307637A JP2002118327A (ja) 2000-10-06 2000-10-06 化合物半導体装置の製造方法
US09/938,640 US20020043209A1 (en) 2000-10-06 2001-08-27 Method of fabricating compound semiconductor device
CA002358006A CA2358006A1 (en) 2000-10-06 2001-09-20 Method of fabricating compound semiconductor device
EP01123215A EP1198043A3 (en) 2000-10-06 2001-10-01 Method of fabricating a III-V compound semiconductor device with an Aluminium-compound layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307637A JP2002118327A (ja) 2000-10-06 2000-10-06 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002118327A true JP2002118327A (ja) 2002-04-19

Family

ID=18788117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307637A Pending JP2002118327A (ja) 2000-10-06 2000-10-06 化合物半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20020043209A1 (ja)
EP (1) EP1198043A3 (ja)
JP (1) JP2002118327A (ja)
CA (1) CA2358006A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507273A (ja) * 2007-12-10 2011-03-03 スリーエム イノベイティブ プロパティズ カンパニー 半導体発光デバイス及びその作製方法
JP2012169540A (ja) * 2011-02-16 2012-09-06 Furukawa Electric Co Ltd:The 半導体素子の製造方法および半導体素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2328641A1 (en) * 2000-12-15 2002-06-15 Nortel Networks Limited Confinement layer of buried heterostructure semiconductor laser
JP2003133642A (ja) * 2001-10-19 2003-05-09 Hitachi Ltd 半導体レーザ素子及び光電子装置
GB2411520A (en) * 2004-02-25 2005-08-31 Agilent Technologies Inc Method of forming laser mesa by reactive ion etching followed by in situ etching in regrowth reactor
KR100630197B1 (ko) * 2004-11-03 2006-09-29 삼성전자주식회사 플립 칩 본딩을 위한 반도체 광소자의 제작 방법
KR102603742B1 (ko) * 2016-03-11 2023-11-16 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 반도체 프로세스 장비를 위한 배리어 층으로서의 알루미늄 전기도금 및 산화물 형성
WO2023231353A1 (zh) * 2022-05-30 2023-12-07 青岛海信宽带多媒体技术有限公司 一种激光芯片制备方法、激光芯片及光模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171624A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置の製造方法
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JPH07249581A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd Ｉｉｉ −ｖ族化合物半導体結晶成長法
JPH09330916A (ja) * 1996-06-10 1997-12-22 Sony Corp 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JPH1032176A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd エッチング方法および半導体装置の製造方法
JPH1083985A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374036B1 (en) * 1988-12-13 1994-10-12 Fujitsu Limited Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching
DE69525128T2 (de) * 1994-10-26 2002-09-05 Mitsubishi Chem Corp Lichtemittierende Halbleiteranordnung und Herstellungsverfahren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171624A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置の製造方法
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JPH07249581A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd Ｉｉｉ −ｖ族化合物半導体結晶成長法
JPH09330916A (ja) * 1996-06-10 1997-12-22 Sony Corp 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JPH1032176A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd エッチング方法および半導体装置の製造方法
JPH1083985A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507273A (ja) * 2007-12-10 2011-03-03 スリーエム イノベイティブ プロパティズ カンパニー 半導体発光デバイス及びその作製方法
JP2012169540A (ja) * 2011-02-16 2012-09-06 Furukawa Electric Co Ltd:The 半導体素子の製造方法および半導体素子

Also Published As

Publication number Publication date
US20020043209A1 (en) 2002-04-18
EP1198043A2 (en) 2002-04-17
CA2358006A1 (en) 2002-04-06
EP1198043A3 (en) 2004-04-28

Similar Documents

Publication Publication Date Title
JP2914430B2 (ja) 半導体レーザ素子の製造方法
JP2002118327A (ja) 化合物半導体装置の製造方法
JP5169534B2 (ja) 集積型光半導体装置の製造方法及び集積型光半導体装置
JP2525788B2 (ja) 半導体レ−ザ装置の製造方法
JP2564813B2 (ja) Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子
JP2542570B2 (ja) 光集積素子の製造方法
JP2000216495A (ja) 半導体光素子の製造方法
JPH0511677B2 (ja)
JP2675692B2 (ja) 半導体レーザ素子の製造方法
JPH0646667B2 (ja) ＡｌＧａＩｎＰ半導体レ−ザの作製方法
JP2006216752A (ja) 回折格子の製造方法および半導体レーザ
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2001223438A (ja) 半導体レーザ素子の製造方法
JPH084180B2 (ja) 半導体レ−ザ装置およびその製造方法
JP3328933B2 (ja) 半導体レーザ素子及びその製造方法
JP2975762B2 (ja) 半導体レーザ装置とその製造方法
JP2525776B2 (ja) 半導体装置の製造方法
JP3026389B2 (ja) 半導体装置とその製造方法
JPH07131110A (ja) 半導体レーザ装置の製造方法
JP2536277B2 (ja) 可視光レ―ザの製造方法
JP3307600B2 (ja) 半導体レーザ素子およびその製造方法
JP2001168455A (ja) 光半導体装置の製造方法
JPH11126945A (ja) 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法
JP2008028093A (ja) 半導体レーザ装置およびその製造方法
JPH0831652B2 (ja) 半導体レ−ザ

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628