JP2914430B2 - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JP2914430B2 JP2914430B2 JP8000175A JP17596A JP2914430B2 JP 2914430 B2 JP2914430 B2 JP 2914430B2 JP 8000175 A JP8000175 A JP 8000175A JP 17596 A JP17596 A JP 17596A JP 2914430 B2 JP2914430 B2 JP 2914430B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- face
- laser device
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，光学損傷による共
振器端面の劣化を抑制し，高出力安定動作を実現する半
導体レーザ素子の製造方法に関する。
振器端面の劣化を抑制し，高出力安定動作を実現する半
導体レーザ素子の製造方法に関する。
【０００２】
【従来の技術】ＡｌＧａＡｓ系及びＡｌＧａＩｎＰ系の
半導体材料によって構成された半導体レーザ素子におい
て，光出力の増加に伴って共振器端面の劣化，即ち，光
学損傷が生じることが知られている。この光学損傷は高
出力動作に伴った端面温度上昇に起因している。つま
り，共振器端面では表面準位を介してレーザ光が光吸収
され，局所的に発熱する。この光吸収は共振器端面の酸
化及び結晶欠陥の発生によって増加する。温度上昇によ
って共振器端面での禁制帯幅が縮小して，更に光吸収が
増加して端面温度が上昇する。ついには共振器端面が溶
融して劣化が生じる。
半導体材料によって構成された半導体レーザ素子におい
て，光出力の増加に伴って共振器端面の劣化，即ち，光
学損傷が生じることが知られている。この光学損傷は高
出力動作に伴った端面温度上昇に起因している。つま
り，共振器端面では表面準位を介してレーザ光が光吸収
され，局所的に発熱する。この光吸収は共振器端面の酸
化及び結晶欠陥の発生によって増加する。温度上昇によ
って共振器端面での禁制帯幅が縮小して，更に光吸収が
増加して端面温度が上昇する。ついには共振器端面が溶
融して劣化が生じる。
【０００３】従来，共振器端面での光吸収を抑制するた
めに，レーザ光に対して透明な材料を共振器端面に形成
する種々の窓構造が試みられている。例えば，1989年の
アイ・イー・イー・イー・ジャーナル・クォンタム・エ
レクトロニクス（IEEE J. Quantum Electron. ）第２５
巻，1495〜1499頁の報告（以下，従来技術１と呼ぶ）に
よれば，図８（ａ）〜（ｆ）に示すような製造工程が開
示されている。図８（ａ）に示すように，ｐ−ＧａＡｓ
基板上にメサストライプ５２を形成する（メサ形成工
程）。次に，図８（ｂ）に示すように，その上にＬＰＥ
成長法によって，ブロッキング層５３を形成する。次
に，図８（ｃ）に示すように，リッジ５４を形成する。
次に，図８（ｄ）に示すように，ｐ−Ｇａ0.59Ａｌ0.41
Ａｓからなるクラッド層５５を形成し，その上に，第２
のＬＰＥ成長によって，ｐ−Ｇａ0.69Ａｌ0.31Ａｓから
なるガイド層５６を形成し，さらにその上に，ｐ−Ｇａ
0.92Ａｌ0.08Ａｓからなる活性層５７，ｎ−Ｇａ0.50Ａ
ｌ0.50Ａｓからなるコンファインメント層５８，さら
に，その上にｎ−Ｇａ0.80Ａｌ0.20Ａｓからなるバッフ
ァー層５９を形成する。次に，図８（ｅ）に示すよう
に，窓領域のエッチングを行う。最後に，図８（ｆ）に
示すように，ｎ−Ｇａ0.5 Ａｌ0.50Ａｓのクラッド層６
０及びｎ−ＧａＡｓからなるコンタクト層６１を形成し
た完成される。
めに，レーザ光に対して透明な材料を共振器端面に形成
する種々の窓構造が試みられている。例えば，1989年の
アイ・イー・イー・イー・ジャーナル・クォンタム・エ
レクトロニクス（IEEE J. Quantum Electron. ）第２５
巻，1495〜1499頁の報告（以下，従来技術１と呼ぶ）に
よれば，図８（ａ）〜（ｆ）に示すような製造工程が開
示されている。図８（ａ）に示すように，ｐ−ＧａＡｓ
基板上にメサストライプ５２を形成する（メサ形成工
程）。次に，図８（ｂ）に示すように，その上にＬＰＥ
成長法によって，ブロッキング層５３を形成する。次
に，図８（ｃ）に示すように，リッジ５４を形成する。
次に，図８（ｄ）に示すように，ｐ−Ｇａ0.59Ａｌ0.41
Ａｓからなるクラッド層５５を形成し，その上に，第２
のＬＰＥ成長によって，ｐ−Ｇａ0.69Ａｌ0.31Ａｓから
なるガイド層５６を形成し，さらにその上に，ｐ−Ｇａ
0.92Ａｌ0.08Ａｓからなる活性層５７，ｎ−Ｇａ0.50Ａ
ｌ0.50Ａｓからなるコンファインメント層５８，さら
に，その上にｎ−Ｇａ0.80Ａｌ0.20Ａｓからなるバッフ
ァー層５９を形成する。次に，図８（ｅ）に示すよう
に，窓領域のエッチングを行う。最後に，図８（ｆ）に
示すように，ｎ−Ｇａ0.5 Ａｌ0.50Ａｓのクラッド層６
０及びｎ−ＧａＡｓからなるコンタクト層６１を形成し
た完成される。
【０００４】図８に示す半導体レーザ素子は，共振器端
面での光吸収を抑制するための窓構造を形成するため
に，活性層における共振器端面のパターニング，選択エ
ッチング及び埋め込み再成長のプロセスが施されてい
る。
面での光吸収を抑制するための窓構造を形成するため
に，活性層における共振器端面のパターニング，選択エ
ッチング及び埋め込み再成長のプロセスが施されてい
る。
【０００５】また，特開平５−１３８７８号公報（以
下，従来技術２と呼ぶ）には，図９に示す半導体レーザ
素子が開示されている。この半導体レーザ素子はｐ−Ｇ
ａＡｓからなる基板５１上にｎ−ＧａＡｓ電流阻止層５
３が形成され，その上にｐ−Ａｌy Ｇａ1-y Ａｓからな
るクラッド層５５が形成され，さらにその上にｐ−Ａｌ
x Ｇａ1-x Ａｓ（但し，ｘ≦ｙ）からなる活性層５７が
形成され，さらに，その上にｐ−Ａｌy Ｇａ1-y Ａｓク
ラッド層６０，ｎ−ＧａＡｓからなるコンタクト層６１
が形成されている。また，電流阻止層５３から基板５１
にかけてＶ溝６６がホトリソグラフィ法および化学エッ
チング法が形成され，共振端面６４ａ，６４ｂに夫々窓
層６３ａ，６３ｂを介して誘電体膜６５ａ，６５ｂが形
成されている。このように，劈開によって得られた半導
体レーザの共振器端面６４ａ，６４ｂにＭＯＣＶＤ法に
よって活性層５７よりも禁制帯幅の大きな窓層６３ａ，
６３ｂが成長され，その後，ｐ及びｎ側のコンタクト電
極６２ａ，６２ｂがそれぞれ形成され，また，共振器端
面６４ａ，６４ｂの反射率を制御するために共振器端面
６４ａ，６４ｂに誘電体膜が堆積されている。
下，従来技術２と呼ぶ）には，図９に示す半導体レーザ
素子が開示されている。この半導体レーザ素子はｐ−Ｇ
ａＡｓからなる基板５１上にｎ−ＧａＡｓ電流阻止層５
３が形成され，その上にｐ−Ａｌy Ｇａ1-y Ａｓからな
るクラッド層５５が形成され，さらにその上にｐ−Ａｌ
x Ｇａ1-x Ａｓ（但し，ｘ≦ｙ）からなる活性層５７が
形成され，さらに，その上にｐ−Ａｌy Ｇａ1-y Ａｓク
ラッド層６０，ｎ−ＧａＡｓからなるコンタクト層６１
が形成されている。また，電流阻止層５３から基板５１
にかけてＶ溝６６がホトリソグラフィ法および化学エッ
チング法が形成され，共振端面６４ａ，６４ｂに夫々窓
層６３ａ，６３ｂを介して誘電体膜６５ａ，６５ｂが形
成されている。このように，劈開によって得られた半導
体レーザの共振器端面６４ａ，６４ｂにＭＯＣＶＤ法に
よって活性層５７よりも禁制帯幅の大きな窓層６３ａ，
６３ｂが成長され，その後，ｐ及びｎ側のコンタクト電
極６２ａ，６２ｂがそれぞれ形成され，また，共振器端
面６４ａ，６４ｂの反射率を制御するために共振器端面
６４ａ，６４ｂに誘電体膜が堆積されている。
【０００６】
【発明が解決しようとする課題】上記に述べたように，
従来技術１において，半導体レーザの共振器端面での光
吸収を抑制するための窓構造は，活性層における共振器
端面のパターニング，選択エッチング及び埋め込み再成
長のプロセスが必要である。Ａｌ系の材料を用いた半導
体レーザでは，再成長界面に強固な酸化膜が形成され，
界面準位の多い窓構造となる。これらの界面準位は光吸
収を増加させるために，ＣＯＤ劣化を充分抑制すること
はできない。また，窓構造を加えることによってレーザ
素子構造が大変複雑になり，各工程の歩留まりによって
生産性を低下させる欠点がある。
従来技術１において，半導体レーザの共振器端面での光
吸収を抑制するための窓構造は，活性層における共振器
端面のパターニング，選択エッチング及び埋め込み再成
長のプロセスが必要である。Ａｌ系の材料を用いた半導
体レーザでは，再成長界面に強固な酸化膜が形成され，
界面準位の多い窓構造となる。これらの界面準位は光吸
収を増加させるために，ＣＯＤ劣化を充分抑制すること
はできない。また，窓構造を加えることによってレーザ
素子構造が大変複雑になり，各工程の歩留まりによって
生産性を低下させる欠点がある。
【０００７】一方，従来技術２の共振器端面に窓層を成
長する場合においても，Ａｌ系の材料を用いた半導体レ
ーザでは，大気中での劈開によって共振器端面には自然
酸化膜が形成される。つまり，この強固な酸化膜を完全
に除去して界面準位のない層を成長することは極めて困
難である。また，窓層形成後に，個々の微小なレーザ素
子にｐ及びｎ側の両コンタクト電極を形成しなければな
らない。この電極形成の際には，レーザ構造の成長表面
から僅か数μｍの位置にある活性領域への電極材料の回
り込みを抑制する必要があるため，レーザ構造成長側の
電極形成には極めて注意を必要とする。
長する場合においても，Ａｌ系の材料を用いた半導体レ
ーザでは，大気中での劈開によって共振器端面には自然
酸化膜が形成される。つまり，この強固な酸化膜を完全
に除去して界面準位のない層を成長することは極めて困
難である。また，窓層形成後に，個々の微小なレーザ素
子にｐ及びｎ側の両コンタクト電極を形成しなければな
らない。この電極形成の際には，レーザ構造の成長表面
から僅か数μｍの位置にある活性領域への電極材料の回
り込みを抑制する必要があるため，レーザ構造成長側の
電極形成には極めて注意を必要とする。
【０００８】そこで，本発明の技術的課題は，レーザ光
が共振器端面より出射される半導体レーザ素子におい
て，ｐ及びｎ側コンタクト電極が形成された後に，共振
器端面に酸化膜を形成させないで光吸収のない半導体層
または誘電体膜を形成し，界面準位の極めて少ない共振
器端面を得ることによって，高出力で安定動作するレー
ザ素子を歩留まり良く製造する方法を提供することにあ
る。
が共振器端面より出射される半導体レーザ素子におい
て，ｐ及びｎ側コンタクト電極が形成された後に，共振
器端面に酸化膜を形成させないで光吸収のない半導体層
または誘電体膜を形成し，界面準位の極めて少ない共振
器端面を得ることによって，高出力で安定動作するレー
ザ素子を歩留まり良く製造する方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明によれば，レーザ
光が共振器端面より出射される半導体レーザ素子を製造
する方法において，前記半導体レーザ素子のｐ及びｎ側
コンタクト電極が形成された後に，超高真空中での劈開
によって共振器端面を形成し，前記共振器端面が酸化す
る前に超高真空中で共振器端面をIII −Ｖ族化合物半導
体材料のアモルファス層からなる被覆層で被覆し，前記
共振器端面に形成した前記被覆層の少なくとも一部を反
応性ガスによってエッチング除去した後，大気中に露出
することなく，新たに前記共振器端面に，III −Ｖ族化
合物半導体単結晶層からなる窓層を形成することを特徴
とする半導体レーザ素子の製造方法が得られる。
光が共振器端面より出射される半導体レーザ素子を製造
する方法において，前記半導体レーザ素子のｐ及びｎ側
コンタクト電極が形成された後に，超高真空中での劈開
によって共振器端面を形成し，前記共振器端面が酸化す
る前に超高真空中で共振器端面をIII −Ｖ族化合物半導
体材料のアモルファス層からなる被覆層で被覆し，前記
共振器端面に形成した前記被覆層の少なくとも一部を反
応性ガスによってエッチング除去した後，大気中に露出
することなく，新たに前記共振器端面に，III −Ｖ族化
合物半導体単結晶層からなる窓層を形成することを特徴
とする半導体レーザ素子の製造方法が得られる。
【００１０】
【００１１】
【発明の実施の形態】以下，本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１２】初めに，本発明の第１の実施の形態として
ＩｎＧａＡｓ歪量子井戸構造を有する発振波長０．９８
μｍ帯の横モード制御型半導体レーザウェハの製造方法
について述べる。
ＩｎＧａＡｓ歪量子井戸構造を有する発振波長０．９８
μｍ帯の横モード制御型半導体レーザウェハの製造方法
について述べる。
【００１３】図１は，本発明の第１の実施の形態による
半導体レーザウェハの層構造を示す断面図である。図１
に示すように，半導体レーザウェハ１７は，常圧ＭＯＶ
ＰＥ装置を用いて成長する。ＳｉドープしたＧａＡｓの
（００１）基板１上にＳｉをドープしたＧａＡｓ（以
下，ＧａＡｓ：Ｓｉという形式で他の層も示す）のバッ
ファー層２（不純物濃度＝１×１０18ｃｍ-3）を０．５
μｍ，Ａｌ0.4 Ｇａ0.6Ａｓ：Ｓｉ（不純物濃度＝１×
１０17ｃｍ-3）のクラッド層３を２μｍ，成長温度７０
０℃，Ｖ／III 比１００で成長する。次に，成長温度を
６６０℃，Ｖ／III 比８０でＡｌ0.2 Ｇａ0.8 Ａｓの光
ガイド層４を４０ｎｍ，ＧａＡｓのバリア層５を２０ｎ
ｍ，Ｉｎ0.24Ｇａ0.76Ａｓの活性層６を４．５ｎｍ，Ｇ
ａＡｓのバリア層７を５ｎｍ，Ｉｎ0.24Ｇａ0.76Ａｓの
活性層８を４．５ｎｍ，ＧａＡｓのバリア層９を２０ｎ
ｍ成長する。続いて，Ａｌ0.2 Ｇａ0.8 Ａｓの光ガイド
層１０を４０ｎｍ，Ａｌ0.4 Ｇａ0.6 Ａｓ：Ｍｇのクラ
ッド層１１（不純物濃度＝１×１０18ｃｍ-3）を１．５
μｍ，ＧａＡｓ：Ｍｇのキャップ層１２（不純物濃度＝
１×１０19ｃｍ-3）を１μｍ順次気相成長させる。
半導体レーザウェハの層構造を示す断面図である。図１
に示すように，半導体レーザウェハ１７は，常圧ＭＯＶ
ＰＥ装置を用いて成長する。ＳｉドープしたＧａＡｓの
（００１）基板１上にＳｉをドープしたＧａＡｓ（以
下，ＧａＡｓ：Ｓｉという形式で他の層も示す）のバッ
ファー層２（不純物濃度＝１×１０18ｃｍ-3）を０．５
μｍ，Ａｌ0.4 Ｇａ0.6Ａｓ：Ｓｉ（不純物濃度＝１×
１０17ｃｍ-3）のクラッド層３を２μｍ，成長温度７０
０℃，Ｖ／III 比１００で成長する。次に，成長温度を
６６０℃，Ｖ／III 比８０でＡｌ0.2 Ｇａ0.8 Ａｓの光
ガイド層４を４０ｎｍ，ＧａＡｓのバリア層５を２０ｎ
ｍ，Ｉｎ0.24Ｇａ0.76Ａｓの活性層６を４．５ｎｍ，Ｇ
ａＡｓのバリア層７を５ｎｍ，Ｉｎ0.24Ｇａ0.76Ａｓの
活性層８を４．５ｎｍ，ＧａＡｓのバリア層９を２０ｎ
ｍ成長する。続いて，Ａｌ0.2 Ｇａ0.8 Ａｓの光ガイド
層１０を４０ｎｍ，Ａｌ0.4 Ｇａ0.6 Ａｓ：Ｍｇのクラ
ッド層１１（不純物濃度＝１×１０18ｃｍ-3）を１．５
μｍ，ＧａＡｓ：Ｍｇのキャップ層１２（不純物濃度＝
１×１０19ｃｍ-3）を１μｍ順次気相成長させる。
【００１４】次に，図２及び図３を用いて図１の半導体
レーザウェハ１７を横モード制御型レーザに加工する工
程を示す。図２は下記数１式に示すような結晶軸方向
（以下，［−１１０］方向と呼ぶ）のメサストライプが
形成された後の半導体レーザウェハの数２式に示す面
（以下，（−１１０）面と呼ぶ）断面図である。
レーザウェハ１７を横モード制御型レーザに加工する工
程を示す。図２は下記数１式に示すような結晶軸方向
（以下，［−１１０］方向と呼ぶ）のメサストライプが
形成された後の半導体レーザウェハの数２式に示す面
（以下，（−１１０）面と呼ぶ）断面図である。
【００１５】
【数１】
【００１６】
【数２】 まず，図１に示す半導体レーザウェハの最上層のＧａＡ
ｓのキャップ層１２に，ＳｉＯ2 １３を成膜し，フォト
リソグラフィ技術によって図２に示す［−１１０］方向
に幅４μｍのＳｉＯ2 のストライプ１３を形成する。こ
のＳｉＯ2 のストライプ１３をマスクとする選択エッチ
ング技術によってＡｌ0.4 Ｇａ0.6 Ａｓ：Ｍｇのクラッ
ド層１１が０．３μｍ残る深さまでエッチングして図２
の断面図に示すメサストライプが形成される。
ｓのキャップ層１２に，ＳｉＯ2 １３を成膜し，フォト
リソグラフィ技術によって図２に示す［−１１０］方向
に幅４μｍのＳｉＯ2 のストライプ１３を形成する。こ
のＳｉＯ2 のストライプ１３をマスクとする選択エッチ
ング技術によってＡｌ0.4 Ｇａ0.6 Ａｓ：Ｍｇのクラッ
ド層１１が０．３μｍ残る深さまでエッチングして図２
の断面図に示すメサストライプが形成される。
【００１７】続いて，ＳｉＯ2 のストライプ１３をマス
クとした選択成長技術によって，図３に示すようにメサ
ストライプの側部を膜厚０．８μｍのＡｌ0.6 Ｇａ0.4
Ａｓ：Ｓｉの電流ブロック層１４（不純物濃度＝１×１
０18ｃｍ-3），及び膜厚０．８μｍのＧａＡａ：Ｓｉの
電流ブロック層１５（不純物濃度１×１０18ｃｍ-3）で
順次埋め込み成長を行う。更に，ＳｉＯ2 マスクを除去
した後，膜厚１μｍのＧａＡｓ：Ｍｇのキャップ層１６
（不純物濃度１×１０19ｃｍ-3）を成長して，横モード
制御型半導体レーザウェハ１７を得る。
クとした選択成長技術によって，図３に示すようにメサ
ストライプの側部を膜厚０．８μｍのＡｌ0.6 Ｇａ0.4
Ａｓ：Ｓｉの電流ブロック層１４（不純物濃度＝１×１
０18ｃｍ-3），及び膜厚０．８μｍのＧａＡａ：Ｓｉの
電流ブロック層１５（不純物濃度１×１０18ｃｍ-3）で
順次埋め込み成長を行う。更に，ＳｉＯ2 マスクを除去
した後，膜厚１μｍのＧａＡｓ：Ｍｇのキャップ層１６
（不純物濃度１×１０19ｃｍ-3）を成長して，横モード
制御型半導体レーザウェハ１７を得る。
【００１８】次に，超高真空中での共振器端面の形成及
び酸化防止層の堆積方法について説明する。上記の半導
体レーザウェハ１７を図４（ａ）の斜視図及び図４
（ｂ）の断面図に示す治具１８，１９に固定する。続い
て，分子線エピタキシー（Molecular Beam Epitaxy，以
下，ＭＢＥと呼ぶ）成長が可能な１０-10 Ｔｏｒｒ台の
超高真空チャンバー内で治具２０により半導体レーザウ
ェハ１７に応力を加えることによって劈開を行い，共振
器長７００μｍの半導体レーザバー１７´を得る。
び酸化防止層の堆積方法について説明する。上記の半導
体レーザウェハ１７を図４（ａ）の斜視図及び図４
（ｂ）の断面図に示す治具１８，１９に固定する。続い
て，分子線エピタキシー（Molecular Beam Epitaxy，以
下，ＭＢＥと呼ぶ）成長が可能な１０-10 Ｔｏｒｒ台の
超高真空チャンバー内で治具２０により半導体レーザウ
ェハ１７に応力を加えることによって劈開を行い，共振
器長７００μｍの半導体レーザバー１７´を得る。
【００１９】図５の平面図に示すように，劈開後，共振
器端面３１，３２が酸化する前に，酸化防止層であるＧ
ａＡｓのアモルファス層２１を共振器端面３１，３２に
ＭＢＥ法によって室温で膜厚１０ｎｍ堆積する。同様に
半導体レーザバー１７´を反転することによってもう片
方の共振器端面３１，３２にも膜厚１０ｎｍのＧａＡｓ
のアモルファス層２２を堆積させる。両共振器端面３
１，３２をＧａＡｓのアモルファス層２１，２２で被覆
することによって，大気中に半導体レーザバー１７´を
取り出した場合でも，共振器端面３１，３２に堆積した
ＧａＡｓのアモルファス層２１，２２の表面は酸化する
が，劈開によって得られた端面の酸化は抑制される。な
お，このＧａＡｓのアモルファス層２１，２２の堆積時
に，半導体レーザバー１７´を３５０℃に加熱しＭＢＥ
法によってＧａ及びＡｓ分子線を共振器端面３１，３２
に交互に供給することによって，平坦性の良いＧａＡａ
単結晶を成長することができる。この場合，共振器端面
３１，３２に界面準位の無い，かつレーザ光に対して光
吸収の無い窓構造が形成される。この光吸収の無い窓構
造においては光出力１５０ｍＷ以上での長期安定動作が
得られる。
器端面３１，３２が酸化する前に，酸化防止層であるＧ
ａＡｓのアモルファス層２１を共振器端面３１，３２に
ＭＢＥ法によって室温で膜厚１０ｎｍ堆積する。同様に
半導体レーザバー１７´を反転することによってもう片
方の共振器端面３１，３２にも膜厚１０ｎｍのＧａＡｓ
のアモルファス層２２を堆積させる。両共振器端面３
１，３２をＧａＡｓのアモルファス層２１，２２で被覆
することによって，大気中に半導体レーザバー１７´を
取り出した場合でも，共振器端面３１，３２に堆積した
ＧａＡｓのアモルファス層２１，２２の表面は酸化する
が，劈開によって得られた端面の酸化は抑制される。な
お，このＧａＡｓのアモルファス層２１，２２の堆積時
に，半導体レーザバー１７´を３５０℃に加熱しＭＢＥ
法によってＧａ及びＡｓ分子線を共振器端面３１，３２
に交互に供給することによって，平坦性の良いＧａＡａ
単結晶を成長することができる。この場合，共振器端面
３１，３２に界面準位の無い，かつレーザ光に対して光
吸収の無い窓構造が形成される。この光吸収の無い窓構
造においては光出力１５０ｍＷ以上での長期安定動作が
得られる。
【００２０】上述のＧａＡｓの単結晶層２１，２２で共
振器端面３１，３２が被覆された半導体レーザバー１７
´は，図６に示すように，共振器端面３１，３２の酸化
による界面準位が無いために，通常の誘電体膜によるパ
ッシベーションのみを引き続き行うだけで，ＣＯＤ劣化
の抑制効果が充分得られる。光出力１５０ｍＷでの長期
信頼性の実現おいては，酸化防止層のＧａＡｓの単結晶
層２１，２２の堆積後，共振器端面の反射率がそれぞれ
３％及び９５％になるようにＡｌ2 Ｏ3 ，ＳｉＮ4 ，又
はＳｉＯ2 の単層膜からなる誘電体膜２３及びＡｌ2 Ｏ
3 ／アモルファスＳｉの多層膜からなる誘電体膜２４に
よるコーティングを施す。個々のレーザ素子をヒートシ
ンクに融着することによって本発明の第１の実施の形態
による半導体レーザ素子は完成する。酸化防止層として
堆積させる層は，単層に加えて種々の材料を組み合わせ
た多層構造を用いることもできる。
振器端面３１，３２が被覆された半導体レーザバー１７
´は，図６に示すように，共振器端面３１，３２の酸化
による界面準位が無いために，通常の誘電体膜によるパ
ッシベーションのみを引き続き行うだけで，ＣＯＤ劣化
の抑制効果が充分得られる。光出力１５０ｍＷでの長期
信頼性の実現おいては，酸化防止層のＧａＡｓの単結晶
層２１，２２の堆積後，共振器端面の反射率がそれぞれ
３％及び９５％になるようにＡｌ2 Ｏ3 ，ＳｉＮ4 ，又
はＳｉＯ2 の単層膜からなる誘電体膜２３及びＡｌ2 Ｏ
3 ／アモルファスＳｉの多層膜からなる誘電体膜２４に
よるコーティングを施す。個々のレーザ素子をヒートシ
ンクに融着することによって本発明の第１の実施の形態
による半導体レーザ素子は完成する。酸化防止層として
堆積させる層は，単層に加えて種々の材料を組み合わせ
た多層構造を用いることもできる。
【００２１】次の本発明の第２の実施の形態による半導
体レーザ素子の製造方法について説明する。
体レーザ素子の製造方法について説明する。
【００２２】前述した第１の実施の形態による半導体レ
ーザ素子に，更に，光出力１５０ｍＷ以上の高出力動作
での信頼性実現においては，共振器端面における表面準
位による光吸収を抑制することが重要である。そこで，
この表面準位による光吸収を抑制するために，共振器端
面に活性層よりも禁制帯幅の大きな半導体結晶を形成す
る窓構造が必要である。以下にその窓構造形成方法につ
いて述べる。
ーザ素子に，更に，光出力１５０ｍＷ以上の高出力動作
での信頼性実現においては，共振器端面における表面準
位による光吸収を抑制することが重要である。そこで，
この表面準位による光吸収を抑制するために，共振器端
面に活性層よりも禁制帯幅の大きな半導体結晶を形成す
る窓構造が必要である。以下にその窓構造形成方法につ
いて述べる。
【００２３】上記のように，超高真空中で劈開して共振
器端面３１，３２を形成し，酸化防止層を堆積した半導
体レーザバー１７´を，クロライドＶＰＥ装置内におい
て基板温度４００℃でＨＣｌガスによって酸化防止層の
ＧａＡｓのアモルファス層２１，２２をエッチング除去
する。ＧａＡｓのアモルファス層２１，２２の表面は大
気中で酸化しているが，共振器端面３１，３２は酸化し
ていないことから，ＧａＡｓのアモルファス層２１，２
２を除去した後の共振器端面３１，３２は酸化物の存在
しない清浄な表面を得ることができる。この清浄な共振
器端面３１，３２に，基板温度３８０℃で膜厚５０ｎｍ
のＧａＡｓの単結晶２５，２６をIII 族及びＶ族原料を
交互供給して成長する。ＭＯＶＰＥ装置では原料の熱分
解温度が高いために，５００℃以下の低温で成長するこ
とが困難である。しかし，クロライドＶＰＥ装置では，
４００℃以下での成長が可能であり，かつ，III 族及び
Ｖ族原料を交互供給することによって高品質な半導体結
晶を平坦性良く成長することができる。
器端面３１，３２を形成し，酸化防止層を堆積した半導
体レーザバー１７´を，クロライドＶＰＥ装置内におい
て基板温度４００℃でＨＣｌガスによって酸化防止層の
ＧａＡｓのアモルファス層２１，２２をエッチング除去
する。ＧａＡｓのアモルファス層２１，２２の表面は大
気中で酸化しているが，共振器端面３１，３２は酸化し
ていないことから，ＧａＡｓのアモルファス層２１，２
２を除去した後の共振器端面３１，３２は酸化物の存在
しない清浄な表面を得ることができる。この清浄な共振
器端面３１，３２に，基板温度３８０℃で膜厚５０ｎｍ
のＧａＡｓの単結晶２５，２６をIII 族及びＶ族原料を
交互供給して成長する。ＭＯＶＰＥ装置では原料の熱分
解温度が高いために，５００℃以下の低温で成長するこ
とが困難である。しかし，クロライドＶＰＥ装置では，
４００℃以下での成長が可能であり，かつ，III 族及び
Ｖ族原料を交互供給することによって高品質な半導体結
晶を平坦性良く成長することができる。
【００２４】ここで，半導体レーザの共振器端面３１，
３２に成長する窓層は活性層の材料によって種々選定す
ることができる。これを下記表１にまとめる。また，窓
層に用いる材料は一種類の材料だけでなく複数の材料を
組み合わせた多層構造（ＧａＰ／ＧａＡｓ，ＧａＰ／Ｉ
ｎＰ，ＧａＰ／ＩｎＰ／ＧａＡｓ）を用いることもでき
る。
３２に成長する窓層は活性層の材料によって種々選定す
ることができる。これを下記表１にまとめる。また，窓
層に用いる材料は一種類の材料だけでなく複数の材料を
組み合わせた多層構造（ＧａＰ／ＧａＡｓ，ＧａＰ／Ｉ
ｎＰ，ＧａＰ／ＩｎＰ／ＧａＡｓ）を用いることもでき
る。
【００２５】
【表１】 図７に示すように，窓層成長後，半導体レーザの共振器
端面の反射率がそれぞれ３％及び９５％のＡｌ2 Ｏ3 ，
ＳｉＮ4 ，又はＳｉＯ2 の単層膜からなる誘電体膜２７
及びＡｌ2 Ｏ3 ／アモルファスＳｉの多層膜からなる誘
電体膜２８の絶縁膜コーティングを夫々施す。最後に，
個々のレーザ素子をヒートシンクに融着することによっ
て本発明の第２の実施の形態による半導体レーザ素子は
完成する。
端面の反射率がそれぞれ３％及び９５％のＡｌ2 Ｏ3 ，
ＳｉＮ4 ，又はＳｉＯ2 の単層膜からなる誘電体膜２７
及びＡｌ2 Ｏ3 ／アモルファスＳｉの多層膜からなる誘
電体膜２８の絶縁膜コーティングを夫々施す。最後に，
個々のレーザ素子をヒートシンクに融着することによっ
て本発明の第２の実施の形態による半導体レーザ素子は
完成する。
【００２６】
【発明の効果】以上説明したように，本発明では，大気
中での劈開又は活性領域への選択エッチング等のプロセ
スによって形成される共振器端面の酸化を超高真空中で
の劈開によって抑制し，ＣＯＤ劣化を促進する酸化物に
よる界面準位を著しく減少させるものである。更に，レ
ーザ素子活性領域へのプロセスを全く行わずに，ｐ及び
ｎ側コンタクト電極をレーザウェハ状態で形成した後
に，酸化物の存在しない共振器端面を形成する極めて単
純な製造工程である。よって，生産性を低下させずに，
歩留まり良く光吸収の少ない良質な共振器端面が得られ
る。
中での劈開又は活性領域への選択エッチング等のプロセ
スによって形成される共振器端面の酸化を超高真空中で
の劈開によって抑制し，ＣＯＤ劣化を促進する酸化物に
よる界面準位を著しく減少させるものである。更に，レ
ーザ素子活性領域へのプロセスを全く行わずに，ｐ及び
ｎ側コンタクト電極をレーザウェハ状態で形成した後
に，酸化物の存在しない共振器端面を形成する極めて単
純な製造工程である。よって，生産性を低下させずに，
歩留まり良く光吸収の少ない良質な共振器端面が得られ
る。
【００２７】また，本発明では，超高真空中での劈開後
にＭＢＥ法による光吸収の無い化合物半導体単結晶層の
成長，及びクロライドＶＰＥ装置内で酸化防止層である
アモルファス層を気相エッチングして，活性層よりも禁
制帯幅の大きな半導体単結晶を成長することによって，
酸化物の存在しない清浄な共振器端面上に光吸収のない
窓層を形成することができる。酸化物による界面準位の
低減に加えて，光吸収のない窓層の形成によって，高光
出力時の端面温度上昇を抑制してＣＯＤ劣化を効果的に
抑制できる。
にＭＢＥ法による光吸収の無い化合物半導体単結晶層の
成長，及びクロライドＶＰＥ装置内で酸化防止層である
アモルファス層を気相エッチングして，活性層よりも禁
制帯幅の大きな半導体単結晶を成長することによって，
酸化物の存在しない清浄な共振器端面上に光吸収のない
窓層を形成することができる。酸化物による界面準位の
低減に加えて，光吸収のない窓層の形成によって，高光
出力時の端面温度上昇を抑制してＣＯＤ劣化を効果的に
抑制できる。
【図１】本発明の第１の実施の形態による半導体レーザ
ウェハの層構造を示した断面図である。
ウェハの層構造を示した断面図である。
【図２】図１の半導体レーザウェハをＳｉＯ2 ストライ
プによって選択エッチングしたときの断面図である。
プによって選択エッチングしたときの断面図である。
【図３】図１の選択エッチングした半導体レーザウェハ
を再成長したときの断面図である。
を再成長したときの断面図である。
【図４】本発明の第１の実施の形態による半導体レーザ
ウェハの劈開方法を説明するための図である。
ウェハの劈開方法を説明するための図である。
【図５】本発明の第１の実施の形態による半導体レーザ
バーにおける酸化防止層の形成工程を説明するための図
である。
バーにおける酸化防止層の形成工程を説明するための図
である。
【図６】本発明の第１の実施の形態による半導体レーザ
バーにおける酸化防止層上への誘電体膜コーティングを
説明するための図である。
バーにおける酸化防止層上への誘電体膜コーティングを
説明するための図である。
【図７】本発明の第２の実施の形態による半導体レーザ
バーにおいて窓構造の形成及び誘電体膜コーティングを
説明するための図である。
バーにおいて窓構造の形成及び誘電体膜コーティングを
説明するための図である。
【図８】従来技術１による半導体レーザ素子の製造方法
を説明するための図である。
を説明するための図である。
【図９】従来技術２による半導体レーザ素子の製造方法
を説明するための図である。
を説明するための図である。
１ 基板 ２ バッファー層 ３，１１ クラッド層 ４ 光ガイド層 ５，７，９ バリア層 ６，８ 活性層 １０ 光ガイド層 １２ キャップ層 １３ ストライプ １７ 半導体レーザウエハ １７´ 半導体レーザバー １８，１９，２０ 治具 ２１，２２ アモルファス層 ２３，２４，２７，２８ 共振器端面 ２５，２６ 単結晶 ５１ 基板 ５２ メサストライプ ５３ ブロッキング（電流阻止）層 ５４ リッジ ５５，６０ クラッド層 ５６ ガイド層 ５７ 活性層 ５８ コンファインメント層 ５９ バッファー層 ６１ コンタクト層 ６２ａ，６２ｂ コンタクト電極 ６３ａ，６３ｂ 窓層 ６４ａ，６４ｂ 共振端面 ６５ａ，６５ｂ 誘電体膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (3)
- 【請求項１】 レーザ光が共振器端面より出射される半
導体レーザ素子を製造する方法において，前記半導体レ
ーザ素子のｐ及びｎ側コンタクト電極が形成された後
に，超高真空中での劈開によって共振器端面を形成し，
前記共振器端面が酸化する前に超高真空中で共振器端面
をIII −Ｖ族化合物半導体材料のアモルファス層からな
る被覆層で被覆し、前記共振端面に形成した前記被覆層
の少なくとも一部を反応性ガスによってエッチング除去
した後、大気中に露出することなく、新たに前記共振器
端面に、III−Ｖ族化合物半導体単結晶層からなる窓層
を形成することを特徴とする半導体レーザ素子の製造方
法。 - 【請求項２】 請求項１記載の半導体レーザ素子の製造
方法において，前記被覆層が単一の材料からなる単層構
造又は多種の材料を組み合わせた多層構造を備えている
ことを特徴とする半導体レーザ素子の製造方法。 - 【請求項３】 請求項１又は２記載の半導体レーザ素子
の製造方法において、前記窓層が単一の材料からなる単
層構造又は多種の材料を組み合わせた多層構造を備えて
いることを特徴とする半導体レーザ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000175A JP2914430B2 (ja) | 1996-01-05 | 1996-01-05 | 半導体レーザ素子の製造方法 |
| US08/778,750 US6080598A (en) | 1996-01-05 | 1997-01-06 | Method of producing semiconductor laser element with mirror degradation suppressed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000175A JP2914430B2 (ja) | 1996-01-05 | 1996-01-05 | 半導体レーザ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186396A JPH09186396A (ja) | 1997-07-15 |
| JP2914430B2 true JP2914430B2 (ja) | 1999-06-28 |
Family
ID=11466682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000175A Expired - Fee Related JP2914430B2 (ja) | 1996-01-05 | 1996-01-05 | 半導体レーザ素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6080598A (ja) |
| JP (1) | JP2914430B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064239A (ja) * | 2000-06-08 | 2002-02-28 | Furukawa Electric Co Ltd:The | 半導体レーザ素子の製造方法 |
| US6451120B1 (en) * | 2000-09-21 | 2002-09-17 | Adc Telecommunications, Inc. | Apparatus and method for batch processing semiconductor substrates in making semiconductor lasers |
| DE10048475C2 (de) * | 2000-09-29 | 2003-04-17 | Lumics Gmbh | Passivierung der Resonatorendflächen von Halbleiterlasern auf der Basis von III-V-Halbleitermaterial |
| JP2003078205A (ja) * | 2001-09-05 | 2003-03-14 | Fuji Photo Film Co Ltd | 半導体レーザ素子 |
| JP3770386B2 (ja) * | 2002-03-29 | 2006-04-26 | ユーディナデバイス株式会社 | 光半導体装置及びその製造方法 |
| RU2205485C1 (ru) * | 2002-09-04 | 2003-05-27 | Закрытое акционерное общество "Научное и технологическое оборудование" | Способ изготовления полупроводникового лазерного диода |
| EP1866955A4 (en) * | 2005-03-25 | 2011-02-02 | Trumpf Photonics Inc | PASSIVATION OF LASER FACETS |
| JP2007184526A (ja) * | 2005-12-07 | 2007-07-19 | Fujifilm Corp | スーパールミネッセントダイオードおよびその製造方法 |
| US9755402B2 (en) | 2010-06-28 | 2017-09-05 | Iulian Basarab Petrescu-Prahova | Edge emitter semiconductor laser type of device with end segments for mirrors protection |
| US9912118B2 (en) | 2010-06-28 | 2018-03-06 | Iulian Basarab Petrescu-Prahova | Diode laser type device |
| KR102099881B1 (ko) | 2013-09-03 | 2020-05-15 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20210095266A (ko) * | 2020-01-22 | 2021-08-02 | 삼성디스플레이 주식회사 | 발광 소자 및 이를 포함하는 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171717A (en) | 1990-05-25 | 1992-12-15 | International Business Machines Corporation | Method for batch cleaving semiconductor wafers and coating cleaved facets |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5274292A (en) * | 1975-12-17 | 1977-06-22 | Hitachi Ltd | Semiconductor laser element |
| JPS54137991A (en) * | 1978-04-18 | 1979-10-26 | Nec Corp | Semiconductor laser |
| JPH0716077B2 (ja) * | 1985-10-11 | 1995-02-22 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
| JP2740170B2 (ja) * | 1987-08-06 | 1998-04-15 | 日本電気株式会社 | 半導体レーザの共振器製造方法 |
| DE68915763T2 (de) * | 1989-09-07 | 1994-12-08 | Ibm | Verfahren zur Spiegelpassivierung bei Halbleiterlaserdioden. |
| US5144634A (en) * | 1989-09-07 | 1992-09-01 | International Business Machines Corporation | Method for mirror passivation of semiconductor laser diodes |
| JP2533960B2 (ja) * | 1990-04-02 | 1996-09-11 | シャープ株式会社 | 気相成長装置 |
| US5228047A (en) * | 1990-09-21 | 1993-07-13 | Sharp Kabushiki Kaisha | Semiconductor laser device and a method for producing the same |
| JP2981315B2 (ja) * | 1990-10-19 | 1999-11-22 | シャープ株式会社 | 半導体レーザ素子 |
| US5154333A (en) * | 1991-10-30 | 1992-10-13 | International Business Machines Corporation | Jaw cleaving device |
| US5656539A (en) * | 1994-07-25 | 1997-08-12 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating a semiconductor laser |
| US5665637A (en) * | 1995-11-17 | 1997-09-09 | Lucent Technologies Inc. | Passivated faceted article comprising a semiconductor laser |
| US5773318A (en) * | 1996-10-30 | 1998-06-30 | Lucent Technologies Inc. | In-situ technique for cleaving crystals |
-
1996
- 1996-01-05 JP JP8000175A patent/JP2914430B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-06 US US08/778,750 patent/US6080598A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171717A (en) | 1990-05-25 | 1992-12-15 | International Business Machines Corporation | Method for batch cleaving semiconductor wafers and coating cleaved facets |
Also Published As
| Publication number | Publication date |
|---|---|
| US6080598A (en) | 2000-06-27 |
| JPH09186396A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680917B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2914430B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JP2870486B2 (ja) | 半導体レーザ素子 | |
| JP3234799B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2822868B2 (ja) | 半導体レーザの製造方法 | |
| JP2947164B2 (ja) | 半導体レーザ素子 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JPH10209562A (ja) | 半導体レーザ素子の製造方法 | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP3239821B2 (ja) | 歪み半導体結晶の製造方法 | |
| JP3196831B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2001102355A (ja) | 半導体積層体の製造方法、半導体レーザ装置、およびその製造方法 | |
| JP3328933B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH07249827A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JPH10190139A (ja) | 半導体レーザ素子の製造方法 | |
| JP2736173B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2932709B2 (ja) | 半導体レーザ | |
| JPH09199784A (ja) | 半導体レーザ及びその製造方法 | |
| JPH06112586A (ja) | 半導体レーザ | |
| JPH10107363A (ja) | 半導体レーザ素子の製造方法 | |
| JPH09153657A (ja) | 半導体レーザの製造方法 | |
| JP2001044565A (ja) | 半導体レーザ素子、その製造方法及び光学部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990317 |
|
| LAPS | Cancellation because of no payment of annual fees |