JP3307600B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JP3307600B2 JP3307600B2 JP02044599A JP2044599A JP3307600B2 JP 3307600 B2 JP3307600 B2 JP 3307600B2 JP 02044599 A JP02044599 A JP 02044599A JP 2044599 A JP2044599 A JP 2044599A JP 3307600 B2 JP3307600 B2 JP 3307600B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- layer
- ridge
- aluminum
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
光記録機器の主構成要素になる半導体レーザに関し、特
に、素子の構造とその製造方法に関するものである。
て用いられる半導体レーザにおいて情報量やその適用分
野とが急速な増加に伴い大量に使われるようになり、よ
り高性能でかつ低価格であることが重要な要素の一つと
して要請されている。この目的のために、均一で高品質
な特性を持ちながら簡単な工程で作製できる素子の構造
が要求されている。
高めるため電流の流れを空間的に制限する電流狭窄層構
造を設けている。一般的に、このような電流狭窄層構造
は電流制限層を成長した後、電流経路部をエッチングす
ることで構成する。あるいは、電流制限層を選択的に成
長するなどの手法が採用されている。しかしながら、こ
のような手法では、数回の結晶成長工程あるいは複雑な
作製工程が必要となり、作製工程の簡素化に関し、十分
とは言えない。
部を選択的に酸化させることによって電流制限層を生成
し電流狭窄層構造を形成する方法が試みられている。
む層(AlInAs、AlAs、AlGaAsなど)の選択酸化に
より電流制限層を設ける半導体レーザは、平坦な基板上
に活性層とその近傍にAlを含む層を成長させた利得ガ
イド型レーザ、あるいは、それをメサ(逆メサ)状にエッ
チングさせたリッジ型レーザであり、横モードの制御が
容易である埋め込み(BH)型レーザ構造は開発されてい
なかった。さらに、一回の結晶成長工程ではBH型レー
ザ構造の作製が非常に困難であった。
Appl.Phys.75(1994)pp.2706に報告された第1の従来
例では、図1に示したようにAlを含む層を外部に露出
させ、その層を外部から選択酸化し、絶縁膜化させるこ
とが開示されている。
層構造が作製できるとしているので、簡便に作製できる
ことにおいて一応の効果を奏している。しかしながら、
この構造は利得ガイド型であるため、レーザの光を強く
閉じ込めることができない問題が発生する。
報において提案された第2の従来例、並びに特開平10-
223981号公報において提案された第3の従来例で
は、Alを含む層を内部に設け、結晶成長後、横方向か
ら選択的に酸化させることによって電流狭窄層構造を形
成させる。
よって制御する手法を用いるため厳密な工程管理を必要
とし、再現性と制御性が低いという問題点があった。さ
らに、この構造は横モードを安定化させる為にリッジ構
造が外側に出ている構造のみを採用している。この場
合、半導体と空気の屈折率の差でモードの制御をしなけ
ればならず困難が多い。
ンの制御のために反射鏡面近傍のリッジ幅を狭くしてい
るが、そのため、電極の形成に困難を伴い、また表面欠
陥による活性層の劣化などが起こりやすい。従って、理
論的に期待されるモード制御は現実には困難であり、信
頼性も低い。さらに、上記電流経路の幅の制御(困難で
ある)がうまくいかなければビームパタン自体の制御も
実際には困難となる。
ると、この構造で高速変調や高出力の特性を得ることは
非常に困難である。
前記従来例2の説明に用いられた参照例ではビームパタ
ンの制御に難ありとされていたが、実際には埋め込む材
料の組成、形状を工夫することで簡単に制御が可能であ
る。すなわち、埋め込みリッジ導波路型はリッジ構造に
比べ電流と光の狭窄が有利で低閾値電流密度が容易に達
成できる。
製した埋め込み型の半導体レーザを提供することと、高
い歩留まりの作製工程で低価格な半導体レーザを提供す
ることにある。
手段は、リッジ状の構造が形成されている半導体基板上
に、光が発生する活性層と、その活性層の上下にキャリ
アと光を活性層に閉じ込めるダブルへテロ構造を備え、
かつ、このダブルへテロ構造の近傍で、かつ上下方向の
少なくとも一方に、アルミニウム(Al)を含む結晶層が
設けられており、そのアルミニウムを含む層は基板のリ
ッジ構造によって、リッジの上面と下面の間で途切れて
おり、かつ前記アルミニウムを含む層の一部が酸化され
ている、半導体レーザ素子である。
導体基板上に、光が発生する活性層を形成する工程と、
その活性層の上下にキャリアと光を活性層に閉じ込める
ダブルへテロ構造を形成する工程と、このダブルへテロ
構造の近傍に、上下方向の少なくとも一方に、アルミニ
ウム(Al)を含む結晶層を設ける工程と、そのアルミニ
ウムを含む層の一部を酸化する工程とを有し、かつ、該
アルミニウムを含む結晶層を設ける工程において、その
アルミニウムを含む層は、リッジ上面と下面の間で途切
れるように形成されることを特徴とする半導体レーザの
製造方法である。
層の選択酸化により電流狭窄層構造が形成された構成に
なっている。リッジ状構造を持つ化合物半導体の基板上
にバッファ層、第1クラッド層、活性層、第2クラッド
層、Alを含む層、キャップ層を、順次成長する。その
後、高温高湿度雰囲気中でAlを含む層を横方向から、
リッジ上の活性層部分を除き、選択的に酸化させること
によって電流狭窄層構造が形成される。
構造によってAlを含む層が電流経路部で途切れ、酸化
されないようにして酸化工程の制御性、再現性を高くし
たことを特徴としている。この酸化されたAlを含む層
は、絶縁性を持ち電流の流れをを空間的に制限する役目
を果たす。
小さくなるため、発生した光を活性層に閉じ込める効果
を奏する。従って、発振閾値電流の低減という効果が得
られる。
ザ構造が一回の結晶成長工程で作製できることを特徴と
している。
いて説明する。本実施形態ではInP基板上に作製したIn
GaAsP系長波長レーザの場合について説明する。
の1.3mmの発振波長を持つ半導体レーザ構造の模式図
が示されている。図3(a)および(b)は、図2のA-A'
線、B-B'線にそれぞれ沿った断面図である。
を持つn型InP基板上にフォトリソグラフィ法で<011
>方向に沿ってフォトレジストのストライプが向かうよ
うにパターニングし、これをマスクとして逆メサ型のリ
ッジ状構造を化学エッチング法で形成する。
1.5μmとするのが好ましく、また、リッジのピッチは
50〜500μm、例えば300μmとするのが好まし
い。
金属気状蒸着法(MOVPE)を用いn型バッファ層、n型
InGaAsPの第1クラッド層、多重量子井戸構造の活性
層、p型InGaAsPの第2クラッド層、p型InAlAsのA
lを含む層、p型InPのキャップ層の順に順次成長する。
しくは600〜700℃、例えば650℃であり、圧力
は76〜760mTorrの範囲でできるだけ低くするの
が好ましい。
されるが、リッジの側面である{111}B面上にはほぼ成
長せず、図3(a)のように、リッジ上部のダブルヘテロ
多層膜とInAlAs層がリッジ下部左右の部分と途切れた
埋め込み形状に形成される。
クラッド層が好ましくは0.1〜1.0μm、例えば1.5μ
mであり、p型InGaAsPの第2クラッド層が好ましく
は0.05〜1.0μm、例えば0.1μmであり、p型InA
lAsのAlを含む層が好ましくは10〜150nm、例え
ば100nm、p型InPのキャップ層が好ましくは0.5
〜2.5μm、例えば2μmである。
ラッド層では、好ましくは0.5〜2.0×1018cm-3、
例えば1×1018cm-3であり、p型InGaAsPの第2クラ
ッド層では、好ましくは3.0〜20.0×1017cm-3、
例えば7×1017cm-3であり、p型InPのキャップ層で
は、好ましくは0.5〜2.0×1018cm-3、例えば1×1
018cm-3である。
ば発光波長1.3μmの場合、7層のInGaAsP井戸層
と、InGaAsP障壁層からなり、前記井戸層は波長組成
1.4μm、厚さ5nm、圧縮歪1%であり、前記障壁層は
波長組成1.1μm、厚さ10nmである。
格子接合するため組成はIn0.52Al0. 48Asが好ましい。
iO2薄膜を蒸着し、高温高湿度雰囲気中、代表的には水
蒸気を含むN2雰囲気中でInAlAs層をリッジ上部を除
き横方向から選択的に酸化させる。このときの温度は好
ましくは400〜600℃、例えば500℃であり、酸
化処理時間は好ましくは30〜300分間、例えば12
0分間である。
型電極をそれぞれ形成することで図2の埋め込み型レー
ザが完成する。
ない為、選択酸化の制御性及び再現性が格段に向上され
ことが分かる。さらに、活性層部分が埋め込み型となっ
ているので、横モードの高い制御性、高速変調、高出力
などの効果が得られる。
をバッファ層、InAlAs層、InGaAsPの第1クラッド
層、多重量子井戸構造の活性層、InGaAsPの第2クラ
ッド層、InPのキャップ層の順に成長しても同一な効果
が得られる。また、高温高湿度雰囲気中の酸化工程の替
わりに過酸化水素水に浸漬することによってAlを含む
層を酸化させても同様の効果が得られる。
(100)面方位を持つInP基板上にフォトリソグラフィ
法で<0 -1 1>方向に沿ってフォトレジストのスト
ライプが向かうようにパターニングし、これをマスクと
してメサ型のリッジ状構造を化学エッチング法で形成す
る。その上に、第1の実施形態と同様に多層薄膜と電極
を形成させ、図5のようなレーザが完成する。
面であり、この面上では(100)面上に比べ結晶の成長
速度が非常に遅くなる。従って、リッジの斜面では極端
に薄い薄膜しか成長せず、第1の実施形態と同様の効果
が得られる。
い台形のものを適用したが、リッジの上面が比較的狭い
リッジ形状についても適用することができる。その構成
を図6に示す。図6はリッジに垂直な方向の断面図を示
す。
ド層および第2クラッド層の厚みをInAlAs層を成長す
る前にリッジ形状が三角形になるように設定すると、リ
ッジの上面では第2クラッド層を成長した後(100)面
がなくなり{111}B面のみとなるため、InAlAs層が成
長しない。
されないInAlAs層によって生じるキャリアの電気的障
壁がなくなる効果が得られる。従って、本発明の目的が
達成されることは勿論、より低閾値電流密度を持つ素子
が作製できる相乗的な効果を奏する。本構成は第1の実
施形態のような逆メサ型リッジに適用してもよい。
1回の結晶成長でBH構造が作製でき、作製工程の簡略
化による生産コストの削減がが提供される。さらに、A
lを含む層がリッジによて途切れるため(酸化ストップの
効果)、選択酸化工程の歩留まりが大きくなり、高い再
現性が簡便に達成できる。
GaAs層等の酸化膜は屈折率が小さくなり、また、絶縁
性であるため、光とキャリアの閉じ込めが同時にでき、
低閾値、高効率の特性が容易に得られる。
示す模式図
示す断面図
用いる基板の模式図
を示す断面図
の構造を示す断面図
Claims (8)
- 【請求項1】 リッジ状の構造が形成されている半導体
基板上に、光が発生する活性層と、その活性層の上下に
キャリアと光を活性層に閉じ込めるダブルへテロ構造を
備え、かつ、このダブルへテロ構造の近傍で、かつ上下
方向の少なくとも一方に、アルミニウム(Al)を含む結
晶層が設けられており、そのアルミニウムを含む層は基
板のリッジ構造によって、リッジの上面と下面の間で途
切れており、かつ前記アルミニウムを含む層の一部が酸
化されている半導体レーザ素子。 - 【請求項2】 前記のリッジ構造がメサ型あるいは逆メ
サ型である請求項1に記載の半導体レーザ素子。 - 【請求項3】 前記半導体レーザの構造が埋め込み型と
なっている、請求項1または2に記載の半導体レーザ素
子。 - 【請求項4】 前記半導体レーザのダブルへテロ構造が
多重量子井戸構造である、請求項1ないし3のいずれか
1項に記載の半導体レーザ素子。 - 【請求項5】 リッジ状の構造が形成されている半導体
基板上に、光が発生する活性層を形成する工程と、その
活性層の上下にキャリアと光を活性層に閉じ込めるダブ
ルへテロ構造を形成する工程と、このダブルへテロ構造
の近傍に、上下方向の少なくとも一方に、アルミニウム
(Al)を含む結晶層を設ける工程と、そのアルミニウム
を含む層の一部を酸化する工程とを有し、かつ、 該アルミニウムを含む結晶層を設ける工程において、そ
のアルミニウムを含む層は、リッジ上面と下面の間で途
切れるように形成されることを特徴とする半導体レーザ
の製造方法。 - 【請求項6】 前記酸化の工程が、酸素あるいは水蒸気
を含む気体の雰囲気中で加熱することである、請求項5
に記載の半導体レーザの製造方法。 - 【請求項7】 前記酸化の工程が、アルミニウムを酸化
できる溶液によって前記のアルミニウムを含む層を酸化
させる工程である、請求項6に記載の半導体レーザの製
造方法。 - 【請求項8】 前記半導体レーザの製造方法において、
結晶成長工程が連続した1回の工程のみで完了する、請
求項5に記載の半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02044599A JP3307600B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02044599A JP3307600B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体レーザ素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000223777A JP2000223777A (ja) | 2000-08-11 |
JP3307600B2 true JP3307600B2 (ja) | 2002-07-24 |
Family
ID=12027264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02044599A Expired - Fee Related JP3307600B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3307600B2 (ja) |
-
1999
- 1999-01-28 JP JP02044599A patent/JP3307600B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
IEEE Photonics Technology Letters,11[7],p.773−775 |
Lasers and Electro−Optics Society 2000 13th Annual Meeting,1,129−130 |
Also Published As
Publication number | Publication date |
---|---|
JP2000223777A (ja) | 2000-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
JP4295776B2 (ja) | 半導体レーザ装置及びその製造方法 | |
US6430203B1 (en) | Semiconductor laser device with non-oxidized facet regions | |
JP3672062B2 (ja) | 半導体レーザ,及びその製造方法 | |
JP2783947B2 (ja) | 半導体レーザ | |
JP4027639B2 (ja) | 半導体発光装置 | |
JP2950028B2 (ja) | 光半導体素子の製造方法 | |
JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
JP3307600B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JPH10242577A (ja) | 半導体レーザおよびその製造方法 | |
JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP2004228340A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2000340887A (ja) | 半導体レーザおよびその製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP2004221384A (ja) | 半導体発光素子およびその製造方法 | |
JP2000208872A (ja) | 半導体素子及びその製造方法 | |
JPH06283801A (ja) | 半導体レーザ | |
JPH09214058A (ja) | 半導体レーザ素子 | |
JP3205589B2 (ja) | 半導体薄膜の成長方法 | |
JPH0671122B2 (ja) | 半導体レーザ素子 | |
JP3258990B2 (ja) | 半導体レーザ装置及び結晶成長方法 | |
JP2946781B2 (ja) | 半導体レーザ | |
JP3040262B2 (ja) | 半導体レーザ装置 | |
JPH0125238B2 (ja) | ||
JP3038186B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |