JP2004221384A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2004221384A
JP2004221384A JP2003008011A JP2003008011A JP2004221384A JP 2004221384 A JP2004221384 A JP 2004221384A JP 2003008011 A JP2003008011 A JP 2003008011A JP 2003008011 A JP2003008011 A JP 2003008011A JP 2004221384 A JP2004221384 A JP 2004221384A
Authority
JP
Japan
Prior art keywords
current
layer
light emitting
region
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003008011A
Other languages
English (en)
Other versions
JP4378955B2 (ja
Inventor
Koji Tamamura
好司 玉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003008011A priority Critical patent/JP4378955B2/ja
Publication of JP2004221384A publication Critical patent/JP2004221384A/ja
Application granted granted Critical
Publication of JP4378955B2 publication Critical patent/JP4378955B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】比較的簡単な工程で横モードの乱れを低減し、NFPのトップハット形状を改善することのできる半導体発光素子およびその製造方法を提供する。
【解決手段】基板11にn型半導体層,活性層15およびp型半導体層が積層され、p型半導体層の上にはp側電極21が設けられている。p型半導体層には活性層15の発光領域15Aに対応して電流狭窄部19が設けられており、この電流狭窄部19の脇には、p型半導体層より高キャリア濃度の電流ガイド領域19Aが形成されている。p側電極21から供給された駆動電流は、低抵抗の電流ガイド領域19Aに沿ってp側電極21直下の発光領域15Aへと導かれる。これにより、発光領域15Aの端部における光出力分布の乱れが低減され、NFPのトップハット形状が改善され、横モード特性が向上する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、所謂ブロードエリア型の半導体レーザなどの半導体発光素子およびその製造方法に関する。
【0002】
【従来の技術】
半導体レーザ(laser diode ;LD)の応用の拡大を目指す上で、素子の高出力化は主要な課題の一つである。光ディスク装置、レーザビームプリンタあるいは複写機などの情報端末器用途のほか、医療用,宇宙通信用,または加工用など様々な分野において高出力半導体レーザが要望されている。
【0003】
一般に、高出力化を図る最も容易な方法は、ブロードエリア化つまり発光領域の幅を広げることである。このような発光領域の幅を広げたいわゆるブロードエリア型半導体レーザは、一般的なナローストライプ型のストライプ幅が数μmであるのに対し、数10μmないし数100μmのストライプ幅を有している。
【0004】
しかしながら、このようなブロードエリア化によって、(1)横モードの不安定化、(2)素子寿命の低下、(3)光学損傷(Catastrophic Optical Damage ;COD)の発生、(4)熱的飽和の発生など、好ましくない問題も多々生じる。
【0005】
これらの問題は、いずれもブロードエリア化によって生ずる光子密度の増加および注入キャリアの増加が原因となっている。このことを、例えば(1)横モードの不安定化について説明すると、まず、光子密度の増加は、空間的ホールバーニング現象、すなわち誘導放出によってキャリアが消費され、光強度の最大箇所のキャリア密度が周囲よりも小さくなる現象を引き起こすため、横モードの不安定が生じる。また、注入キャリアの増加は、プラズマ効果により屈折率の低下をもたらすので、横モードが不安定化する。
【0006】
上記の問題に対処するため、従来では、例えば、導波路幅をキャリア拡散長の2μm〜3μm以下にして利得を均一化する、あるいは、光スポット径を大きくして光子密度を減らすなどの対策が講じられている。光スポット径の拡大の具体的な方法としては、活性層を薄くしてクラッド層への光しみ出しを増やしたり、活性層の上下に光導波層を設けることなどが可能である。また、注入キャリアの増加に起因するプラズマ効果に対しては、プラズマ効果を十分に克服可能な屈折率導波構造が取り入れられるようになっている。
【0007】
なお、従来では、ブロードエリア型半導体レーザにおいて熱的飽和を緩和するため、電流通路の中央部に電流通路と平行にストライプ状の絶縁層を設けた例(例えば、特許文献1参照。)、あるいは、電極とキャップ層との間の、電流通路の中央部分における接触抵抗を他の部分よりも大きくした例(例えば、特許文献2参照。)などが報告されている。
【0008】
【特許文献1】
特開平4−88689号公報
【特許文献2】
特開平4−137784号公報
【0009】
【発明が解決しようとする課題】
しかしながら、根本的に、ブロードエリア型半導体レーザは一般的なナローストライプ型のものよりも自由度があるだけに、ブロードエリア内の光出力分布の均一性すなわちNFP(Near Field Pattern;近視野像)のトップハット形状、つまりきれいな矩形強度分布が得られにくく、使用しづらいという問題を有している。このような問題は、通常の光ディスク装置などに用いられているストライプ幅2μmないし3μmのナローストライプ型では生じないが、ストライプ幅を広げていくと5μmでNFPの乱れの兆候が現れ始め、10μm以上ではNFPの乱れはもはや明らかとなる。なお、ナローストライプ型とブロードエリア型とのストライプ幅の境界は、約10μmである。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、比較的簡単な工程で横モードの乱れを低減し、NFPのトップハット形状を改善することのできる半導体発光素子およびその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明による半導体発光素子は、基板上に活性層を含む積層構造を有するものであって、活性層に向けて駆動電流を供給する電極と、積層構造中に設けられると共に、電極から供給される駆動電流を活性層中の電極直下の発光領域へ導く電流ガイド領域とを備えたものである。
【0012】
本発明による半導体発光素子の製造方法は、基板の上に活性層を含む積層構造を形成する工程と、積層構造の前記基板と反対側の表面に電流狭窄部を形成する工程と、電流狭窄部の脇の前記積層構造中に、駆動電流を前記活性層中の電極直下の発光領域へ導く電流ガイド領域を形成する工程と、電流狭窄部の上に、駆動電流を活性層に向けて供給するための電極を形成する工程とを含むものである。
【0013】
本発明による半導体発光素子では、駆動電流は電極から活性層中の電極直下の領域(発光領域)へ供給されるが、電極直下から外方に拡散しようとする駆動電流の一部も電流ガイド領域によって発光領域へ導かれ、駆動電流の拡散が抑制される。
【0014】
本発明による半導体発光素子の製造方法では、基板の上に活性層を含む積層構造が形成され、この積層構造の基板と反対側の表面に電流狭窄部が形成される。
続いて、電流狭窄部の脇の半導体層中に、拡散しようとする一部の駆動電流を電極直下の発光領域へ導くための電流ガイド領域が形成される。そののち、電流狭窄部の上に、駆動電流を活性層に向けて供給するための電極が形成される。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0016】
図1は本発明の一実施の形態に係る半導体レーザの断面構成を表すものである。この半導体レーザは、基板11の表面に、半導体層であるバッファ層12,n型クラッド層13,n型光ガイド層14,活性層15,p型光ガイド層16,p型クラッド層17およびp側キャップ層18がこの順に積層された積層構造10を有している。このうち、バッファ層12,n型クラッド層13およびn型光ガイド層14はn型半導体層であり、p型光ガイド層16,p型クラッド層17およびキャップ層18はp型半導体層である。
【0017】
基板11は、例えば、積層方向における厚さ(以下、単に厚さという)が10nmまで薄膜化され、シリコン(Si)などのn型不純物を添加したn型GaAsにより構成されている。バッファ層12は、例えば、厚さが0.5μmであり、シリコンなどのn型不純物を添加したn型GaAsにより構成されている。n型クラッド層13は、例えば、厚さが1.5μmであり、シリコンなどのn型不純物を添加したn型AlGa1−x As混晶(0<x<1)により構成されている。n型光ガイド層14は、例えば、厚さが40nmであり、シリコンなどのn型不純物を添加したn型AlGa1−y As混晶(0<y<1)により構成されている。
【0018】
活性層15は、例えば、厚さが12nmであり、不純物を添加しないundoped−AlGa1−z As混晶(0<z<1)により構成されている。この活性層15は、後述する電極から駆動電流が供給されると電極直下の領域(発光領域)15Aにおいて発光が生じ、発光領域として機能する。
【0019】
p型光ガイド層16は、例えば、厚さが40nmであり、亜鉛(Zn)などのp型不純物を添加したp型AlGa1−y As混晶(0<y<1)により構成されている。p型クラッド層17は、例えば、厚さが1μmであり、亜鉛(Zn)などのp型不純物を添加したp型AlGa1−x As混晶(0<x<1)により構成されている。キャップ層18は、例えば、厚さが0.5μmであり、亜鉛などのp型不純物を添加したp型GaAsにより構成されている。
【0020】
このうちp型クラッド層17の少なくとも一部およびキャップ層18は、細い帯状(図1においては紙面に対して垂直な方向に延長された帯状)となっており電流狭窄部19を構成している。この電流狭窄部19は、活性層15の発光領域15Aを制限するためのものである。電流狭窄部19の両側には、例えば二酸化ケイ素(SiO)などよりなる保護層20が形成されている。
【0021】
キャップ層18の上にはp側電極21が設けられている。このp側電極21は、例えば、チタン(Ti)層,白金(Pt)層および金(Au)層をキャップ層18の側から順に積層し、熱処理により合金化した構造を有しており、p型半導体層と電気的に接続されている。一方、基板11の裏面側にはn側電極22が形成されている。このn側電極22は、例えば、金とゲルマニウム(Ge)との合金層,ニッケル(Ni)層および金(Au)層とを基板11の側から順に積層し、熱処理により合金化した構造を有しており、基板11を介してn型半導体層と電気的に接続されている。
【0022】
本実施の形態では、電流狭窄部19の脇には電流ガイド領域19Aが形成されており、この電流ガイド領域19Aによりp側電極21から供給される駆動電流のうち外部(発光領域15A以外の領域)へ拡散しようとする成分(無効電流)を発光領域15Aへと導くようになっている。このガイド領域19Aは、例えば、電流狭窄部19の両脇のp型クラッド層17中に電流狭窄部19と同一方向に延長するように形成されている。この電流ガイド領域19Aは、例えば、p型クラッド層17のキャリア濃度を部分的に制御することにより形成され、例えば電流狭窄部19の脇のp型クラッド層17中に亜鉛などのp型不純物を更に拡散させてそのキャリア濃度を周囲の領域よりも高く、すなわち低抵抗領域としたものである。これにより、活性層15の発光領域15A以外の領域に流れ、発光に寄与しない無効電流を低減し、活性層15で発生する光の横モードが制御される。
ただし、電流ガイド領域19Aのキャリア濃度は、極端に高すぎるのも好ましくないので、p型クラッド層17の通常のキャリア濃度よりも高くキャップ層18のキャリア濃度よりも低くなるように、例えば高々5×1018atoms/cm程度とすることが望ましい。
【0023】
なお、電流ガイド領域19Aは、図1に示したようにp型クラッド層17中にのみ設けられている必要はない。例えば、キャップ層18の一部またはp型光ガイド層16の一部に若干広がっていてもよい。すなわち、電流狭窄部19の脇との関係において設けられていればよい。
【0024】
この半導体レーザは、p型クラッド層17の延長方向において対向する一対の側面が共振器端面となっており、この一対の共振器端面には一対の反射鏡膜(図示せず)がそれぞれ形成されている。一方の反射鏡膜は、例えば酸化アルミニウム(Al)により構成され、低反射率となるように調整されている。これに対して他方の反射鏡膜は、例えば酸化アルミニウム層と非晶質ケイ素(アモルファスシリコン)層とを交互に積層して構成されており、高反射率となるように調整されている。これにより、活性層15において発生した光は一対の反射鏡膜の間を往復して増幅され、低反射率側の反射鏡膜からレーザビームとして射出される。
【0025】
このような構成を有する半導体レーザは、次のようにして製造することができる。
【0026】
図2および図3はこの半導体レーザの製造方法を工程順に表すものである。まず、図2(A)に示したように、例えば、n型GaAsよりなる基板11の一面に、MOCVD(Metalorganic Chemical Vapor Deposition;有機金属化学気相成長)法により、例えば800℃程度の成長温度で、n型GaAsよりなるバッファ層12,n型AlGa1−x As混晶(0<x<1)よりなるn型クラッド層13,n型AlGa1−y As混晶(0<y<1)よりなるn型光ガイド層14,undoped−AlGa1−z As混晶(0<z<1)よりなる活性層15,p型AlGa1−y As混晶(0<y<1)よりなるp型光ガイド層16,p型AlGa1−x As混晶(0<x<1)よりなるp型クラッド層17,p型GaAs混晶よりなるキャップ層18を順次エピタキシャル成長により成長させる。これにより、積層構造10が形成される。
【0027】
次いで、図2(B)に示したように、例えば、キャップ層18の上に、通常のレジスト塗布工程により図示しないレジスト膜を形成し、通常のリソグラフィ技術により露光工程,現像工程およびベーキング工程を行い、図示しないマスク層を形成する。次いで、例えばウェットエッチングによりキャップ層18およびp型クラッド層17を選択的に除去する。これにより、活性層15の発光領域15Aに対応して、キャップ層18、およびp型クラッド層17の一部を細い帯状とし、電流狭窄部19を形成する。そののち、図示しないマスク層を除去する。
【0028】
続いて、図3(A)に示したように、例えばCVD法により、p型クラッド層17および電流狭窄部19の上に、二酸化ケイ素または窒化ケイ素(SiN)よりなる拡散マスク層23を形成する。そののち、電流狭窄部19の脇に電流ガイド領域19Aを形成するための開口部23Aを設ける。この開口部23Aは、拡散マスク層23を形成する際に電流狭窄部19の脇に二酸化ケイ素または窒化ケイ素が堆積しにくいことから自然に形成される隙間を利用してもよく、あるいは拡散マスク層23をエッチングにより選択的に除去して形成してもよい。いずれにしても、電流狭窄部19の脇にたとえ薄くても拡散マスク層23が形成されていた場合には、エッチングにより開口部23Aを形成することが必要である。
【0029】
拡散マスク層23に開口部23Aを形成したのち、図3(B)に示したように、例えば、拡散装置などにより、電流狭窄部19の脇のp型クラッド層17中に亜鉛などのp型不純物を拡散する。このとき、不純物は開口部23Aからp型半導体層に進入すること、拡散は斜め方向に生じやすいこと、およびGaAsとAlGaAs混晶とではAlGaAs混晶の方が拡散が進みやすいことから、電流狭窄部19の脇のAlGaAs混晶よりなるp型クラッド層17中に電流ガイド領域19Aが形成される。
【0030】
電流ガイド領域19Aを形成したのち、例えば、図1に示したように、蒸着またはCVD法により、電流狭窄部19の側面およびp型クラッド層17の上面に二酸化ケイ素よりなる保護層20を形成する。このとき、保護層20は、拡散マスク層23の上に形成してもよく、あるいは、拡散マスク層23を除去したのちに形成してもよい。そののち、基板11の裏面側をラッピングして基板11の厚さを10nmまで薄膜化し、その面に金とゲルマニウムとの合金層,ニッケル層および金層を順次蒸着したのち、熱処理を行うことによりn側電極22を形成する。また、キャップ層21の上の拡散マスク層23を除去したのち、例えばチタン層,白金層および金層を順次蒸着し、さらに熱処理を行うことによりp側電極21を形成する。
【0031】
n側電極22およびp側電極21を形成したのち、基板11を所定の大きさに整え、電流狭窄部19の延長方向において対向する一対の共振器端面に図示しない反射鏡膜を形成する。これにより、図1に示した半導体レーザが形成される。
【0032】
本実施の形態の半導体レーザでは、n側電極22とp側電極21との間に所定の電圧が印加されると、p側電極21から供給される駆動電流は電流狭窄部19により電流狭窄されたのち活性層15に注入される。これにより発光領域15Aにおいて電子−正孔再結合により発光が起こる。この光は、図示しない一対の反射鏡膜により反射され、その間を往復してレーザ発振を生じ、レーザビームとして外部に射出される。
【0033】
ここで、前述のようにp側電極21から供給される駆動電流は一部が外方へ拡散しようとするが、電流狭窄部19の脇に電流ガイド領域19Aが形成されていることから、図4(A)に示したように周囲の領域よりも高濃度で低抵抗領域である電流ガイド領域19Aに沿って活性層15のp側電極21直下の発光領域15Aへ導かれる。よって、発光領域15Aの端部における出力の乱れが低減され、ブロードエリア内の出力分布の均一性すなわちNFPのトップハット形状が改善され、横モード特性が向上する。また、従来構造では無効電流31となっていた電流が、電流ガイド領域19Aに沿って、本来の、すなわちp側電極21の直下の発光領域15Aの近傍の領域15Bに供給され、この領域15Bも発光領域として機能するため、結果として発光領域15Aが拡大される。
【0034】
これに対して、図4(B)に示したように電流ガイド領域を設けない従来の構造では、p側電極121から供給された駆動電流130は、p型クラッド層117内で外側へ広がってしまい、p側電極121直下の発光領域115Aから逸れて発光に寄与しない無効電流131が生じる。なお、図4(B)では、図4(A)の対応する構成要素の符号に100を加えた符号を付している。
【0035】
このように、本実施の形態では、一般にキャリア濃度の高い領域は低い領域と比較して抵抗が小さく駆動電流が流れやすいことを利用して、p型クラッド層17のキャリア濃度を部分的に制御することにより電流ガイド領域19Aを形成し、この電流ガイド領域19Aによって無効電流を内側に向けて有効化させるものであり、無効電流を低減させることができる。これにより、この半導体レーザでは、発光領域15Aの端部における光出力分布の乱れを低減し、ブロードエリア内の出力分布の均一性すなわちNFPのトップハット形状を改善し、横モード特性を向上させることが可能になる。
【0036】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、電流ガイド領域19Aの位置または形状は、上記実施の形態で図示した例に限られず、電流狭窄部19の側面の傾斜角度の大小によって不純物の拡散状況が異なることを利用して容易に制御することができる。例えば電流狭窄部19の側面の傾斜角度を大きくすると、開口部23Aから進入した不純物は斜めに拡散しやすいことから、図5(A)に示したように、電流ガイド領域19Aはより内側寄りに形成される。このような電流狭窄部19の側面の傾斜角度の制御は、エッチング工程において容易に行うことが可能である。
【0037】
また、電流ガイド領域19Aの大きさは、上記実施の形態で図示した例に限られず、不純物拡散の際のキャリア濃度の大小によって容易に制御することができる。例えば、不純物の流量を小さくすると、図6に示したように、電流ガイド領域19Bは小さくなる。このような不純物の流量の制御は、拡散装置の例えば流量制御計(マスフローコントローラ)により極めて容易に制御することが可能である。
【0038】
更に、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、上記実施の形態においては、n型不純物としてシリコンを用いたが、セレン(Se)など他のn型不純物を用いてもよい。
【0039】
加えて、上記実施の形態では、電流狭窄部19が形成されている場合について説明したが、必ずしも電流狭窄部19を有している必要はない。この場合には、p側電極21の両脇に電流ガイド領域19Aを形成することにより、上記実施の形態と同様の効果を得ることができる。
【0040】
更にまた、上記実施の形態では、p側電極21から供給される駆動電流を電流ガイド領域19によって発光領域に導く場合について説明したが、電流ガイド領域19は、n側電極22の側に形成してもよい。
【0041】
加えてまた、上記実施の形態では、半導体レーザの構成について具体的に例を挙げて説明したが、本発明は、他の構造を有する半導体レーザについても同様に適用することができる。
【0042】
更にまた、上記実施の形態では、半導体レーザを構成する材料について具体的に例を挙げて説明したが、本発明は、上記実施の形態で説明したGaAs系素子以外にも、AlGaInP系あるいはInP系などの他のIII−V族化合物半導体,窒化物系III−V族化合物半導体あるいはII−VI族化合物半導体などの他の半導体材料を用いる場合についても広く適用することができる。
【0043】
加えてまた、上記実施の形態では、MOCVD法により半導体層を成長させる場合について説明したが、分子線エピタキシー(Molecular Beam Epitaxy;MBE)法などの他の方法により成長させるようにしてもよい。
【0044】
更にまた、上記実施の形態では、半導体レーザについて具体的に説明したが、本発明は、発光ダイオード(light emitting diode;LED)などの他の半導体発光素子についても適用することができる。
【0045】
【発明の効果】
以上説明したように本発明の半導体発光素子、または本発明の半導体発光素子の製造方法によれば、積層構造内に電流ガイド領域を設け、拡散しようとする駆動電流の一部を電極直下の発光領域へ導くようにしたので、発光領域端部における光出力分布の乱れを低減し、ブロードエリア内の出力分布の均一性すなわちNFPのトップハット形状を改善し、横モード特性を向上させることができる。
【0046】
特に、半導体層のキャリア濃度を部分的に制御することにより電流ガイド領域を形成することによって、発光に寄与しない無効電流を内側に向けて有効化させることができ、無効電流そのものの低減が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体レーザの構成を表す断面図である。
【図2】図1に示した半導体レーザの製造工程を表す断面図である。
【図3】図2に続く製造工程を表す断面図である。
【図4】図4(A)は図1に示した半導体レーザの作用を説明するため一部を模式的に表す断面図であり、図4(B)は従来の半導体レーザの作用を説明するため一部を模式的に表す断面図である。
【図5】図1に示した半導体レーザの変形例を表す一部断面図である。
【図6】図1に示した半導体レーザの他の変形例を表す一部断面図である。
【符号の説明】
11…基板、12…バッファ層、13…n型クラッド層、14,114…n型光ガイド層、15,115…活性層、15A,115A…発光領域、16,116…p型光ガイド層、17,117…p型クラッド層、18,118…キャップ層、19,119…電流狭窄部、19A…電流ガイド領域、20…保護層、21,121…p側電極、22…n側電極、23…拡散マスク層、23A…開口部、30,130…駆動電流、31,131…無効電流

Claims (6)

  1. 基板上に活性層を含む積層構造を有する半導体発光素子であって、
    前記活性層に向けて駆動電流を供給する電極と、
    前記積層構造中に設けられると共に、前記電極から供給される駆動電流を前記活性層中の電極直下の発光領域へ導く電流ガイド領域とを備えたことを特徴とする半導体発光素子。
  2. 前記積層構造は、前記基板と反対側の表面に電流狭窄部を有し、
    前記電流ガイド領域は、前記電流狭窄部の脇に設けられていることを特徴とする請求項1記載の半導体発光素子。
  3. 前記電流ガイド領域は、半導体層のキャリア濃度を制御することにより形成されていることを特徴とする請求項1記載の半導体発光素子。
  4. 基板の上に活性層を含む積層構造を形成する工程と、
    前記積層構造の前記基板と反対側の表面に電流狭窄部を形成する工程と、
    前記電流狭窄部の脇の前記積層構造中に、駆動電流を前記活性層中の電極直下の発光領域へ導く電流ガイド領域を形成する工程と、
    前記電流狭窄部の上に、駆動電流を前記活性層に向けて供給するための電極を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。
  5. 前記電流ガイド領域を、半導体層のキャリア濃度を制御することにより形成することを特徴とする請求項4記載の半導体発光素子の製造方法。
  6. 前記電流ガイド領域を形成する工程は、
    前記積層構造および前記電流狭窄部の上に、前記電流狭窄部の脇に開口部を有する拡散マスク層を形成する工程と、
    前記開口部から前記積層構造中に不純物を拡散することにより前記電流ガイド領域を形成する工程とを含むことを特徴とする請求項4記載の半導体発光素子の製造方法。
JP2003008011A 2003-01-16 2003-01-16 ブロードエリア型半導体レーザおよびその製造方法 Expired - Lifetime JP4378955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003008011A JP4378955B2 (ja) 2003-01-16 2003-01-16 ブロードエリア型半導体レーザおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003008011A JP4378955B2 (ja) 2003-01-16 2003-01-16 ブロードエリア型半導体レーザおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004221384A true JP2004221384A (ja) 2004-08-05
JP4378955B2 JP4378955B2 (ja) 2009-12-09

Family

ID=32897939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003008011A Expired - Lifetime JP4378955B2 (ja) 2003-01-16 2003-01-16 ブロードエリア型半導体レーザおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4378955B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294745A (ja) * 2005-04-07 2006-10-26 Sony Corp 半導体レーザ素子
US7612953B2 (en) 2007-10-05 2009-11-03 Sony Corporation Optical element module and image pickup device
US7965749B2 (en) 2007-10-03 2011-06-21 Sony Corporation Laser diode and method of manufacturing the same
CN102222744A (zh) * 2010-04-15 2011-10-19 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294745A (ja) * 2005-04-07 2006-10-26 Sony Corp 半導体レーザ素子
JP4656398B2 (ja) * 2005-04-07 2011-03-23 ソニー株式会社 ブロードエリア型半導体レーザ素子
US7965749B2 (en) 2007-10-03 2011-06-21 Sony Corporation Laser diode and method of manufacturing the same
US8179941B2 (en) 2007-10-03 2012-05-15 Sony Corporation Laser diode and method of manufacturing the same
US8520712B2 (en) 2007-10-03 2013-08-27 Sony Corporation Laser diode and method of manufacturing the same
US7612953B2 (en) 2007-10-05 2009-11-03 Sony Corporation Optical element module and image pickup device
CN102222744A (zh) * 2010-04-15 2011-10-19 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统

Also Published As

Publication number Publication date
JP4378955B2 (ja) 2009-12-09

Similar Documents

Publication Publication Date Title
JPWO2009078482A1 (ja) 半導体発光素子
JP3585817B2 (ja) レーザダイオードおよびその製造方法
JP5636773B2 (ja) 半導体レーザ
JP2002314203A (ja) 3族窒化物半導体レーザ及びその製造方法
JP2015226045A (ja) 半導体装置および半導体装置の製造方法
JPH04199589A (ja) 可視光面発光レーザ装置
JP3786054B2 (ja) 半導体光素子および半導体レーザ
JP4876428B2 (ja) 半導体発光素子
JP2006294745A (ja) 半導体レーザ素子
JPH11274642A (ja) 半導体発光素子及びその製造方法
JP4378955B2 (ja) ブロードエリア型半導体レーザおよびその製造方法
JP2001057459A (ja) 半導体レーザ
JP2006269988A (ja) 半導体レーザ
JP4395702B2 (ja) 屈折率導波型ブロードエリア半導体レーザおよびその駆動方法
JPH07240560A (ja) 半導体レーザ
JP2005216990A (ja) 窒化物半導体レーザ装置
JPH10256647A (ja) 半導体レーザ素子およびその製造方法
JP2002043692A (ja) 半導体レーザおよびその製造方法
JP6224514B2 (ja) 半導体装置
JP2000277856A (ja) 自励発振型半導体レーザ装置
JP2004048080A (ja) 半導体レーザの製造方法
JP2001057458A (ja) 半導体発光装置
JPH0513885A (ja) 可視光半導体レーザの製造方法
JP2001077466A (ja) 半導体レーザ
JP3307600B2 (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A977 Report on retrieval

Effective date: 20081022

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20081203

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090825

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3