JPH084180B2 - 半導体レ−ザ装置およびその製造方法 - Google Patents
半導体レ−ザ装置およびその製造方法Info
- Publication number
- JPH084180B2 JPH084180B2 JP18712087A JP18712087A JPH084180B2 JP H084180 B2 JPH084180 B2 JP H084180B2 JP 18712087 A JP18712087 A JP 18712087A JP 18712087 A JP18712087 A JP 18712087A JP H084180 B2 JPH084180 B2 JP H084180B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor laser
- laser device
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体レーザ装置およびその製造方法に関す
るものである。
るものである。
従来の技術 近年、電子機器，光学機器のコヒーレント光源として
半導体レーザに要求される重要な性能として、低電流動
作と基本横モード発振があげられる。これらの性能を実
現するためには、レーザ光が伝播する活性領域付近にレ
ーザ素子中を流れる電流を集中するようにその拡がりを
抑制し、かつ閉じ込める必要がある。このような構造を
内部につくりつけた半導体レーザは通常内部ストライプ
型レーザと呼ばれ、低電流動作および基本横モード発振
の安定性に優れている（例、今井哲二他編著「化合物半
導体デバイス（II）」第214〜215ページ）。
半導体レーザに要求される重要な性能として、低電流動
作と基本横モード発振があげられる。これらの性能を実
現するためには、レーザ光が伝播する活性領域付近にレ
ーザ素子中を流れる電流を集中するようにその拡がりを
抑制し、かつ閉じ込める必要がある。このような構造を
内部につくりつけた半導体レーザは通常内部ストライプ
型レーザと呼ばれ、低電流動作および基本横モード発振
の安定性に優れている（例、今井哲二他編著「化合物半
導体デバイス（II）」第214〜215ページ）。
以下図面を参照しながら、上述したような従来の内部
ストライプ型レーザについて説明する。
ストライプ型レーザについて説明する。
第５図はその構造の一例を示すものである。図におい
て、51はｎ型GaAs基板、52はｎ型GaAsバッファ層、53は
ｎ型AlGaAsクラッド層、54はAlGaAs活性層、55はｐ型Al
GaAsクラッド層、56はｎ型GaAs電流阻止層、57はｐ型Al
GaAsクラッド層、58はｐ型GaAsコンタクト層、59はｐ側
オーミック電極、60はｎ側オーミック電極である。
て、51はｎ型GaAs基板、52はｎ型GaAsバッファ層、53は
ｎ型AlGaAsクラッド層、54はAlGaAs活性層、55はｐ型Al
GaAsクラッド層、56はｎ型GaAs電流阻止層、57はｐ型Al
GaAsクラッド層、58はｐ型GaAsコンタクト層、59はｐ側
オーミック電極、60はｎ側オーミック電極である。
このような内部ストライプ型レーザは通常２回の結晶
成長工程で形成される。ここでは結晶成長工程に有機金
属気相エピタキシャル成長法（MOCVD法）を用いる。
成長工程で形成される。ここでは結晶成長工程に有機金
属気相エピタキシャル成長法（MOCVD法）を用いる。
１回目の結晶成長として、ｎ型GaAs基板51上に６型Ga
Asバッファ層52,n型AlGaAsクラッド層53,AlGaAs活性層5
4,p型AlGaAsクラッド層55,n型電流阻止層56を順次成長
させる。成長条件は、成長温度800℃、III族元素に対す
るＶ族元素の供給モル比（V/III比）は20、成長速度は
５μm/時である。次に成長したｎ型GaAs層56上に250μ
ｍピッチで幅５μｍのストライプを、フォトレジスト膜
でｎ型GaAs基板51の〈01〉方向に平行となるように入
れる。化学エッチング法により選択的にｎ型GaAs電流阻
止層56を内部ストライプ幅ｗだけ完全に除去し、ｐ型Al
GaAsクラッド層55を露出させる。さらにこの内部ストラ
イプを形成した面上にMOCVD法により、２回目の結晶成
長を行なう。すなわち、ｐ型AlGaAsクラッド層57,p型Ga
Asコンタクト層58を順次成長させる。そして、ｐ型GaAs
コンタクト層58とｎ型GaAs基板51にそれぞれ電極59,60
を形成する。
Asバッファ層52,n型AlGaAsクラッド層53,AlGaAs活性層5
4,p型AlGaAsクラッド層55,n型電流阻止層56を順次成長
させる。成長条件は、成長温度800℃、III族元素に対す
るＶ族元素の供給モル比（V/III比）は20、成長速度は
５μm/時である。次に成長したｎ型GaAs層56上に250μ
ｍピッチで幅５μｍのストライプを、フォトレジスト膜
でｎ型GaAs基板51の〈01〉方向に平行となるように入
れる。化学エッチング法により選択的にｎ型GaAs電流阻
止層56を内部ストライプ幅ｗだけ完全に除去し、ｐ型Al
GaAsクラッド層55を露出させる。さらにこの内部ストラ
イプを形成した面上にMOCVD法により、２回目の結晶成
長を行なう。すなわち、ｐ型AlGaAsクラッド層57,p型Ga
Asコンタクト層58を順次成長させる。そして、ｐ型GaAs
コンタクト層58とｎ型GaAs基板51にそれぞれ電極59,60
を形成する。
この半導体レーザ装置において、電極59,60間に、電
極59側が正，同60側が負の極性の電圧をかけると、ｎ型
GaAs電流阻止層56とｐ型AlGaAsクラッド層55との界面の
pn接合部分だけが、逆方向に、他は順方向に電圧印加さ
れることとなり、注入電流が幅ｗの内部ストライプの部
分からのみ流れ、その直下の活性層84に電流が集中する
ことになる。その結果、低電流動作、基本横モード発振
が実現される。
極59側が正，同60側が負の極性の電圧をかけると、ｎ型
GaAs電流阻止層56とｐ型AlGaAsクラッド層55との界面の
pn接合部分だけが、逆方向に、他は順方向に電圧印加さ
れることとなり、注入電流が幅ｗの内部ストライプの部
分からのみ流れ、その直下の活性層84に電流が集中する
ことになる。その結果、低電流動作、基本横モード発振
が実現される。
発明が解決しようとする問題点 しかしながら、このような内部ストライプ型半導体レ
ーザ装置では、その作製において２回以上の結晶成長工
程とさらに結晶成長の間でのエッチング工程が必要であ
り、作製プロセスが複雑である。また、内部ストライプ
構造作製のためのエッチング工程の後に、再成長界面で
あるAlGaAs層が大気に露出し、酸化されるなど、再成長
界面の酸化・汚染の影響を受けやすく、そのために電流
−光出力特性や動作電圧などにばらつきを生じやすい。
ーザ装置では、その作製において２回以上の結晶成長工
程とさらに結晶成長の間でのエッチング工程が必要であ
り、作製プロセスが複雑である。また、内部ストライプ
構造作製のためのエッチング工程の後に、再成長界面で
あるAlGaAs層が大気に露出し、酸化されるなど、再成長
界面の酸化・汚染の影響を受けやすく、そのために電流
−光出力特性や動作電圧などにばらつきを生じやすい。
本発明はこのような従来の半導体レーザ装置の欠点に
鑑み、１回の結晶成長工程で内部ストライプ型レーザを
作製可能な構造の半導体レーザ装置と、その製造方法を
提供するものである。
鑑み、１回の結晶成長工程で内部ストライプ型レーザを
作製可能な構造の半導体レーザ装置と、その製造方法を
提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の半導体レーザ
装置は、〈011〉方向にストライプ状の凸部を有する一
導電性の（100）基板上に、前記凸部上部で平坦な活性
層を含む二重ヘテロ構造を含む多層薄膜を構成し、前記
凸部上部の一部分を除いて、前記多層薄膜中で、前記基
板と同一導電型を示す層内に前記基板と反対導電型を有
する電流阻止層を構成したものである。
装置は、〈011〉方向にストライプ状の凸部を有する一
導電性の（100）基板上に、前記凸部上部で平坦な活性
層を含む二重ヘテロ構造を含む多層薄膜を構成し、前記
凸部上部の一部分を除いて、前記多層薄膜中で、前記基
板と同一導電型を示す層内に前記基板と反対導電型を有
する電流阻止層を構成したものである。
また、本発明の半導体レーザ装置の製造方法は、一導
電性の（100）基板上に〈011〉方向にストライプ状の凸
部を形成する第１の工程と、前記凸部上部で平坦な活性
層を含む二重ヘテロ構造を含む多層薄膜を構成し、前記
凸部上部の一部分を除いて、前記多層薄膜中で、前記基
板と同一導電型を示す層内に前記基板と反対導電型を有
する電流阻止層を構成する第二の工程とを有し、この第
二の工程を１回の結晶成長で行うものである。
電性の（100）基板上に〈011〉方向にストライプ状の凸
部を形成する第１の工程と、前記凸部上部で平坦な活性
層を含む二重ヘテロ構造を含む多層薄膜を構成し、前記
凸部上部の一部分を除いて、前記多層薄膜中で、前記基
板と同一導電型を示す層内に前記基板と反対導電型を有
する電流阻止層を構成する第二の工程とを有し、この第
二の工程を１回の結晶成長で行うものである。
作用 この構成により、基板のエッチング工程と１回の結晶
成長工程だけの簡単な製造プロセスで、良好な内部スト
ライプ構造の半導体レーザ装置が作製される。
成長工程だけの簡単な製造プロセスで、良好な内部スト
ライプ構造の半導体レーザ装置が作製される。
実施例 以下、本発明の実施例について、図面を用いて説明す
る。第１図は本発明の一実施例の半導体装置の断面図で
ある。図において、１はｐ型の（100）GaAs基板で、そ
の一方の主面側にはストライプ状の凸部２が形成されて
いる。凸部２の形成方向は〈011〉方向であり、その高
さは２μｍである。３は厚さ１μｍのｐ型GaAsバッファ
層、４は厚さ1.2μｍのｐ型AlGaAsクラッド層で、GaAs
基板１の前記主面上および凸部２の頂面上に積層形成さ
れている。凸部２の頂部上においては、バッファ層３お
よびクラッド層４は断面三角形状の領域を形成する。５
は厚さ１μｍの電流阻止層で、ｐ型AlGaAsクラッド層４
上に、その凸部２の頂面上の一部分を除いた他の部分を
覆うように形成されている。これはｎ型GaAsまたはAlGa
Asで構成するか、あるいは厚さ0.3μｍのｎ型GaAs層と
厚さ0.1μｍのAlGaAsバリア層とを順次交互に積層して
構成してもよい。６はｐ型AlGaAsクラッド層、７はAlGa
As活性層、８はｎ型AlGaAsクラッド層、９はｎ型GaAsコ
ンタクト層で、それぞれ平坦部の厚さが0.7μm,0.1μm,
1.2μm,1.0μｍとなるよう順次電流阻止層５上およびｐ
型AlGaAsクラッド層４の露出部分上に順次積層されてい
る。10,11はオーミック電極で、それぞれAuGeNi＼Au,Au
Zn＼Auからなり、ｎ型GaAsコンタクト層９およびｐ型Ga
As基板上にそれぞれオーミック接触している。
る。第１図は本発明の一実施例の半導体装置の断面図で
ある。図において、１はｐ型の（100）GaAs基板で、そ
の一方の主面側にはストライプ状の凸部２が形成されて
いる。凸部２の形成方向は〈011〉方向であり、その高
さは２μｍである。３は厚さ１μｍのｐ型GaAsバッファ
層、４は厚さ1.2μｍのｐ型AlGaAsクラッド層で、GaAs
基板１の前記主面上および凸部２の頂面上に積層形成さ
れている。凸部２の頂部上においては、バッファ層３お
よびクラッド層４は断面三角形状の領域を形成する。５
は厚さ１μｍの電流阻止層で、ｐ型AlGaAsクラッド層４
上に、その凸部２の頂面上の一部分を除いた他の部分を
覆うように形成されている。これはｎ型GaAsまたはAlGa
Asで構成するか、あるいは厚さ0.3μｍのｎ型GaAs層と
厚さ0.1μｍのAlGaAsバリア層とを順次交互に積層して
構成してもよい。６はｐ型AlGaAsクラッド層、７はAlGa
As活性層、８はｎ型AlGaAsクラッド層、９はｎ型GaAsコ
ンタクト層で、それぞれ平坦部の厚さが0.7μm,0.1μm,
1.2μm,1.0μｍとなるよう順次電流阻止層５上およびｐ
型AlGaAsクラッド層４の露出部分上に順次積層されてい
る。10,11はオーミック電極で、それぞれAuGeNi＼Au,Au
Zn＼Auからなり、ｎ型GaAsコンタクト層９およびｐ型Ga
As基板上にそれぞれオーミック接触している。
この半導体レーザ装置は、第２図に示す工程に従って
作製された。
作製された。
基板としてｐ型の（100）GaAs基板１を用い、H2SO4系
エッチャントにより表面をエッチした後、フォトレジス
ト膜をｐ型GaAs基板１の一方の主面上に塗布し、フォト
リソグラフィにより、第２図（ａ）に示すように、〈01
1〉方向にストライプ状に幅ｗのフォトレジスト膜12を
残す。次に、このフォトレジスト膜12を利用してｐ型Ga
As基板１をエッチし、第２図（ｂ）に示すように、高さ
ｈの凸部２をストライプ状に形成してから、フォトレジ
スト膜12を除去する。このとき、ｗ＝５μm,h＝２μｍ
とした。
エッチャントにより表面をエッチした後、フォトレジス
ト膜をｐ型GaAs基板１の一方の主面上に塗布し、フォト
リソグラフィにより、第２図（ａ）に示すように、〈01
1〉方向にストライプ状に幅ｗのフォトレジスト膜12を
残す。次に、このフォトレジスト膜12を利用してｐ型Ga
As基板１をエッチし、第２図（ｂ）に示すように、高さ
ｈの凸部２をストライプ状に形成してから、フォトレジ
スト膜12を除去する。このとき、ｗ＝５μm,h＝２μｍ
とした。
表面を清浄にした後、凸部２を有する基板１上に結晶
成長を行なう。有機金属気相エピタキシャル成長法によ
り、第２図（ｃ）に示すように、ｐ型GaAsバッファ層３
を厚さ1.0μｍに、さらにｐ型AlGaAsクラッド層４を平
坦部での厚さが1.2μｍとなるように順次成長させる。
このとき凸部２のリッジ上では、（100）面と約54゜の
角をなす（111）Ｂ面が側壁として成長し、断面三角形
状の領域をなすよう形成される。（111）Ｂ面は他の低
指数面に比較して成長速度が２桁以上遅いので、実質的
（111）Ｂ面上には成長がなされず、リッジ付近の平坦
部からの成長により埋まって行く。この三角形状の領域
をリッジ両側の平坦部での成長で埋め込む過程の途中
で、第２図（ｄ）に示すように電流阻止層５を成長させ
る。この電流阻止層５は、ｎ型の単一のGaAs層またはAl
GaAs層を1.0μｍの厚さに成長させることによって構成
してもよいし、厚さ0.3μｍのｎ型GaAs層と厚さ0.1μｍ
のAlGaAsバリア層とを順次交互に形成し積層して構成し
てもよい。
成長を行なう。有機金属気相エピタキシャル成長法によ
り、第２図（ｃ）に示すように、ｐ型GaAsバッファ層３
を厚さ1.0μｍに、さらにｐ型AlGaAsクラッド層４を平
坦部での厚さが1.2μｍとなるように順次成長させる。
このとき凸部２のリッジ上では、（100）面と約54゜の
角をなす（111）Ｂ面が側壁として成長し、断面三角形
状の領域をなすよう形成される。（111）Ｂ面は他の低
指数面に比較して成長速度が２桁以上遅いので、実質的
（111）Ｂ面上には成長がなされず、リッジ付近の平坦
部からの成長により埋まって行く。この三角形状の領域
をリッジ両側の平坦部での成長で埋め込む過程の途中
で、第２図（ｄ）に示すように電流阻止層５を成長させ
る。この電流阻止層５は、ｎ型の単一のGaAs層またはAl
GaAs層を1.0μｍの厚さに成長させることによって構成
してもよいし、厚さ0.3μｍのｎ型GaAs層と厚さ0.1μｍ
のAlGaAsバリア層とを順次交互に形成し積層して構成し
てもよい。
さらに連続して、第１図に示すようにｐ型AlGaAsクラ
ッド層6,AlGaAs活性層7,n型AlGaAsクラッド層8,n型GaAs
コンタクト層９を、それぞれ平坦部で0.7μm,0.1μm,1.
2μm,1.0μｍとなるように順次成長させる。このとき、
活性層７の活性領域の幅は0.8μｍとなり、それを1.0μ
ｍ以下とすることは容易なことである。
ッド層6,AlGaAs活性層7,n型AlGaAsクラッド層8,n型GaAs
コンタクト層９を、それぞれ平坦部で0.7μm,0.1μm,1.
2μm,1.0μｍとなるように順次成長させる。このとき、
活性層７の活性領域の幅は0.8μｍとなり、それを1.0μ
ｍ以下とすることは容易なことである。
これらの結晶成長は、全て連続で１回の成長で行なう
ことができる。
ことができる。
成長条件の一例を示すと、成長温度800℃、成長速度
６μm/時、Ｖ族元素のIII族元素に対する供給モル比（V
/III比）60、総ガス流量15／分である。
６μm/時、Ｖ族元素のIII族元素に対する供給モル比（V
/III比）60、総ガス流量15／分である。
ｐ型GgAs基板１上にAuZn＼Auによりｐ側オーミック電
極11を、ｎ型GaAsコンタクト層９上にAuGeNi＼Alにより
ｎ側オーミック電極10をそれぞれ形成する。
極11を、ｎ型GaAsコンタクト層９上にAuGeNi＼Alにより
ｎ側オーミック電極10をそれぞれ形成する。
作製した半導体レーザをチップにしてマウントし、電
流を注入して動作させると第１図で示す内部ストライプ
ｗの幅で電流が狭さくされる。ｗ＝0.5μｍで25mAの低
しきい値で安定に基本横モード発振するレーザが得られ
た。
流を注入して動作させると第１図で示す内部ストライプ
ｗの幅で電流が狭さくされる。ｗ＝0.5μｍで25mAの低
しきい値で安定に基本横モード発振するレーザが得られ
た。
第３図，第４図は本発明の第2,第３の実施例の半導体
レーザ装置の断面図である。第３図の実施例は凸部２の
断面形状をくさび状とした例であり、第４図の実施例は
凸部２にテーパをもたせた例である。このように、（10
0）基板上に、〈011〉方向にストライプ状の凸部を形成
する際、その断面形状には特に制約されることはない。
レーザ装置の断面図である。第３図の実施例は凸部２の
断面形状をくさび状とした例であり、第４図の実施例は
凸部２にテーパをもたせた例である。このように、（10
0）基板上に、〈011〉方向にストライプ状の凸部を形成
する際、その断面形状には特に制約されることはない。
なお、本実施例では、基板にｐ型基板を用いたが、ｎ
型基板を用いてもよい。また、本実施例では、GaAs系,A
lGaAs系半導体レーザについて述べたが、InP系や他の多
元混晶系を含む化合物半導体を材料とする半導体レーザ
装置についても同様に本発明を適用することができる。
さらに、電流阻止層を多層構造としたとき、そのうちの
基板とは逆の導電性を示す層を除く他の層は、ノンドー
プ層,p型層、あるいはｎ型層のいずれであってもよく、
またGaAs,AlGaAsのどちらを用いてもよい。
型基板を用いてもよい。また、本実施例では、GaAs系,A
lGaAs系半導体レーザについて述べたが、InP系や他の多
元混晶系を含む化合物半導体を材料とする半導体レーザ
装置についても同様に本発明を適用することができる。
さらに、電流阻止層を多層構造としたとき、そのうちの
基板とは逆の導電性を示す層を除く他の層は、ノンドー
プ層,p型層、あるいはｎ型層のいずれであってもよく、
またGaAs,AlGaAsのどちらを用いてもよい。
発明の効果 本発明によれば、内部ストライプ構造を容易に再現性
よく、１回の結晶成長工程で形成することが可能で、そ
の結果低しきい電流値で基本横モード発振する半導体レ
ーザ装置を得ることができる。
よく、１回の結晶成長工程で形成することが可能で、そ
の結果低しきい電流値で基本横モード発振する半導体レ
ーザ装置を得ることができる。
さらに、結晶成長を１回で行なうので、従来法におけ
るような再成長界面の酸化汚染という問題を生じるおそ
れがなく、特性のばらつきの小さい半導体レーザ装置を
容易に作製することができる。
るような再成長界面の酸化汚染という問題を生じるおそ
れがなく、特性のばらつきの小さい半導体レーザ装置を
容易に作製することができる。
第１図は本発明の一実施例の半導体レーザ装置の断面
図、第２図はその製造工程を示す図、第３図および第４
図は同じく他の実施例の半導体レーザ装置の断面図、第
５図は従来の半導体レーザ装置の断面図である。 １……ｐ型GaAs基板、２……凸部、３……ｐ型GaAsバッ
ファ層、４……ｐ型AlGaAsクラッド層、５……電流阻止
層、６……ｐ型AlGaAsクラッド層、７……AlGaAs活性
層、８……ｎ型AlGaAsクラッド層、９……ｎ型GaAsコン
タクト層、10……ｎ型オーミック電極、11……ｐ側オー
ミック電極、12……フォトレジスト膜。
図、第２図はその製造工程を示す図、第３図および第４
図は同じく他の実施例の半導体レーザ装置の断面図、第
５図は従来の半導体レーザ装置の断面図である。 １……ｐ型GaAs基板、２……凸部、３……ｐ型GaAsバッ
ファ層、４……ｐ型AlGaAsクラッド層、５……電流阻止
層、６……ｐ型AlGaAsクラッド層、７……AlGaAs活性
層、８……ｎ型AlGaAsクラッド層、９……ｎ型GaAsコン
タクト層、10……ｎ型オーミック電極、11……ｐ側オー
ミック電極、12……フォトレジスト膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 敦也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭63−181493（ＪＰ，Ａ) 特開 昭61−44485（ＪＰ，Ａ) 特開 昭61−74382（ＪＰ，Ａ) 特開 昭61−67285（ＪＰ，Ａ) 特開 昭63−197395（ＪＰ，Ａ) 特開 昭63−76392（ＪＰ，Ａ)
Claims (5)
- 【請求項１】〈011〉方向にストライプ状の凸部を有す
る一導電型の（100）基板上に、前記凸部上部で平坦な
活性層を含む二重ヘテロ構造を含む多層構造が構成さ
れ、前記凸部上部の一部分を除いて、前記基板と反対導
電型を有する電流阻止層が構成されていることを特徴と
する半導体レーザ装置。 - 【請求項２】電流阻止層中で、基板と反対導電型の層の
エネルギーギャップが他の層のエネルギーギャップより
も小さいことを特徴とする特許請求の範囲第（１）項記
載の半導体レーザ装置。 - 【請求項３】一導電性の（100）基板上に〈011〉方向に
ストライプ状の凸部を形成する工程と、前記凸部上部で
平坦な活性層を含む二重ヘテロ構造を含む多層薄膜を構
成し、前記凸部上部の一部分を除いて、前記多層薄膜中
で、前記基板と同一導電型を示す層内に前記基板と反対
導電型を有する電流阻止層を１回の結晶成長工程で構成
する工程とを含むことを特徴とする半導体レーザ装置の
製造方法。 - 【請求項４】結晶成長工程に、有機金属気相エピタキシ
ャル成長法を用いることを特徴とする特許請求の範囲第
（３）項記載の半導体レーザ装置の製造方法。 - 【請求項５】結晶成長工程に、分子線エピタキシャル成
長法を用いることを特徴とする特許請求の範囲第（３）
項記載の半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712087A JPH084180B2 (ja) | 1987-07-27 | 1987-07-27 | 半導体レ−ザ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18712087A JPH084180B2 (ja) | 1987-07-27 | 1987-07-27 | 半導体レ−ザ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6430287A JPS6430287A (en) | 1989-02-01 |
| JPH084180B2 true JPH084180B2 (ja) | 1996-01-17 |
Family
ID=16200460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18712087A Expired - Lifetime JPH084180B2 (ja) | 1987-07-27 | 1987-07-27 | 半導体レ−ザ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084180B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202285A (en) * | 1990-04-26 | 1993-04-13 | Fujitsu Limited | Semiconductor laser having double heterostructure and method of producing same |
| EP0454476A3 (en) | 1990-04-26 | 1992-04-01 | Fujitsu Limited | Semiconductor laser having double heterostructure and method of producing the same |
| US5255281A (en) * | 1990-04-26 | 1993-10-19 | Fujitsu Limited | Semiconductor laser having double heterostructure |
| JPH0548202A (ja) * | 1990-12-27 | 1993-02-26 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
-
1987
- 1987-07-27 JP JP18712087A patent/JPH084180B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6430287A (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4719633A (en) | Buried stripe-structure semiconductor laser | |
| JPH01239980A (ja) | 半導体レーザ装置 | |
| JP2783947B2 (ja) | 半導体レーザ | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH0632331B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| US4841535A (en) | Semiconductor laser device | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JPS6243193A (ja) | 半導体レ−ザ | |
| JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
| JPH01186688A (ja) | 半導体レーザ装置 | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0537078A (ja) | 量子井戸半導体レーザ素子およびその製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS59181084A (ja) | 半導体レ−ザ装置 | |
| JPH03174793A (ja) | 半導体レーザ | |
| JPH067621B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0810780B2 (ja) | 半導体レ−ザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 12 |