JPH1012553A - 化合物半導体ウェハ及びその製造方法 - Google Patents
化合物半導体ウェハ及びその製造方法Info
- Publication number
- JPH1012553A JPH1012553A JP15979296A JP15979296A JPH1012553A JP H1012553 A JPH1012553 A JP H1012553A JP 15979296 A JP15979296 A JP 15979296A JP 15979296 A JP15979296 A JP 15979296A JP H1012553 A JPH1012553 A JP H1012553A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- gaas
- semiconductor wafer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル層／基板界面付近に活性なＳ
ｉ不純物が残留せず、正常にＦＥＴが動作するような化
合物半導体ウェハ及びその製造方法を提供する。 【解決手段】 エピタキシャル層２０／基板１界面ｇ付
近に残留する電気的に活性なＳｉ不純物を不活性にする
ために、エピ成長炉内に基板１を装着した後、エピ成長
開始前にメトキシ基を含有する有機金属を反応炉内に流
し、基板１表面に酸素を含む原子層を形成した後にエピ
成長を開始する。原子層に含まれる酸素により、たとえ
基板１表面にＳｉ不純物が付着していても、Ｓｉが放出
した自由電子は捕獲され、結果としてＳｉ不純物を電気
的に不活性となる。
ｉ不純物が残留せず、正常にＦＥＴが動作するような化
合物半導体ウェハ及びその製造方法を提供する。 【解決手段】 エピタキシャル層２０／基板１界面ｇ付
近に残留する電気的に活性なＳｉ不純物を不活性にする
ために、エピ成長炉内に基板１を装着した後、エピ成長
開始前にメトキシ基を含有する有機金属を反応炉内に流
し、基板１表面に酸素を含む原子層を形成した後にエピ
成長を開始する。原子層に含まれる酸素により、たとえ
基板１表面にＳｉ不純物が付着していても、Ｓｉが放出
した自由電子は捕獲され、結果としてＳｉ不純物を電気
的に不活性となる。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体エピ
タキシャルウェハ及びその製造方法に係り、特にIII−
Ｖ族化合物半導体基板表面を電気的に不活性にした後エ
ピタキシャル成長させた化合物半導体ウェハ及びその製
造方法に関するものである。
タキシャルウェハ及びその製造方法に係り、特にIII−
Ｖ族化合物半導体基板表面を電気的に不活性にした後エ
ピタキシャル成長させた化合物半導体ウェハ及びその製
造方法に関するものである。
【０００２】
【従来の技術】有機金属気相エピタキシャル（ＭＯＶＰ
Ｅ）成長法により、半絶縁性ＧａＡｓ基板上に、アンド
ープＧａＡｓあるいはアンドープＡｌＧａＡｓ層等のバ
ッファ層を成長させ、その上にｎ−ＧａＡｓあるいはｎ
−ＡｌＧａＡｓ等の能動層を成長するに際しては、通
常、エピタキシャル成長（以下、エピ成長という。）前
に基板上の不純物除去のための有機洗浄・エッチング等
の基板前処理が行われ、その後エピ成長炉内に基板を装
着し、所定の温度まで基板を加熱昇温した後にエピ成長
が開始される。
Ｅ）成長法により、半絶縁性ＧａＡｓ基板上に、アンド
ープＧａＡｓあるいはアンドープＡｌＧａＡｓ層等のバ
ッファ層を成長させ、その上にｎ−ＧａＡｓあるいはｎ
−ＡｌＧａＡｓ等の能動層を成長するに際しては、通
常、エピタキシャル成長（以下、エピ成長という。）前
に基板上の不純物除去のための有機洗浄・エッチング等
の基板前処理が行われ、その後エピ成長炉内に基板を装
着し、所定の温度まで基板を加熱昇温した後にエピ成長
が開始される。
【０００３】
【発明が解決しようとする課題】しかしながら、この基
板前処理は、通常、有機洗浄やエッチング等のウエット
処理を行うので、基板の乾燥ムラ等によりウォータマー
ク等を発生させ、エピ成長後のウェハ表面に表面欠陥を
発生させる原因となることがある。また、基板前処理の
目的の一つに基板表面に付着しているＳｉ不純物を除去
することがあるが、たとえ前処理により完全にＳｉ不純
物を除去できたとしても、前処理後、エピ成長炉内に基
板を装着する間に空気中あるいはエピ成長炉内でＳｉ不
純物が基板表面に再付着し、エピ成長開始直前まで基板
表面を洗浄に保つことは非常に難しい。（Ｓｉ不純物の
再付着のメカニズムは現在のところ不明である。） そして、Ｓｉ不純物が表面に付着した基板上にエピ成長
を行うと、このＳｉ不純物が、エピタキシャル層／基板
界面付近で活性化し、自由電子を発生させる可能性があ
る。そして、エピタキシャル層／基板界面付近に自由電
子が存在すると、この界面部分のリーク電流によりＦＥ
Ｔのピンチオフ特性、ドレイン耐圧等に影響を与え、所
定のＦＥＴ特性が得られなくなる可能性がある。
板前処理は、通常、有機洗浄やエッチング等のウエット
処理を行うので、基板の乾燥ムラ等によりウォータマー
ク等を発生させ、エピ成長後のウェハ表面に表面欠陥を
発生させる原因となることがある。また、基板前処理の
目的の一つに基板表面に付着しているＳｉ不純物を除去
することがあるが、たとえ前処理により完全にＳｉ不純
物を除去できたとしても、前処理後、エピ成長炉内に基
板を装着する間に空気中あるいはエピ成長炉内でＳｉ不
純物が基板表面に再付着し、エピ成長開始直前まで基板
表面を洗浄に保つことは非常に難しい。（Ｓｉ不純物の
再付着のメカニズムは現在のところ不明である。） そして、Ｓｉ不純物が表面に付着した基板上にエピ成長
を行うと、このＳｉ不純物が、エピタキシャル層／基板
界面付近で活性化し、自由電子を発生させる可能性があ
る。そして、エピタキシャル層／基板界面付近に自由電
子が存在すると、この界面部分のリーク電流によりＦＥ
Ｔのピンチオフ特性、ドレイン耐圧等に影響を与え、所
定のＦＥＴ特性が得られなくなる可能性がある。
【０００４】そこで本発明の目的は、エピタキシャル層
／基板界面付近に残留するＳｉ不純物を電気的に不活性
にすることにより、正常にＦＥＴが動作するような化合
物半導体ウェハ及びその製造方法を提供することにあ
る。
／基板界面付近に残留するＳｉ不純物を電気的に不活性
にすることにより、正常にＦＥＴが動作するような化合
物半導体ウェハ及びその製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、 III−Ｖ族化合物半導体基板上
に、有機金属気相エピタキシャル成長法によって、エピ
タキシャル層を成長させた化合物半導体ウェハにおい
て、有機金属気相エピタキシャル成長装置内に基板を装
着した後、エピ成長開始前にメトキシ基を含有する有機
金属を反応炉内に流し、基板表面に酸素を含む原子層を
形成したものである。
に請求項１の発明は、 III−Ｖ族化合物半導体基板上
に、有機金属気相エピタキシャル成長法によって、エピ
タキシャル層を成長させた化合物半導体ウェハにおい
て、有機金属気相エピタキシャル成長装置内に基板を装
着した後、エピ成長開始前にメトキシ基を含有する有機
金属を反応炉内に流し、基板表面に酸素を含む原子層を
形成したものである。
【０００６】請求項２の発明は、上記 III−Ｖ族化合物
半導体基板は半絶縁性ＧａＡｓであり、かつエピタキシ
ャル層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、Ｉ
ｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりなるもの
である。
半導体基板は半絶縁性ＧａＡｓであり、かつエピタキシ
ャル層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、Ｉ
ｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりなるもの
である。
【０００７】請求項３の発明は、上記メトキシ基を含有
する有機金属はトリメチルアルミニウムあるいはトリメ
チルガリウムであるものである。
する有機金属はトリメチルアルミニウムあるいはトリメ
チルガリウムであるものである。
【０００８】請求項４の発明は、 III−Ｖ族化合物半導
体基板上に、有機金属気相エピタキシャル成長法によっ
て、エピタキシャル層を成長させる方法において、有機
金属気相エピタキシャル成長装置内に基板を装着した
後、エピ成長開始前にメトキシ基を含有する有機金属を
反応炉内に流し、基板表面に酸素を含む原子層を形成す
るものである。
体基板上に、有機金属気相エピタキシャル成長法によっ
て、エピタキシャル層を成長させる方法において、有機
金属気相エピタキシャル成長装置内に基板を装着した
後、エピ成長開始前にメトキシ基を含有する有機金属を
反応炉内に流し、基板表面に酸素を含む原子層を形成す
るものである。
【０００９】請求項５の発明は、上記 III−Ｖ族化合物
半導体基板は半絶縁性ＧａＡｓであり、かつエピタキシ
ャル層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、Ｉ
ｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりなるもの
である。
半導体基板は半絶縁性ＧａＡｓであり、かつエピタキシ
ャル層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、Ｉ
ｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりなるもの
である。
【００１０】請求項６の発明は、上記メトキシ基を含有
する有機金属はトリメチルアルミニウムあるいはトリメ
チルガリウムであるものである。
する有機金属はトリメチルアルミニウムあるいはトリメ
チルガリウムであるものである。
【００１１】すなわち、本発明の要点は、エピタキシャ
ル層／基板界面付近に残留する電気的に活性なＳｉ不純
物を不活性にするために、エピ成長炉内に基板を装着し
た後、エピ成長開始前にメトキシ基を含有する有機金属
を反応炉内に流し、基板表面に酸素を含む原子層を形成
した後にエピ成長を開始することにある。
ル層／基板界面付近に残留する電気的に活性なＳｉ不純
物を不活性にするために、エピ成長炉内に基板を装着し
た後、エピ成長開始前にメトキシ基を含有する有機金属
を反応炉内に流し、基板表面に酸素を含む原子層を形成
した後にエピ成長を開始することにある。
【００１２】ＧａＡｓ中の酸素Ｏは、深い準位を形成
し、Ｓｉなどのｎ型不純物の浅い準位から発生した自由
電子を捕獲する不純物として知られているので、上述し
た方法により添加される。
し、Ｓｉなどのｎ型不純物の浅い準位から発生した自由
電子を捕獲する不純物として知られているので、上述し
た方法により添加される。
【００１３】上記構成によれば、結晶成長させる際の基
板の昇温により、基板表面に残留したＳｉ不純物が活性
化して自由電子を放出しても、酸素Ｏが形成した深い準
位でこの自由電子が捕獲されるので、Ｓｉ不純物は電気
的に不活性となる。
板の昇温により、基板表面に残留したＳｉ不純物が活性
化して自由電子を放出しても、酸素Ｏが形成した深い準
位でこの自由電子が捕獲されるので、Ｓｉ不純物は電気
的に不活性となる。
【００１４】尚、メトキシ基は、全ての有機金属分子中
に含有されている必要はなく、一部の有機金属中に１つ
以上含有されていればよく、その濃度はＳｉ汚染の程度
によって異なるが、概して１００ppm 以上の濃度で有機
金属ガス中に存在している必要がある。
に含有されている必要はなく、一部の有機金属中に１つ
以上含有されていればよく、その濃度はＳｉ汚染の程度
によって異なるが、概して１００ppm 以上の濃度で有機
金属ガス中に存在している必要がある。
【００１５】
【発明の実施の形態】次に、本発明の好適実施の形態を
添付図面を用いて詳述する。
添付図面を用いて詳述する。
【００１６】図１に本発明におけるＧａＡｓ ＭＥＳＦ
ＥＴの構造図を示す。
ＥＴの構造図を示す。
【００１７】図示するように、ＧａＡｓ ＭＥＳＦＥＴ
１０は、ＧａＡｓ基板１上に成長されたアンドープＧａ
Ａｓ層３とそのアンドープＧａＡｓ層３上に成長された
ｎ−ＧａＡｓ層５とから構成されるエピタキシャル層２
０上に、電極７としてのソースＳ、ゲートＧ、及びドレ
インＤが形成されて構成されている。また、ＧａＡｓ基
板１とエピタキシャル層２０との間には界面ｇがある。
１０は、ＧａＡｓ基板１上に成長されたアンドープＧａ
Ａｓ層３とそのアンドープＧａＡｓ層３上に成長された
ｎ−ＧａＡｓ層５とから構成されるエピタキシャル層２
０上に、電極７としてのソースＳ、ゲートＧ、及びドレ
インＤが形成されて構成されている。また、ＧａＡｓ基
板１とエピタキシャル層２０との間には界面ｇがある。
【００１８】アンドープＧａＡｓ層３はドープしない
で、ｎ−ＧａＡｓ層５はｎ型不純物を濃度１．５×１０
17cm-3でドープして、それぞれＧａＡｓを２００nmの厚
さで成長している。
で、ｎ−ＧａＡｓ層５はｎ型不純物を濃度１．５×１０
17cm-3でドープして、それぞれＧａＡｓを２００nmの厚
さで成長している。
【００１９】次に、本発明の製造方法を説明する。
【００２０】先ず前処理として、半絶縁性ＧａＡｓ基板
１をメタノール洗浄後、硫酸系エッチングを施し、フッ
酸浸漬後、純水洗浄してスピン乾燥させる。この半絶縁
性ＧａＡｓ基板１を有機金属気相エピタキシャル（ＭＯ
ＶＰＥ）成長装置の反応炉内に装着して昇温させた後、
メトキシ基を含有する有機金属としてのトリメチルアル
ミニウムあるいはトリメチルガリウムを装置の反応炉内
に流す。これにより、基板１表面に酸素を含む原子層が
形成される。
１をメタノール洗浄後、硫酸系エッチングを施し、フッ
酸浸漬後、純水洗浄してスピン乾燥させる。この半絶縁
性ＧａＡｓ基板１を有機金属気相エピタキシャル（ＭＯ
ＶＰＥ）成長装置の反応炉内に装着して昇温させた後、
メトキシ基を含有する有機金属としてのトリメチルアル
ミニウムあるいはトリメチルガリウムを装置の反応炉内
に流す。これにより、基板１表面に酸素を含む原子層が
形成される。
【００２１】基板１上に結晶成長させるに際しては、基
板１の昇温により、この原子層内の酸素Ｏは深い準位を
形成し、Ｓｉは浅い準位を形成してＧａＡｓ中に溶け込
み、それぞれ電気的に活性化する。しかし、Ｏの深い準
位がＳｉの浅い準位から放出される自由電子を捕獲する
ので基板１表面は不活性となる。
板１の昇温により、この原子層内の酸素Ｏは深い準位を
形成し、Ｓｉは浅い準位を形成してＧａＡｓ中に溶け込
み、それぞれ電気的に活性化する。しかし、Ｏの深い準
位がＳｉの浅い準位から放出される自由電子を捕獲する
ので基板１表面は不活性となる。
【００２２】そして、この基板１上にアンドープＧａＡ
ｓ層３を成長させる際には、アンドープＧａＡｓ層３は
ＧａＡｓ基板１表面が不活性の状態で成長していく。
ｓ層３を成長させる際には、アンドープＧａＡｓ層３は
ＧａＡｓ基板１表面が不活性の状態で成長していく。
【００２３】続いてこのアンドープＧａＡｓ層３上に、
ｎ型不純物をドープしながらＧａＡｓを成長させてｎ−
ＧａＡｓ層５を形成する。更に、そのｎ−ＧａＡｓ層５
上に電極となるソースＳ、ゲートＧ、及びドレインＤを
設ける。
ｎ型不純物をドープしながらＧａＡｓを成長させてｎ−
ＧａＡｓ層５を形成する。更に、そのｎ−ＧａＡｓ層５
上に電極となるソースＳ、ゲートＧ、及びドレインＤを
設ける。
【００２４】このように製造されたＧａＡｓ ＭＥＳＦ
ＥＴ１０は、ＧａＡｓ基板１とアンドープＧａＡｓ層３
との界面ｇ付近にＳｉが残留しないので、正常なＦＥＴ
として動作できる。
ＥＴ１０は、ＧａＡｓ基板１とアンドープＧａＡｓ層３
との界面ｇ付近にＳｉが残留しないので、正常なＦＥＴ
として動作できる。
【００２５】また、本実施の形態ではＧａＡｓ基板上に
ＧａＡｓを成長させたが、ＡｌＧａＡｓ、ＩｎＧａＡｓ
等を成長させても良い。
ＧａＡｓを成長させたが、ＡｌＧａＡｓ、ＩｎＧａＡｓ
等を成長させても良い。
【００２６】さらに、 III−Ｖ族化合物半導体基板上と
してＩｎＰ基板上を用い、その基板上にＩｎＰ、ＩｎＧ
ａＰ、及びＩｎＧａＡｓＰ等を成長させても良い。
してＩｎＰ基板上を用い、その基板上にＩｎＰ、ＩｎＧ
ａＰ、及びＩｎＧａＡｓＰ等を成長させても良い。
【００２７】
【実施例】次に、本発明のより具体的な実施例を比較例
と併せて説明する。
と併せて説明する。
【００２８】前処理を行った半絶縁性ＧａＡｓ基板と無
処理の半絶縁性ＧａＡｓ基板をそれぞれ２枚ずつ準備し
た。前処理の条件は、メタノール洗浄（１分）後、硫酸
系エッチング（約２μm）を施し、フッ酸浸漬（１分）
後、純水洗浄（３分）してスピン乾燥である。
処理の半絶縁性ＧａＡｓ基板をそれぞれ２枚ずつ準備し
た。前処理の条件は、メタノール洗浄（１分）後、硫酸
系エッチング（約２μm）を施し、フッ酸浸漬（１分）
後、純水洗浄（３分）してスピン乾燥である。
【００２９】実施例１ 前処理を行った半絶縁性ＧａＡｓ基板をＭＯＶＰＥ成長
装置の反応炉内に装着し、昇温した後、メトキシ基（Ｃ
Ｈ3 Ｏ−）を含むトリメチルアルミニウムを１分間反応
炉内に流してからエピ成長を開始し、ＦＥＴ構造となる
ようにエピ成長させてエピタキシャルウェハを作製し
た。
装置の反応炉内に装着し、昇温した後、メトキシ基（Ｃ
Ｈ3 Ｏ−）を含むトリメチルアルミニウムを１分間反応
炉内に流してからエピ成長を開始し、ＦＥＴ構造となる
ようにエピ成長させてエピタキシャルウェハを作製し
た。
【００３０】実施例２ 前処理を行っていない半絶縁性ＧａＡｓ基板を反応炉内
に装着し、昇温した後、実施例１と同様にメトキシ基
（ＣＨ3 Ｏ−）を含むトリメチルアルミニウムを１分間
反応炉内に流してからエピ成長を開始し、エピタキシャ
ルウェハを作製した。
に装着し、昇温した後、実施例１と同様にメトキシ基
（ＣＨ3 Ｏ−）を含むトリメチルアルミニウムを１分間
反応炉内に流してからエピ成長を開始し、エピタキシャ
ルウェハを作製した。
【００３１】比較例１ 前処理を行った半絶縁性ＧａＡｓ基板を反応炉内に装着
し、昇温した後、メトキシ基（ＣＨ3 Ｏ−）を含むトリ
メチルアルミニウムを反応炉内に流さないでエピ成長を
開始し、実施例１と同様にエピタキシャルウェハを作製
した。
し、昇温した後、メトキシ基（ＣＨ3 Ｏ−）を含むトリ
メチルアルミニウムを反応炉内に流さないでエピ成長を
開始し、実施例１と同様にエピタキシャルウェハを作製
した。
【００３２】比較例２ 前処理を行っていない半絶縁性ＧａＡｓ基板を反応炉内
に装着し、昇温した後、メトキシ基（ＣＨ3 Ｏ−）を含
むトリメチルアルミニウムを反応炉内に流さないでエピ
成長を開始し、実施例１と同様にエピタキシャルウェハ
を作製した。
に装着し、昇温した後、メトキシ基（ＣＨ3 Ｏ−）を含
むトリメチルアルミニウムを反応炉内に流さないでエピ
成長を開始し、実施例１と同様にエピタキシャルウェハ
を作製した。
【００３３】次に、これら作製したエピタキシャルウェ
ハの不純物濃度とキャリア濃度を測定した。尚、不純物
濃度はＳＩＭＳ分析により行い、キャリア濃度をＣ−Ｖ
測定により行った。
ハの不純物濃度とキャリア濃度を測定した。尚、不純物
濃度はＳＩＭＳ分析により行い、キャリア濃度をＣ−Ｖ
測定により行った。
【００３４】実施例１の測定結果を図２に、実施例２の
測定結果を図３に、比較例１の測定結果を図４に、比較
例２の測定結果を図５にそれぞれ示す。各図（ａ）には
ＳＩＭＳ分析によるＳｉと酸素の深さ方向プロファイル
を、各図（ｂ）にはＣ−Ｖ測定によるキャリア濃度の深
さ方向プロファイルを示す。
測定結果を図３に、比較例１の測定結果を図４に、比較
例２の測定結果を図５にそれぞれ示す。各図（ａ）には
ＳＩＭＳ分析によるＳｉと酸素の深さ方向プロファイル
を、各図（ｂ）にはＣ−Ｖ測定によるキャリア濃度の深
さ方向プロファイルを示す。
【００３５】図２〜図５のＳＩＭＳ分析結果から分かる
ように、前処理を施した基板を用いた実施例１と比較例
１は、前処理を施していない実施例２と比較例２と比較
してエピタキシャル層／基板界面付近のＳｉ不純物濃度
が低減されているが、それでもわずかに残留しているこ
とが認められる。また、実施例１，２は、メトキシ処理
を行うことにより、エピ成長の際の昇温によって基板表
面に酸素を含む原子層が形成したことが認められる。
ように、前処理を施した基板を用いた実施例１と比較例
１は、前処理を施していない実施例２と比較例２と比較
してエピタキシャル層／基板界面付近のＳｉ不純物濃度
が低減されているが、それでもわずかに残留しているこ
とが認められる。また、実施例１，２は、メトキシ処理
を行うことにより、エピ成長の際の昇温によって基板表
面に酸素を含む原子層が形成したことが認められる。
【００３６】また、図２〜図５のＣ−Ｖ測定結果によ
り、メトキシ処理を行った実施例１，２にはエピタキシ
ャル層／基板界面付近の電気的な異常は認められない
が、メトキシ処理を行わなかった比較例１，２にはＳｉ
不純物濃度においてｎ型キャリア濃度のピークがエピタ
キシャル層／基板界面付近に認められた。従って、メト
キシ処理を行って酸素を含む原子層を形成することによ
り、エピタキシャル層／基板界面付近のキャリアが不活
性になったことが分かる。
り、メトキシ処理を行った実施例１，２にはエピタキシ
ャル層／基板界面付近の電気的な異常は認められない
が、メトキシ処理を行わなかった比較例１，２にはＳｉ
不純物濃度においてｎ型キャリア濃度のピークがエピタ
キシャル層／基板界面付近に認められた。従って、メト
キシ処理を行って酸素を含む原子層を形成することによ
り、エピタキシャル層／基板界面付近のキャリアが不活
性になったことが分かる。
【００３７】次に、実施例１，２と比較例１，２のＦＥ
Ｔ構造のエピタキシャルウェハ上にＭＥＳＦＥＴを作製
し、そのＦＥＴ特性を調べた。
Ｔ構造のエピタキシャルウェハ上にＭＥＳＦＥＴを作製
し、そのＦＥＴ特性を調べた。
【００３８】その結果、エピタキシャル層／基板界面付
近のｎ型キャリア濃度のピーク高さに応じてピンチオフ
電圧のシフト、ドレイン耐圧の低下等のＦＥＴ特性の異
常が発生したが、メトキシ処理を行った場合はＦＥＴ特
性の異常は認められなかった。
近のｎ型キャリア濃度のピーク高さに応じてピンチオフ
電圧のシフト、ドレイン耐圧の低下等のＦＥＴ特性の異
常が発生したが、メトキシ処理を行った場合はＦＥＴ特
性の異常は認められなかった。
【００３９】
【発明の効果】以上要するに本発明によれば、従来技術
で問題となっていたエピタキシャル層／基板界面部分の
リーク電流によるＦＥＴ特性の不良を安定して抑止でき
る。また、有機洗浄、エッチング等の基板前処理を行う
必要が無くなり、エピ成長のスループット向上、前処理
後の乾燥ムラ等が原因となるエピタキシャル層表面欠陥
の低減の効果も期待できる。
で問題となっていたエピタキシャル層／基板界面部分の
リーク電流によるＦＥＴ特性の不良を安定して抑止でき
る。また、有機洗浄、エッチング等の基板前処理を行う
必要が無くなり、エピ成長のスループット向上、前処理
後の乾燥ムラ等が原因となるエピタキシャル層表面欠陥
の低減の効果も期待できる。
【図１】本発明のＧａＡｓ ＭＥＳＦＥＴの構造を示す
図である。
図である。
【図２】本発明のエピタキシャルウェハのＳＩＭＳ分
析、及びＣ−Ｖ測定結果を示す図である。
析、及びＣ−Ｖ測定結果を示す図である。
【図３】本発明のエピタキシャルウェハのＳＩＭＳ分
析、及びＣ−Ｖ測定結果を示す図である。
析、及びＣ−Ｖ測定結果を示す図である。
【図４】従来技術により成長したエピタキシャルウェハ
のＳＩＭＳ分析、及びＣ−Ｖ測定結果を示す図である。
のＳＩＭＳ分析、及びＣ−Ｖ測定結果を示す図である。
【図５】従来技術により成長したエピタキシャルウェハ
のＳＩＭＳ分析、及びＣ−Ｖ測定結果を示す図である。
のＳＩＭＳ分析、及びＣ−Ｖ測定結果を示す図である。
１ 半絶縁性ＧａＡｓ基板 ３ アンドープＧａＡｓ ５ ｎ−ＧａＡｓ ７ 電極 １０ ＧａＡｓ ＭＥＳＦＥＴ ２０ エピタキシャル層
Claims (6)
- 【請求項１】 III−Ｖ族化合物半導体基板上に、有機
金属気相エピタキシャル成長法によってエピタキシャル
層を成長させた化合物半導体ウェハにおいて、有機金属
気相エピタキシャル成長装置内に基板を装着した後、エ
ピタキシャル成長開始前にメトキシ基を含有する有機金
属を反応炉内に流し、基板表面に酸素を含む原子層を形
成したことを特徴とする化合物半導体ウェハ。 - 【請求項２】 上記 III−Ｖ族化合物半導体基板は半絶
縁性ＧａＡｓであり、かつエピタキシャル層は、ＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、及びＩ
ｎＧａＡｓＰのいずれかよりなる請求項１記載の化合物
半導体ウェハ。 - 【請求項３】 上記メトキシ基を含有する有機金属はト
リメチルアルミニウムあるいはトリメチルガリウムであ
る請求項１記載の化合物半導体ウェハ。 - 【請求項４】 III−Ｖ族化合物半導体基板上に、有機
金属気相エピタキシャル成長法によって、エピタキシャ
ル層を成長させる方法において、有機金属気相エピタキ
シャル成長装置内に基板を装着した後、エピタキシャル
成長開始前にメトキシ基を含有する有機金属を反応炉内
に流し、基板表面に酸素を含む原子層を形成した後にエ
ピタキシャル成長することを特徴とする化合物半導体ウ
ェハの製造方法。 - 【請求項５】 上記 III−Ｖ族化合物半導体基板は半絶
縁性ＧａＡｓであり、かつエピタキシャル層は、ＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、及びＩ
ｎＧａＡｓＰのいずれかよりなる請求項４記載の化合物
半導体ウェハの製造方法。 - 【請求項６】 上記メトキシ基を含有する有機金属はト
リメチルアルミニウムあるいはトリメチルガリウムであ
る請求項４記載の化合物半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15979296A JPH1012553A (ja) | 1996-06-20 | 1996-06-20 | 化合物半導体ウェハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15979296A JPH1012553A (ja) | 1996-06-20 | 1996-06-20 | 化合物半導体ウェハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012553A true JPH1012553A (ja) | 1998-01-16 |
Family
ID=15701374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15979296A Pending JPH1012553A (ja) | 1996-06-20 | 1996-06-20 | 化合物半導体ウェハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336970B1 (en) | 1998-10-14 | 2002-01-08 | Dowa Mining Co., Ltd. | Surface preparation method and semiconductor device |
| WO2012157476A1 (ja) * | 2011-05-18 | 2012-11-22 | 住友電気工業株式会社 | 化合物半導体基板 |
-
1996
- 1996-06-20 JP JP15979296A patent/JPH1012553A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336970B1 (en) | 1998-10-14 | 2002-01-08 | Dowa Mining Co., Ltd. | Surface preparation method and semiconductor device |
| WO2012157476A1 (ja) * | 2011-05-18 | 2012-11-22 | 住友電気工業株式会社 | 化合物半導体基板 |
| CN103460349A (zh) * | 2011-05-18 | 2013-12-18 | 住友电气工业株式会社 | 化合物半导体衬底 |
| US9000567B2 (en) | 2011-05-18 | 2015-04-07 | Sumitomo Electric Industries, Ltd. | Compound semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI502635B (zh) | Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓 | |
| JPH1012553A (ja) | 化合物半導体ウェハ及びその製造方法 | |
| JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
| US5869398A (en) | Etching of indium phosphide materials for microelectronics fabrication | |
| JPH0729825A (ja) | 半導体基板とその製造方法 | |
| JPH09320967A (ja) | 化合物半導体ウェハの製造方法 | |
| JP3089732B2 (ja) | 化合物半導体のエピタキシャル成長方法 | |
| KR910009409B1 (ko) | 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법 | |
| JP3783485B2 (ja) | 化合物半導体多層薄膜の製造方法 | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| WO2004097924A1 (ja) | 化合物半導体エピタキシャル基板 | |
| JP2608448B2 (ja) | ＧａＡｓ基板の処理方法 | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JP2970236B2 (ja) | ＧａＡｓウェハ及びその製造方法 | |
| JPH0936051A (ja) | 化合物半導体薄膜の結晶成長方法 | |
| JPH1079363A (ja) | 化合物半導体ウエハの表面処理方法 | |
| JP2586626B2 (ja) | エピタキシャル成長方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| CN115233304A (zh) | 基于AlPN缓冲层的自支撑GaN薄膜的制备方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JP5925848B2 (ja) | リン化インジウム基板及び半導体エピタキシャルウェハ | |
| JP5626955B2 (ja) | エピタキシャル成長用基板の製造方法及び半導体エピタキシャルウェハの製造方法 | |
| JPH11126766A (ja) | 半導体結晶ウエハの洗浄方法 | |
| JPH07165499A (ja) | ＧａＡｓ単結晶ウェハ及びその製造方法並びに選別方法 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 |