CN101452894A - GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法 - Google Patents

GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法 Download PDF

Info

Publication number
CN101452894A
CN101452894A CNA2008101788825A CN200810178882A CN101452894A CN 101452894 A CN101452894 A CN 101452894A CN A2008101788825 A CNA2008101788825 A CN A2008101788825A CN 200810178882 A CN200810178882 A CN 200810178882A CN 101452894 A CN101452894 A CN 101452894A
Authority
CN
China
Prior art keywords
gaas semiconductor
semiconductor substrate
cleaning
type surface
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101788825A
Other languages
English (en)
Inventor
西浦隆幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101452894A publication Critical patent/CN101452894A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及GaAs半导体衬底及其制造方法,还涉及包括GaAs半导体衬底的Ⅲ-Ⅴ族化合物半导体器件及其制造方法。所述GaAs半导体衬底包括相对于(100)面(10a)具有6°~16°倾斜角的主表面(10m),在该主表面(10m)上的氯原子浓度不超过1×1013cm-2。所述GaAs半导体制造方法包括抛光GaAs半导体晶片的抛光步骤,清洁经抛光的GaAs半导体晶片的第一次清洁步骤,对经历过第一次清洁的GaAs半导体晶片的厚度和主表面平整度进行检查的检查步骤,以及用不同于盐酸的酸和碱中的一种对检查过的GaAs半导体晶片进行清洁的第二次清洁步骤。通过上述GaAs半导体衬底,即使当在主表面上生长至少一层含至少三种元素的III-V族化合物半导体层时,仍能获得具有高性能的III-V族化合物半导体器件。

Description

GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法
技术领域
本发明涉及适合用作Ⅲ-Ⅴ族化合物半导体器件用衬底的GaAs半导体衬底及其制造方法,还涉及包括GaAs半导体衬底的Ⅲ-Ⅴ族化合物半导体器件及其制造方法。
背景技术
GaAs半导体衬底已经被广泛用作诸如LED(发光二极管)、LD(激光二极管)等Ⅲ-Ⅴ族化合物半导体器件的衬底。通过在GaAs半导体衬底的主表面上形成一个或多个Ⅲ-Ⅴ族化合物半导体层,获得Ⅲ-Ⅴ族化合物半导体器件。
如果在GaAs半导体衬底的主表面上存在大量作为杂质的酸性物质,则主表面会变得粗糙。在GaAs半导体衬底的粗糙主表面上形成的Ⅲ-Ⅴ族化合物半导体层会发生形状缺陷。因此,会降低Ⅲ-Ⅴ族化合物半导体器件的产率。
因此,为了增加Ⅲ-Ⅴ族化合物半导体器件的产率,例如,已经提出了在抛光和清洁过的表面上酸性物质的原子数不超过5×1012个/cm2的Ⅲ-Ⅴ族化合物半导体晶片及其制造方法(参见日本专利3480411(日本专利特开2001-223191))。
发明内容
然而,已经发现,当在主表面上具有高浓度氯原子的GaAs半导体衬底的主表面上生长至少Ⅲ-Ⅴ族化合物半导体层以制造Ⅲ-Ⅴ族化合物半导体器件时,不仅会引起半导体器件产率的降低,还导致半导体器件性能的劣化。特别是,对于通过生长含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层而获得的半导体器件,发现其性能大大劣化。
因此,本发明的一个目的是提出一种GaAs半导体衬底及其制造方法,所述GaAs半导体衬底使得即使当在其主表面上生长至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层时,仍能得到具有高性能的Ⅲ-Ⅴ族化合物半导体器件。
本发明涉及一种GaAs半导体衬底,所述衬底包含相对于(100)面具有6°~16°倾斜角的主表面,其中在主表面上的氯原子浓度不超过1×1013cm-2。优选地,在主表面上的氯原子浓度不超过3×1012cm-2
本发明还涉及上述GaAs半导体衬底的制造方法,所述制造方法包括:抛光GaAs半导体晶片的抛光步骤,清洁经抛光的GaAs半导体晶片的第一次清洁步骤,对经过第一次清洁的GaAs半导体晶片的厚度和主表面平整度进行检查的检查步骤,以及用不同于盐酸的酸和碱中的一种对检查过的GaAs半导体晶片进行清洁的第二次清洁步骤。
在本发明的GaAs半导体衬底的制造方法中,第一次清洁步骤能够包括用盐酸清洁经抛光的GaAs半导体晶片的盐酸清洁分步骤。
此外,在本发明的GaAs半导体衬底的制造方法中,所述第一次清洁步骤、检查步骤和第二次清洁步骤在清洁室中进行,并通过纯水雾将空气从外部引入到清洁室内,引入的空气能够通过含活性炭的过滤器而循环。在此情况下,在第二次清洁后清洁室内含有的氯原子浓度能够不超过1500ng·m-3,并还能够不超过400ng·m-3
本发明还涉及Ⅲ-Ⅴ族化合物半导体器件,所述半导体器件包括上述GaAs半导体衬底和在所述GaAs半导体衬底主表面上形成的至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层。
本发明另外还涉及上述Ⅲ-Ⅴ族化合物半导体器件的制造方法,所述制造方法包括GaAs半导体衬底的制备步骤,以及在所述GaAs半导体衬底的主表面上生长至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层的步骤。
根据本发明,提供了GaAs半导体衬底及其制造方法,所述半导体衬底使得即使当在其主表面上生长至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层时,仍能得到具有高性能的Ⅲ-Ⅴ族化合物半导体器件。
结合附图,通过下面对本发明的详细描述将使本发明的前述和其它目的、特征、方面和优势变得更加明显。
附图说明
图1为显示本发明的GaAs半导体衬底的一个实施方案的剖面图。
图2为显示本发明的GaAs半导体衬底制造方法的一个实施方案的流程图。
图3为显示用于本发明的GaAs半导体衬底制造方法的清洁室的一个实施方案的示意图。
图4为显示本发明的Ⅲ-Ⅴ族化合物半导体器件的一个实施方案的剖面图。
图5为显示外延层示例性结构的剖面图。
图6为显示第二次清洁后衬底周围气氛中所含的氯原子浓度与衬底主表面上氯原子浓度之间关系的图。
图7为显示在衬底主表面上的氯原子浓度与在衬底主表面上形成的AlGaInP外延层的PL强度之间关系的图。
具体实施方式
[实施方案1]
参考图1,在本发明的GaAs半导体衬底的一个实施方案中,主表面10m相对于(100)面10a具有6°~16°的倾斜角θ,在主表面10m上的氯原子浓度不超过1×1013cm-2。即使当在这类GaAs半导体衬底的主表面上生长至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层时,仍能够获得具有高性能的Ⅲ-Ⅴ族化合物半导体器件。
由于本实施方案GaAs半导体衬底10的主表面10m相对于(100)面10a具有6°~16°的倾斜角θ,因此含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层能够容易地在主表面上生长且具有良好的结晶度。如果倾斜角θ小于6°或大于16°,则会降低半导体层的结晶度,还会劣化Ⅲ-Ⅴ族化合物半导体器件的性能。
此外,由于本实施方案GaAs半导体衬底10的主表面10m上的氯原子浓度不超过1×1013cm-2,因此即使当在主表面10m上生长一层以上含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层时,仍能获得具有高性能的Ⅲ-Ⅴ族化合物半导体器件。
这里,含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层是指包含不少于三种选自第III族元素和第V族元素的元素的Ⅲ-Ⅴ族化合物半导体层(即,Ⅲ-Ⅴ族多元素化合物半导体层)。尽管对Ⅲ-Ⅴ族化合物半导体层没有特别限制,但是其实例包括含Al、Ga和As三种元素的AlxGa1-xAs(0<x<1)半导体层以及含Al、Ga、In和P四种元素的AlxGayIn1-x-yP(0<x、0<y、x+y<1)半导体层。
如果在主表面10m上的氯原子浓度高于1×1013cm-2,则氯原子更易于进入含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层中,劣化Ⅲ-Ⅴ族化合物半导体器件的性能。通过TXRF(全反射X-射线荧光仪)能够测量GaAs半导体衬底10主表面上的氯原子浓度。而且,在本实施方案中,为了得到具有高性能的Ⅲ-Ⅴ族化合物半导体器件,优选主表面10m上的氯原子浓度不超过3×1012cm-2
[实施方案2]
参考图2,本发明的GaAs半导体衬底制造方法的一个实施方案,涉及实施方案1的GaAs半导体衬底的制造方法,所述制造方法包括:抛光GaAs半导体晶片的抛光步骤S1,清洁经抛光的GaAs半导体晶片的第一次清洁步骤S2,对经历第一次清洁的GaAs半导体晶片的厚度和主表面平整度进行检查的检查步骤S3,以及用不同于盐酸的酸和碱中的一种对检查过的GaAs半导体晶片进行清洁的第二次清洁步骤S4。使用这种制造方法,能够制造实施方案1的GaAs半导体衬底。
参考图2,按如下所述具体制造了本实施方案的GaAs半导体衬底。首先,制备GaAs半导体晶片。通过在相互平行且相对于(100)面具有6°~16°倾斜角的平面上对GaAs半导体晶锭进行切片,研磨其外周以使外部构型成型,并通过蚀刻除去其表面部分中的加工变质层,获得所述GaAs半导体晶片。对生长GaAs半导体晶锭的方法没有特别限制,能够通过如HB(水平布里奇曼)法、LEC(液封直拉)法、VB(垂直布里奇曼)法等多种方法来生长GaAs半导体晶锭。
其次,对上述获得的GaAs半导体晶片抛光(抛光步骤S1)。所述抛光步骤可包括一个以上的分步骤。为了提高晶片的抛光效率,优选包括磨平、粗抛光和微细抛光三个分步骤。在磨平中,优选使用平均粒度约为2μm~10μm的氧化铈磨粒或氧化铝磨粒。在粗抛光中,优选使用硅溶胶和氯基研磨剂的混合物。在微细抛光中,优选使用氯基研磨剂。
然后,将经抛光的GaAs半导体晶片进行第一次清洁(第一次清洁步骤S2)。所述第一次清洁步骤可以包括一个以上的分清洁步骤。为了提高晶片的清洁效率,优选包括如用有机溶剂进行清洁、用酸和碱中的一种进行清洁、用纯水进行清洁等分步骤。此外,在第一次清洁步骤中,优选用纯水进行清洁作为最后一个分步骤以除去清洁剂。
为了提高GaAs半导体晶片主表面的平整度,优选第一次清洁步骤S2包括用盐酸清洁GaAs半导体晶片的盐酸清洁分步骤S2a。然而,由于残留在经历盐酸清洁分步骤S2a的GaAs半导体晶片主表面上的氯原子浓度大约为5×1012cm-2,因此优选用不同于盐酸的酸和碱中的一种对经历该分步骤后的GaAs半导体晶片进行清洁。
随后,对经历过所述第一次清洁的GaAs半导体晶片进行干燥。干燥步骤可以包括一个以上的分步骤。为了提高晶片的干燥效率,优选包括如醇蒸汽干燥(例如,异丙醇蒸汽干燥)、旋转干燥、马兰各尼(Marangoni)干燥、柔塔各尼(Rotagoni)干燥等分步骤。
接着,检查经第一次清洁后的GaAs半导体晶片的厚度和主表面平整度(检查步骤S3)。这里,主表面平整度是指如晶片的TTV(总厚度变化)、翘曲等整个晶片平面形状的准确度,用菲佐(Fizeau)干涉仪等进行测量。晶片厚度对晶片的机械强度有影响。而且,当在晶片主表面上形成的Ⅲ-Ⅴ族化合物半导体层上形成图案以制造Ⅲ-Ⅴ族化合物半导体器件时,晶片的主表面平整度对图案的准确度有影响。因而,半导体晶片的厚度和主表面平整度是影响Ⅲ-Ⅴ族化合物半导体器件性能的重要检查项目。
然后,用不同于盐酸的酸和碱中的一种对检查过的GaAs半导体晶片进行清洁(第二次清洁步骤S4)。实施该步骤是因为在上述检查步骤S3中氯原子也可能会粘附到晶片主表面上。存在于晶片主表面上的氯原子与存在于主表面上的Ga、In、As、P或如氨水的碱反应而形成氯化物。用不同于盐酸的酸和碱中的一种进行清洁,可容易地除去所述氯化物。其后,将通过不同于盐酸的酸和碱中的一种清洁过的GaAs半导体晶片用纯水进行清洁,然后干燥。在此情况下,实施的干燥方法与第一次清洁后干燥中使用的方法相同。
随后,对经历过第二次清洁的GaAs半导体晶片(下文称之为GaAs半导体衬底)进行最小表面检查,然后放入由如PP(聚丙烯)、PC(聚碳酸酯)、PBT(聚对苯二甲酸丁二醇酯)等的材料形成的容器内。将所述容器放入袋子内,所述袋子由如铝箔与PE(聚乙烯)层压而成的材料形成并具有高的氧气屏蔽性能,袋子内的真空度不超过665Pa(5托)。其后,向袋子内输入氮气,密封袋子。由此晶片被密封在氮气气氛中。
作为选择,将容纳经过上述表面检查的GaAs半导体衬底的容器放入具有不小于0.5ml·m-2·天-1·atm-1的氧气渗透率的第一树脂袋中,并密封所述第一树脂袋(第一次密封)。随后,将经过第一次密封的第一树脂袋与脱氧剂一起放入具有小于0.5ml·m-2·天-1·atm-1的氧气渗透率的第二树脂袋中,并密封第二树脂袋(第二次密封)。在此情况下,通过使用具有脱水作用的脱氧剂(例如,铁粉、二氧化钛粉末等)还能够减少容器内的湿气。
现在参考图3,在本实施方案的GaAs半导体衬底的制造方法中,所述第一次清洁步骤、检查步骤和第二次清洁步骤优选在清洁室1中进行,优选通过纯水雾2w将空气从外部引入到清洁室1中,并优选通过含活性炭的过滤器4f使引入的空气循环。通过使外部空气在其被引入清洁室1时经过纯水雾2w,以及通过使得清洁室1内的空气在循环期间经过过滤器4f,能够有效地将包含在清洁室1中的氯原子浓度降低并保持在低水平。通过在清洁室内对GaAs半导体晶片进行第一次清洁步骤、检查步骤和第二次清洁步骤,能够使得第二次清洁步骤后GaAs半导体衬底主表面上的氯原子浓度保持为低水平。
参考图3,可通过例如如下所述的方式将空气从外部引入到清洁室1中。这里,图3中的箭头表示空气管道6内的空气流。首先,通过空气管道6a将外部空气引入纯水洗涤室2中。纯水雾2w在纯水洗涤室2中形成,且空气经过纯水雾2w。结果,降低了包含在空气中的氯原子浓度。通过空气管道6b将经过纯水雾2w的空气引入除湿室3中,降低空气中的湿度。通过空气管道6c将经过除湿室3的空气引入过滤室4中。将含活性炭的过滤器4f置于过滤室4中,并使空气经过含活性炭的过滤器4f。结果,进一步降低了包含在空气中的氯原子浓度。从而,通过空气管道6d将已经经过含活性炭的过滤器4f并含极低浓度的氯原子的空气引入清洁室1中。
清洁室内空气的循环按如下所述进行,例如通过置于空气管道6e上的空气循环设备7进行。通过空气管道6e和6c,经由负压缓冲室5使清洁室1内部的空气流入过滤室4中。空气经过过滤室4中含活性炭的过滤器4f,因而有效地除去了通过清洁室1的微小缝隙进入到清洁室1的氯原子、室内产生的氯原子等。结果,包含在空气中的氯原子的浓度被进一步降低并保持在低水平。空气中包含的氯原子浓度被进一步降低且保持在低水平,通过空气管道6d返回到清洁室1。循环风扇、循环泵等可用作空气循环设备7。
以此方式,能够获得其中氯原子浓度被降低并被保持的清洁室1,并在这样的清洁室1中,通过对GaAs半导体晶片进行第一次清洁步骤、检查步骤和第二次清洁步骤,能够获得在主表面上氯原子浓度降低的GaAs半导体衬底。在此情况下,为了获得在主表面上氯原子浓度不超过1×1013cm-2的GaAs半导体衬底,优选经第二次清洁后包含在清洁室中的氯原子浓度不超过1500ng·m-3。而且,为了获得在主表面上氯原子浓度不超过3×1012cm-2的GaAs半导体衬底,更优选经第二次清洁后包含在清洁室中的氯原子浓度不超过400ng·m-3
[实施方案3]
参考图4,根据本发明的一个实施方案,Ⅲ-Ⅴ族化合物半导体器件包括GaAs半导体衬底10和至少一层Ⅲ-Ⅴ族化合物半导体层20,所述GaAs半导体衬底10中主表面10m相对于(100)面10a具有6°~16°的倾斜角θ,且在主表面10m上的氯原子浓度不超过1×1013cm-2,所述化合物半导体层20包含不少于三种元素且在GaAs半导体衬底10的主表面10m上形成。由于在这类半导体器件中,在GaAs半导体衬底主表面上的氯原子浓度不超过1×1013cm-2,因此很少的氯原子会进入Ⅲ-Ⅴ族化合物半导体层中,从而提高了半导体器件的性能。
参考图4,本实施方案的Ⅲ-Ⅴ族化合物半导体器件,例如LED,包括用作GaAs半导体衬底10的n型GaAs半导体衬底;以及n型Alx1Gay1In1-x1-y1P(0<x1,0<y1,x1+y1<1)半导体层21、具有由五对阱层(Gay3In1-y3P(0<y3<1)层)和阻挡层(Alx4Gay4In1-x4-y4P(0<x4,0<y4、x4+y4<1)层)形成的具有多量子阱结构的发光层22和p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半导体层23,这些层用作在GaAs半导体衬底10主表面10m上形成的至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20。
本实施方案的LED还包括在p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半导体层23上形成的、用作含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20的最上层的p型GaAs接触层25,在p型GaAs接触层25上形成的作为p-侧电极30的Au-Zn电极,以及在其上未形成Ⅲ-Ⅴ族化合物半导体层20的n型GaAs半导体衬底(GaAs半导体衬底10)的主表面上形成的作为n-侧电极40的Au-Ge电极。
由于在本实施方案的LED中,GaAs半导体衬底10主表面10m上的氯原子浓度不超过1×1013cm-2,因此很少的氯原子会进入Ⅲ-Ⅴ族化合物半导体层20中,因此从发光层22的光发射不会被干扰。从而能够获得高的光发射强度。
[实施方案4]
参考图4,根据本发明的Ⅲ-Ⅴ族化合物半导体器件制造方法的一种实施方案涉及实施方案3的Ⅲ-Ⅴ族化合物半导体器件制造方法,包括GaAs半导体衬底10的制备步骤、在GaAs半导体衬底10主表面10m上的至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20的生长步骤。使用这样的制造方法,能够容易地获得具有高性能的Ⅲ-Ⅴ族化合物半导体器件。
在GaAs半导体衬底10的制备步骤中,例如,能够制备通过实施方案2的制造方法获得的GaAs半导体衬底。
另外,参考图4,在GaAs半导体衬底10主表面10m上的至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20的生长步骤中,例如,通过MOVPE(有机金属气相外延)法,依次生长n型Alx1Gay1In1-x1-y1P(0<x1,0<y1,x1+y1<1)半导体层21,具有由五对阱层(Gay3In1-y3P(0<y3<1)层)和阻挡层(Alx4Gay4In1-x4-y4P(0<x4,0<y4,x4+y4<1)层)形成的具有多量子阱结构的发光层22,以及p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半导体层23,作为在用作GaAs半导体衬底10的n型GaAs半导体衬底的主表面上的至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20。
接着,通过MOVPE(有机金属气相外延)法,在p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半导体层23上生长p型GaAs接触层25,作为Ⅲ-Ⅴ族化合物半导体层20的最上层。
然后,通过真空沉积在p型GaAs接触层25上形成作为p-侧电极30的Au-Zn电极,并通过真空沉积在未形成Ⅲ-Ⅴ族化合物半导体层20的n型GaAs半导体衬底(GaAs半导体衬底10)的主表面上形成作为n-侧电极40的Au-Ge电极。
[实施例1]
1.制备GaAs半导体晶片
用线锯(wire saw)在[011]方向上沿平行于自(100)面倾斜15°的面切割GaAs半导体锭,以获得GaAs半导体晶片,所述半导体锭通过垂直舟法(vertical boat method)(垂直布里奇曼(bridgeman)法)生长。GaAs半导体晶片的主表面是这样的面,其在[011]方向上相对于从面(100)倾斜15°的面,角度不超过0.1°。GaAs半导体晶片的外围部分用金刚石磨石进行磨削以使外部构型成型。为了除去具有外部构型形状的GaAs半导体晶片中的加工变质层,用含氨水和过氧化氢的水溶液对其主表面进行蚀刻(氨水的浓度:4质量%,过氧化氢的浓度:4质量%)。
2.抛光步骤(S1)
将GaAs半导体晶片中与被抛光的主表面相对的主表面(主后表面)上蜡并粘合到加热的陶瓷板上。在陶瓷板冷却后,根据如下所述程序在GaAs半导体晶片的主表面上实施磨平、粗抛光和微细抛光。首先,使用平均粒度为6μm的SiC磨粒或氧化铝磨粒进行研磨。其次,使用平均粒度为0.03μm的硅溶胶与氯基研磨剂(由富士美株式会社(FujimiIncorporated)制造的INSEC NIB)的混合物进行粗抛光。然后,使用氯基研磨剂(由富士美株式会社制造的INSEC NIB)进行微细抛光。
3.第一次清洁步骤(S2)
在上述抛光以后,用高纯水(在本申请中是指提纯过的纯水,电阻率不小于10MΩ·cm,下文中也使用此水)对GaAs半导体晶片进行清洁,并从陶瓷板上分离所述晶片。其次,将经历过上述抛光的GaAs半导体晶片移入清洁室中,在清洁室中如下所述用有机溶剂清洁、用一种酸和碱清洁以及用纯水清洁。首先,用有机溶剂清洁是用异丙醇对晶片主后表面上的蜡进行清洁。其次,用1质量%的盐酸和0.5质量%的TMAH(氢氧化四甲铵)中的一种进行清洁。然后,用高纯水进行纯水清洁。随后,使用异丙醇对在清洁室中经历过第一次清洁的GaAs半导体晶片进行醇蒸汽干燥。
4.检查步骤(S3)
接着,在清洁室中检查干燥的GaAs半导体晶片的厚度和主表面平整度。尽管对检查方法没有特别限制,但用非接触式厚度仪等检查晶片的厚度,并用菲佐干涉仪等检查主表面的平整度。
5.第二次清洁步骤(S4)
接着,根据下述程序,在清洁室中用不同于盐酸的酸和碱中的一种进行清洁,并且用纯水清洁检查过的GaAs半导体晶片。首先,用1质量%的硝酸和0.5质量%的氨水进行清洁。然后,使用高纯水进行纯水清洁。随后,使用异丙醇对经历过第二次清洁的GaAs半导体晶片进行醇蒸汽干燥。
参考图3,将空气经过纯水雾2w由外部引入清洁室1,在清洁室1中进行上述第一次清洁步骤、检查步骤和第二次清洁步骤,并通过含活性炭的过滤器4f使引入的空气循环。因此,包含在清洁室中的氯原子浓度保持在低水平,在上述第二次清洁后包含在清洁室中的氯原子浓度为120ng·m-3
对经历上述步骤的GaAs半导体晶片(即,GaAs半导体衬底)进行表面检查,并将所述GaAs半导体衬底在清洁室中放置两个小时。当用TXRF测量时,GaAs半导体衬底主表面上的氯原子浓度为167×1010cm-2。结果示于表1中。
6.生长AlxGayIn1-x-yP(0<x,0<y,x+y<1)外延层
接着,参考图5,通过MOVPE(有机金属气相外延)法,在GaAs半导体衬底10的主表面10m上,依次外延生长1μm厚的n型Alx1Gay1In1-x1-y1P(x1=0.25,y1=0.25)半导体层21,具有由五对10nm厚的阱层(Gay3In1-y3P(y3=0.5)半导体层)和10nm厚的阻挡层(Alx4Gay4In1-x4-y4P(x4=0.25,y4=0.25)半导体层)形成的多量子阱结构的发光层22,以及p型Alx2Gay2In1-x2-y2P(x2=0.25,y2=0.25)半导体层23,作为至少一层含不少于三种元素的Ⅲ-Ⅴ族化合物半导体层20。将如上所述获得的多个外延生长层称作AlGaInP外延层。
如下所述测量了上述获得的AlGaInP外延层的PL(光致发光)强度。将作为激发光的Ar激光施加到AlGaInP外延层,对作为从AlGaInP外延层发射的PL光的、具有不小于600nm且不超过700nm波长的光进行光谱测定,通过光电倍增管对经过光谱测定的光进行检测以计算PL强度。本实施例中AlGaInP外延层的PL强度为70AU(任意单位)。结果示于表1中。
[实施例2]
除了第二次清洁以后包含在清洁室中氯原子的浓度X为750ng·m-3以外,以与实施例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,并获得GaAs半导体衬底。本实施例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为668×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本实施例中AlGaInP外延层的PL强度Z为64AU。结果示于表1中。
[比较例1]
除了第一次清洁步骤、检查步骤和第二次清洁步骤未在上述清洁室中进行,且第二次清洁以后包含在衬底周围气氛中氯原子的浓度X为1514ng·m-3以外,以与实施例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,获得GaAs半导体衬底。本比较例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为1302×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本比较例中AlGaInP外延层的PL强度Z为60AU。结果示于表1中。
[比较例2]
除了第二次清洁以后包含在衬底周围气氛中氯原子的浓度X为5387ng·m-3以外,以与比较例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,获得GaAs半导体衬底。本比较例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为2299×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本比较例中AlGaInP外延层的PL强度Z为53AU。
[比较例3]
除了第二次清洁以后包含在衬底周围气氛中氯原子的浓度X为2471ng·m-3以外,以与比较例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,获得GaAs半导体衬底。本比较例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为2413×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本比较例中AlGaInP外延层的PL强度Z为51AU。
[比较例4]
除了第二次清洁以后包含在衬底周围气氛中氯原子的浓度X为5700ng·m-3以外,以与比较例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,获得GaAs半导体衬底。本比较例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为4421×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本比较例中AlGaInP外延层的PL强度Z为38AU。
[比较例5]
除了第二次清洁以后包含在衬底周围气氛中氯原子的浓度X为6800ng·m-3以外,以与比较例1中相同的方式在GaAs半导体晶片上进行抛光步骤、第一次清洁步骤、检查步骤以及第二次清洁步骤,获得GaAs半导体衬底。本比较例中获得的GaAs半导体衬底主表面上的氯原子浓度Y为4895×1010cm-2。接着,以与实施例1中相同的方式在GaAs半导体衬底主表面上形成AlGaInP外延层。本比较例中AlGaInP外延层的PL强度Z为32AU。结果示于表1中。
[表1]
 
实施例1 实施例2 比较例1 比较例2 比较例3 比较例4 比较例5
第二次清洁后在气氛中所含的氯原子的浓度X(ng·m-3) 120 750 1514 5387 2471 5700 6800
衬底主表面上的氯原子浓度Y(×1010cm-2) 167 668 1302 2299 2413 4421 4895
AlGaInP外延层的PL强度Z(AU) 70 64 60 53 51 38 32
在图6的图中,将实施例1和2与比较例1~5中经第二次清洁后衬底周围气氛中所含的氯原子浓度X(对于实施例1和2,为清洁室中所含的氯原子浓度)(单位:ng·m-3)与衬底主表面上氯原子浓度Y(单位:×1010cm-2)之间的关系分别被绘制为点A~G。而且,其它实施例和比较例中的上述关系也被绘制在图6的图中。
从图6能够看出,经第二次清洁后衬底周围气氛中所含的氯原子浓度X(单位:ng·m-3)与衬底主表面上氯原子浓度Y(单位:×1010cm-2)之间存在用下列方程式表示的相互关系(1):
Y=1.3066X0.9261              (1)
相关系数r为0.8709。应当注意,在图6中使用双对数坐标,方程式(1)可表示为logY=0.9261logX+1.3066。
由方程式(1)发现,当经第二次清洁后清洁室中所含的氯原子浓度X不超过1500ng·m-3时,能够获得其主表面上氯原子浓度Y不超过1×1013cm-2的GaAs半导体衬底,当经第二次清洁后清洁室中所含的氯原子浓度X不超过400ng·m-3时,能够获得其主表面上氯原子浓度Y不超过3×1012cm-2的GaAs半导体衬底。
此外,在图7的图中,将实施例1和2与比较例1~5中的衬底主表面上的氯原子浓度Y(单位:×1010cm-2)与在衬底主表面上形成的AlGaInP外延层的PL强度Z(单位:AU(任意单位))之间的关系分别绘制为点A~G。
从图7能够看出,在衬底主表面上的氯原子浓度Y(单位:×1010cm-2)与在衬底主表面上形成的AlGaInP外延层的PL强度Z(单位:AU)之间存在用下列方程(2)表示的相互关系:
Z=-0.0075Y+69.792            (2)
关联系数r为0.9972。
从方程式(2)看出,在主表面上氯原子浓度Y不超过1×1013cm-2的GaAs半导体衬底主表面上形成的AlGaInP外延层具有不小于62AU的高PL强度,且在主表面上氯原子浓度Y不超过3×1012cm-2的GaAs半导体衬底主表面上形成的AlGaInP外延层具有不小于69AU的高PL强度。这里,具有有更高PL强度的AlGaInP外延层的半导体器件发射的光更强且具有降低的阀值,这展示了更高的性能。
尽管已经对本发明进行了详细地描述和说明,但应清楚地理解,依靠说明和实例仅是为了说明本发明而不是为了限制本发明,本发明的范围应由权利要求书来限定。

Claims (12)

1.GaAs半导体衬底,其包括相对于(100)面具有6°~16°倾斜角的主表面,其中在所述主表面上的氯原子的浓度不超过1×1013cm-2
2.如权利要求1所述的GaAs半导体衬底,其中在所述主表面上的氯原子的所述浓度不超过3×1012cm-2
3.GaAs半导体衬底制造方法,所述衬底包括相对于(100)面具有6°~16°倾斜角的主表面,在所述主表面上的氯原子浓度不超过1×1013cm-2,所述制造方法包括:
抛光GaAs半导体晶片的抛光步骤;
清洁所述经抛光的GaAs半导体晶片的第一次清洁步骤;
对经历过所述第一次清洁的所述GaAs半导体晶片的厚度和主表面平整度进行检查的检查步骤;以及
用不同于盐酸的酸和碱中的一种对所述经检查的GaAs半导体晶片进行清洁的第二次清洁步骤。
4.如权利要求3所述的GaAs半导体衬底制造方法,其中所述第一次清洁步骤包括:用盐酸清洁所述经抛光的GaAs半导体晶片的盐酸清洁分步骤。
5.如权利要求4所述的GaAs半导体衬底制造方法,其中
所述第一次清洁步骤、所述检查步骤和所述第二次清洁步骤在清洁室中进行,并且
通过纯水雾将空气从外部引入到所述清洁室内,所述被引入的空气通过含活性炭的过滤器循环。
6.如权利要求5所述的GaAs半导体衬底制造方法,其中在所述第二次清洁后,在所述清洁室中所含的氯原子的浓度不超过1500ng·m-3
7.如权利要求5所述的GaAs半导体衬底制造方法,其中在所述第二次清洁后,在所述清洁室中所含的氯原子的浓度不超过400ng·m-3
8.如权利要求3所述的GaAs半导体衬底制造方法,其中
所述第一次清洁步骤、所述检查步骤和所述第二次清洁步骤在清洁室中进行,并且
通过纯水雾将空气从外部引入到所述清洁室内,所述被引入的空气通过含活性炭的过滤器循环。
9.如权利要求8所述的GaAs半导体衬底制造方法,其中在所述第二次清洁后,在所述清洁室中所含的氯原子的浓度不超过1500ng·m-3
10.如权利要求8所述的GaAs半导体衬底制造方法,其中在所述第二次清洁后,在所述清洁室中所含的氯原子的浓度为不超过400ng·m-3
11.Ⅲ-Ⅴ族化合物半导体器件,其包括:
GaAs半导体衬底,所述衬底包括相对于(100)面具有6°~16°倾斜角的主表面,在所述主表面上的氯原子的浓度不超过1×1013cm-2;和
至少一层Ⅲ-Ⅴ族化合物半导体层,所述半导体层包含在所述GaAs半导体衬底的所述主表面上形成的至少三种元素。
12.Ⅲ-Ⅴ族化合物半导体器件制造方法,所述半导体器件包括GaAs半导体衬底和至少一层Ⅲ-Ⅴ族化合物半导体层,所述GaAs半导体衬底包括相对于(100)面具有6°~16°倾斜角的主表面,在所述主表面上的氯原子的浓度不超过1×1013cm-2,所述Ⅲ-Ⅴ族化合物半导体层包含在所述GaAs半导体衬底的所述主表面上形成的至少三种元素,所述制造方法包括如下步骤:
制备所述GaAs半导体衬底;以及
在所述GaAs半导体衬底的所述主表面上生长所述至少一层Ⅲ-Ⅴ族化合物半导体层。
CNA2008101788825A 2007-12-04 2008-12-04 GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法 Pending CN101452894A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007313286 2007-12-04
JP2007313286A JP2009137776A (ja) 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
CN101452894A true CN101452894A (zh) 2009-06-10

Family

ID=40674884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101788825A Pending CN101452894A (zh) 2007-12-04 2008-12-04 GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法

Country Status (4)

Country Link
US (1) US8044493B2 (zh)
JP (1) JP2009137776A (zh)
CN (1) CN101452894A (zh)
TW (3) TW200940757A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN110234801A (zh) * 2017-05-26 2019-09-13 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
US10460924B2 (en) 2013-02-15 2019-10-29 Freiberger Compound Materials Gmbh Process for producing a gallium arsenide substrate which includes marangoni drying
CN111376169A (zh) * 2018-12-28 2020-07-07 安集微电子科技(上海)股份有限公司 一种抛光后晶圆的清洗方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP6310263B2 (ja) * 2014-01-30 2018-04-11 株式会社ニューフレアテクノロジー 検査装置
JP2017032457A (ja) * 2015-08-04 2017-02-09 株式会社ニューフレアテクノロジー パターン検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905667B2 (ja) * 1992-12-17 1999-06-14 シャープ株式会社 Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置
JPH0738194A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH08130337A (ja) * 1994-09-09 1996-05-21 Sanyo Electric Co Ltd 磁気抵抗素子及びその製造方法
JP2882355B2 (ja) * 1996-04-10 1999-04-12 住友電気工業株式会社 Iii −v族化合物半導体ウエハ及びその製造方法
JP3132433B2 (ja) * 1997-09-11 2001-02-05 日本電気株式会社 無秩序化結晶構造の製造方法、半導体レーザの製造方法及びウィンドウ構造半導体レーザの製造方法
US6639926B1 (en) * 1998-03-25 2003-10-28 Mitsubishi Chemical Corporation Semiconductor light-emitting device
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP2001196333A (ja) * 2000-01-11 2001-07-19 Hitachi Cable Ltd オフアングル付き半導体ウエハ
JP3480411B2 (ja) 2000-02-10 2003-12-22 住友電気工業株式会社 Iii−v族化合物半導体ウェハおよびその製造方法
KR100382481B1 (ko) * 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460924B2 (en) 2013-02-15 2019-10-29 Freiberger Compound Materials Gmbh Process for producing a gallium arsenide substrate which includes marangoni drying
US11170989B2 (en) 2013-02-15 2021-11-09 Freiberger Compound Materials Gmbh Gallium arsenide substrate comprising a surface oxide layer with improved surface homogeneity
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN110234801A (zh) * 2017-05-26 2019-09-13 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
CN110234801B (zh) * 2017-05-26 2021-01-12 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
CN112838122A (zh) * 2017-05-26 2021-05-25 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
CN111376169A (zh) * 2018-12-28 2020-07-07 安集微电子科技(上海)股份有限公司 一种抛光后晶圆的清洗方法

Also Published As

Publication number Publication date
TW201533853A (zh) 2015-09-01
JP2009137776A (ja) 2009-06-25
TW200940757A (en) 2009-10-01
TWI634623B (zh) 2018-09-01
TW201220439A (en) 2012-05-16
US8044493B2 (en) 2011-10-25
TWI634624B (zh) 2018-09-01
US20090140390A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
CN101452894A (zh) GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法
TWI462165B (zh) Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
US8404566B2 (en) Light emitting diode and method for manufacturing the same
US20120135549A1 (en) Method of Processing Gallium-Nitride Semiconductor Substrates
US8022413B2 (en) Group III nitride semiconductor substrate and method for cleaning the same
WO2014057748A1 (ja) Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
EP1731897A2 (en) Damage evaluation method and production method of compound semiconductor member
US9303976B2 (en) Substrate processing system and substrate processing program
KR101723780B1 (ko) 질화갈륨층을 포함하는 기판 및 그 제조 방법
TW200818294A (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
JP6337686B2 (ja) GaN基板およびGaN基板の製造方法
JP2009021572A (ja) 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
CN106252481B (zh) 一种实现蓝宝石衬底重复利用的垂直led芯片制备方法
CN1590986A (zh) 基板检查方法及装置、氮化物半导体元件制造方法及装置
TW200421472A (en) Method for cutting semiconductor using wafer laser scribing process
CN103531678A (zh) 一种去除衬底上GaN基外延层的方法
JP5004885B2 (ja) 半導体構造の加工方法
CN102651431A (zh) 制造GaN粉末的方法及氮化物基发光器件
JP4939087B2 (ja) 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP4168546B2 (ja) 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法
JP7160815B2 (ja) 窒化ガリウム基板、自立基板および機能素子
JPWO2015140849A1 (ja) 紫外線発光素子の製造方法、紫外線発光素子
JP5648726B2 (ja) GaN基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
CN114447162A (zh) 一种免蚀刻制作led芯片的方法及led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090610