KR101723780B1 - 질화갈륨층을 포함하는 기판 및 그 제조 방법 - Google Patents

질화갈륨층을 포함하는 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101723780B1
KR101723780B1 KR1020167016211A KR20167016211A KR101723780B1 KR 101723780 B1 KR101723780 B1 KR 101723780B1 KR 1020167016211 A KR1020167016211 A KR 1020167016211A KR 20167016211 A KR20167016211 A KR 20167016211A KR 101723780 B1 KR101723780 B1 KR 101723780B1
Authority
KR
South Korea
Prior art keywords
substrate
gallium nitride
nitride layer
dry etching
etching
Prior art date
Application number
KR1020167016211A
Other languages
English (en)
Other versions
KR20160077222A (ko
Inventor
슈헤이 히가시하라
마코토 이와이
가츠히로 이마이
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20160077222A publication Critical patent/KR20160077222A/ko
Application granted granted Critical
Publication of KR101723780B1 publication Critical patent/KR101723780B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

질화갈륨층을 갖는 기판에 있어서, 질화갈륨층의 표면 처리 후의 표면 손상을 저감하여, 그 위에 형성하는 기능 소자의 품질을 개선한다. 적어도 질화갈륨층을 갖는 기판(4)을 제공한다. 유도 결합식 플라즈마 발생 장치를 구비한 플라즈마 에칭 장치를 이용하며, 규격화된 직류 바이어스 전위를 -10 V/㎠ 이상으로 하여 불소계 가스를 도입하여, 질화갈륨층(3)의 표면(3a)을 드라이 에칭 처리한다.

Description

질화갈륨층을 포함하는 기판 및 그 제조 방법{SUBSTRATE INCLUDING GALLIUM NITRIDE LAYER AND PROCESS FOR MANUFACTURING SAME}
본 발명은 질화갈륨층을 포함하는 기판 및 그 제조 방법에 관한 것이다.
각종 광원의 백색 LED화가 진행되고 있다. 백라이트나 전구 등의 저휘도 LED는 이미 보급이 진행되어 있으며, 최근은 프로젝터나 헤드라이트 등의 고휘도 LED에의 적용 검토가 활발화되어 있다. 현재 주류의 백색 LED는, 사파이어 하지 기판 상에 MOCVD법으로 13족 원소 질화물로 이루어지는 발광층을 형성한 것이다.
고휘도 LED 제작용의 하지 기판으로서, 사파이어보다 성능 향상을 기대할 수 있는 GaN 자립 기판이나 GaN 후막 템플릿이 기대되고, 활발히 연구 개발이 행해지고 있다.
GaN 후막 템플릿이란, 사파이어 등의 하지 기판의 위에, 10 ㎛ 이상의 두께의 GaN막을 제작한 것으로, GaN 자립 기판보다 저비용으로 제작할 수 있다. 본 발명자들은 액상법을 이용하여, GaN 자립 기판에 가까운 성능을 갖는 GaN 후막 템플릿을 개발하였다. 전술한 MOCVD법에 따른 사파이어 상의 GaN 박막의 두께는 통상 수 마이크론이기 때문에, 상기 두께의 것을 후막이라고 부르기로 한다.
GaN 후막 템플릿 상에 LED를 제작하면, 사파이어 상에 제작한 경우보다 고성능이며, GaN 자립 기판 상에 제작한 경우보다 저비용인 것을 기대할 수 있다.
GaN 기판은, HVPE법이나 플럭스법 등에 따라 제작한 GaN 결정을 연마 가공함으로써 얻을 수 있다. GaN 결정 상에 고휘도 LED를 제작하기 위해서는, GaN 결정의 표면 상태가 양호한 것이 요구된다. 즉, 나노미터 레벨의 평탄도를 가지며, 상처(스크래치)가 없고, 가공에 의한 손상(가공 변질층)이 없는 상태가 바람직하다.
GaN 결정의 표면 마무리에는 몇 가지의 방법이 있다. 다이아몬드 지립을 이용하는 기계 연마인 랩 마무리, 콜로이달 실리카 등의 지립을 포함하는 산성 또는 알칼리성의 슬러리를 이용하여 화학 반응과 기계 연마를 병용하는 CMP 마무리, 반응성 이온 플라즈마에 의한 드라이 에칭 마무리 등을 예시할 수 있다. 이들 중에서, CMP 마무리가 가장 일반적이다.
랩 마무리의 메리트는, 가공 속도가 빠르기 때문에 단시간에 마무리가 가능하다는 점이다. 그러나, 한편으로 표면에 스크래치가 생기기 쉽고, 또한 표면에 가공 변질층이 존재하기 때문에, 기판 상에 형성하는 발광층의 품질이 열화하기 쉬운 문제가 있다.
CMP 마무리에서는, 표면의 가공 변질층이 없고, 스크래치가 생기기 어려운 점이 메리트이다. 그러나, 가공 속도가 매우 느리기 때문에 가공에 시간이 걸려 생산성이 나쁘다. 또한, 장시간의 CMP 처리에서는 화학 반응의 영향이 강하게 반영되어, 표면에 미소한 피트(pit)를 발생시키기 쉽다.
드라이 에칭 마무리는, 평활 표면을 얻기 어려운 것이나 오염이 발생하기 쉬운 약점이 있지만, 가공 속도가 비교적 빠르고, 플라즈마 제어를 확실히 할 수 있으면 가공 변질층을 실용 가능 레벨로 억제할 수 있다고 하는 메리트가 있다.
GaN 결정의 드라이 에칭에 대해서는, 이하와 같은 문헌이 알려져 있다.
예컨대, 특허문헌 1에는, CF4 가스를 이용한 방법이 개시되어 있다.
또한, 특허문헌 2에는, 규소 함유 가스를 이용하는 방법이 개시되어 있다.
또한, 특허문헌 3에는, 연마 후의 GaN계 화합물 반도체를 에칭하는 방법이 개시되어 있다.
또한, 특허문헌 4에는, CMP 후의 GaN 결정 기판을 드라이 에칭하는 방법이 개시되어 있다.
또한, 특허문헌 5에는, 드라이 에칭에 의한 가공 변질층의 제거에 대해서 개시되어 있다.
또한, 특허문헌 6에는, 표면 처리에 따른 불순물에 관한 기재가 있다.
특허문헌 1: 일본 특허 제2613414호 특허문헌 2: 일본 특허 제2599250호 특허문헌 3: 일본 특허 공개 제2001-322899호 특허문헌 4: 일본 특허 제3546023호 특허문헌 5: 일본 특허 제4232605호 특허문헌 6: 일본 특허 공개 제2009-200523호
GaN 기판을 드라이 에칭하는 경우, 통상은 염소계의 가스를 이용한다. 이는 염소계 가스를 이용하는 편이 일반적으로는 가공 속도가 빠르기 때문이다. 예컨대, 특허문헌 4나 특허문헌 6에 따르면, GaN계 화합물 반도체의 드라이 에칭에는 염소계 가스가 적합하게 이용된다.
불소계 가스는, Si 기판의 에칭에서는 다용되지만, GaN계 재료에 이용하는 일은 드물다.
그러나, GaN 기판을 염소계 가스로 드라이 에칭하면, 여러 가지 조건을 검토하여도, 무시할 수 없는 레벨의 가공 손상이 남는 것을 알았다.
이 때문에, 본 발명자는 불소계 가스에 착안하여, GaN 기판의 표면의 드라이 에칭을 시도하고 있었다. 여기서, 특허문헌 1에서는, CF4 가스를 이용하여 GaN 기판의 표면의 드라이 에칭을 행하고 있다. 이 표면 처리 후의 GaN 기판의 표면을 포토 루미네선스로 관찰하면, 강도비가 강한 발광 피크가 관찰되었다. 그런데, 이 기판 상에 발광층을 형성하면, 저전압 구동 시에 있어서의 누설 전류가 매우 많아져, LED 특성이 좋지 않은 것이 판명되었다.
본 발명의 과제는, 적어도 표면에 질화갈륨층을 갖는 기판에 있어서, 질화갈륨층의 표면 처리 후의 표면 손상을 저감하는 것이다.
본 발명은 적어도 표면에 질화갈륨층을 포함하는 기판으로서,
유도 결합식 플라즈마 발생 장치를 구비한 플라즈마 에칭 장치를 이용하며, 불소계 가스를 도입하여, 상기 질화갈륨층의 표면을 드라이 에칭 처리한 것을 특징으로 한다.
또한, 본 발명은 적어도 표면에 질화갈륨층을 갖는 기판을 제조하는 방법으로서,
유도 결합식 플라즈마 발생 장치를 구비한 플라즈마 에칭 장치를 이용하며, 불소계 가스를 도입하여, 상기 질화갈륨층의 표면을 드라이 에칭 처리하는 것을 특징으로 한다.
본 발명자는, CF4 가스로 에칭 처리한 후의 GaN 기판의 표면을, 특허문헌 1의 기재에 따라 포토 루미네선스에 의해 측정한 바, 피크 강도 비율이 크고, 표면 상태가 좋은 것으로 생각되었다. 여기서, 적어도 표면에 질화갈륨층을 갖는 기판을 「GaN 기판」이라고 부르기로 한다. 그러나, 그 위에 발광층을 형성하면, 저구동 전압 시의 누설 전류가 큰 것을 알았다.
그래서, 본 발명자는, CF4 가스로 에칭 처리한 후의 GaN 기판의 표면을, 캐소드 루미네선스(이하, CL이라고 부름)로 관찰하여 보았다. 그러자, 명부에 대한 드라이 에칭 전후의 CL 스펙트럼의 피크 강도비가 아직 낮았다. 즉, 드라이 에칭 전보다 상은 보이게 되었지만, 여전히 발광 스펙트럼 강도비가 낮아, 암상(暗像)이 되어, 다크 스폿은 명확하게 관찰할 수 없었다.
이 이유에 대해서는, 이하와 같이 생각된다. 즉, GaN 기판의 표면의 가공 손상의 유무는, 포토 루미네선스(이하, PL이라고 부름)라도 CL이라도 관찰할 수 있는 것이다. 그러나, PL보다 CL 쪽이 가공 손상에 대한 감도가 높다. 왜냐하면, PL은 레이저 광을 기판에 입사시켜 그 발광을 관찰하기 때문에, 레이저 광이 투과하는 미크론 레벨의 깊이의 분해능밖에 없다. 한편으로, CL에서는, 전자선을 입사하여 그 발광을 관찰하지만, 전자선은 최외측 표면에서 조속하게 흡수되기 때문에, 최외측 표면의 정보만을 얻을 수 있기 때문이다.
이 결과, 염소계 가스로 드라이 에칭 처리하면, 가공량을 늘려도, CL상이 밝아지지 않는 것을 알았다.
또한, CF4 가스로 에칭 처리한 후의 GaN 기판의 표면을 PL로 관측한 경우에는, 미세한 손상을 검출할 수 없었던 것으로 생각된다.
본 발명자는 이 지견에 기초하여, 특허문헌 1의 방법을 더 검토하였다. 이 결과, 특허문헌 1에서는, 평행 평판 방식으로 CF4 가스의 플라즈마를 생성시키고 있는 점에 착안하여, 이것을 유도 결합 방식의 플라즈마로 변경해 보았다. 이 결과, PL뿐만 아니라, CL이라도 강도비의 콘트라스트가 큰 화상이 얻어져, 다크 스폿을 명료하게 관측할 수 있는 것을 발견하였다. 이것은, GaN 기판의 표면 상태가 현저히 개선된 것을 나타내고 있다.
이 원인은 분명하지 않지만, 본 발명의 기판에서는, 휘발하기 어려운 GaF3이 반응, 생성되어, 그것이 표면 보호의 역할을 담당하고 있는 것 등이 생각된다.
도 1의 (a)는 종결정 기판(1) 상에 형성된 질화갈륨층(2)을 나타내는 모식도이고, (b)는 GaN 기판을 나타내는 모식도이며, (c)는 GaN 기판(4) 상에 기능 소자 구조(5)를 형성하여 이루어지는 기능 소자(15)를 나타내는 모식도이다.
(용도)
본 발명은 고품질인 것이 요구되는 기술 분야, 예컨대 포스트 형광등이라고 불리는 고연색성의 청색 LED나 고속 고밀도 광 메모리용 청자(靑紫) 레이저, 하이브리드 자동차용의 인버터에 이용하는 파워 디바이스 등에 이용할 수 있다.
(적어도 표면에 질화갈륨층을 갖는 기판)
본 발명의 기판은 적어도 표면에 질화갈륨층을 갖는 것이다. 이하, 이것을 「GaN 기판」이라고 부르는 경우가 있다. 본 발명의 기판은 질화갈륨만으로 이루어지는 자립 기판이어도 좋다. 혹은, 본 발명의 GaN 기판은 별개 부재의 지지 기판 상에 질화갈륨층을 형성하여 이루어지는 기판이어도 좋다. 또한, GaN 기판에는, 질화갈륨층이나 지지 기판 이외에, 하지층, 중간층, 버퍼층 등의 다른 층을 포함하고 있어도 좋다.
적합한 실시형태에 있어서는, 도 1의 (a)에 나타내는 바와 같이, 종결정 기판(1)의 표면(1a)에 질화갈륨층(2)을 형성한다. 이어서, 바람직하게는, 질화갈륨층(2)의 표면(2a)을 연마 가공함으로써, 도 1의 (b)에 나타내는 바와 같이 질화갈륨층(3)을 얇게 하여, GaN 기판(4)을 얻는다. 도면 부호 3a는 연마 후의 표면이다.
이렇게 하여 얻어진 GaN 기판(4)의 표면(3a)에 기능층(5)을 기상법으로 형성하여, 기능 소자(15)를 얻을 수 있다[도 1의 (c)]. 단, 도면 부호 5a, 5b, 5c, 5d, 5e는, 표면(3a) 상에 성장한 적당한 에피택셜층이다.
종결정 기판(1)은 전체가 GaN의 자립 기판으로 이루어져 있어도 좋다. 혹은, 종결정 기판(1)은, 지지 기판과, 지지 기판 상에 마련된 종결정막으로 이루어져 있어도 좋다. 또한, 바람직하게는, 질화갈륨층(2)의 표면(2a)을 연마 가공함으로써, 질화갈륨층을 얇게 하여, GaN 기판을 얻는다.
본 발명에서는, 이 GaN 기판의 표면을 드라이 에칭한다. 적합한 실시형태에 있어서는, 이 표면을 기계 연마한 후, 화학 기계 연마를 거치는 일없이 드라이 에칭 처리한다.
(종결정)
적합한 실시형태에 있어서는, 종결정은 질화갈륨 결정으로 이루어진다. 종결정은 자립 기판(지지 기판)을 형성하고 있어도 좋고, 혹은 별도의 지지 기판 상에 형성된 종결정막이어도 좋다. 이 종결정막은 1층이어도 좋고, 혹은 지지 기판측에 버퍼층을 포함하고 있어도 좋다.
종결정막의 형성 방법은 기상 성장법이 바람직하지만, 유기 금속 화학 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법, 하이드라이드 기상 성장(HVPE)법, 펄스 여기 퇴적(PXD)법, MBE법, 승화법을 예시할 수 있다. 유기 금속 화학 기상 성장법이 특히 바람직하다. 또한, 성장 온도는 950℃∼1200℃가 바람직하다.
지지 기판 상에 종결정막을 형성하는 경우에는, 지지 기판을 구성하는 재질은 한정되지 않지만, 사파이어, AlN 템플릿, GaN 템플릿, GaN 자립 기판, 실리콘 단결정, SiC 단결정, MgO 단결정, 스피넬(MgAl2O4), LiAlO2, LiGaO2, LaAlO3, LaGaO3, NdGaO3 등의 페로브스카이트형 복합 산화물, SCAM(ScAlMgO4)을 예시할 수 있다. 또한 조성식 〔A1- y(Sr1-xBax)y〕〔(Al1 - zGaz)1-u·Du〕O3(A는 희토류 원소이다; D는 니오븀 및 탄탈로 이루어지는 군에서 선택된 1종 이상의 원소이다; y=0.3∼0.98; x=0∼1; z=0∼1; u=0.15∼0.49; x+z=0.1∼2)의 입방정계의 페로브스카이트 구조 복합 산화물도 사용할 수 있다.
질화갈륨층의 육성 방향은, 우르차이트 구조의 c면의 법선 방향이어도 좋고, 또한 a면, m면 각각의 법선 방향이어도 좋다.
종결정의 표면에 있어서의 전위 밀도는, 종결정 상에 마련하는 질화갈륨층의 전위 밀도를 저감한다고 하는 관점에서, 낮은 것이 바람직하다. 이 관점에서는, 종결정층의 전위 밀도는, 7×108 ㎝-2 이하가 바람직하고, 5×108 ㎝-2 이하가 더 바람직하다. 또한, 종결정의 전위 밀도는 품질의 점에서는 낮을수록 좋기 때문에, 하한은 특별히 없지만, 일반적으로는, 5×107 ㎝-2 이상인 경우가 많다.
(질화갈륨층)
질화갈륨층의 제조법은 특별히 한정되지 않지만, 유기 금속 화학 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법, 하이드라이드 기상 성장(HVPE)법, 펄스 여기 퇴적(PXD)법, MBE법, 승화법 등의 기상법, 플럭스법 등의 액상법을 예시할 수 있다.
적합한 실시형태에 있어서는, 질화갈륨층을 플럭스법에 따라 육성한다. 이때, 플럭스의 종류는, 질화갈륨 결정을 생성 가능한 한, 특별히 한정되지 않는다. 적합한 실시형태에 있어서는, 알칼리 금속과 알칼리 토류 금속 중 적어도 한쪽을 포함하는 플럭스를 사용하고, 나트륨 금속을 포함하는 플럭스가 특히 바람직하다.
플럭스에는 갈륨 원료 물질을 혼합하여 사용한다. 갈륨 원료 물질로서는, 갈륨 단체 금속, 갈륨 합금, 갈륨 화합물을 적용할 수 있지만, 갈륨 단체 금속이 취급상으로부터도 적합하다.
플럭스법에 있어서의 질화갈륨 결정의 육성 온도나 육성 시의 유지 시간은 특별히 한정되지 않고, 플럭스의 조성에 따라 적절하게 변경한다. 일례에서는, 나트륨 또는 리튬 함유 플럭스를 이용하여 질화갈륨 결정을 육성하는 경우에는, 육성 온도를 800℃∼950℃로 하는 것이 바람직하고, 800℃∼900℃로 하는 것이 더 바람직하다.
플럭스법에서는, 질소 원자를 포함하는 기체를 포함하는 분위기 하에서 단결정을 육성한다. 이 가스는 질소 가스가 바람직하지만, 암모니아여도 좋다. 분위기의 전압은 특별히 한정되지 않지만, 플럭스의 증발을 방지하는 관점에서는, 3 ㎫ 이상이 바람직하고, 4 ㎫ 이상이 더 바람직하다. 단, 압력이 높으면 장치가 대규모로 되기 때문에, 분위기의 전압은 7 ㎫ 이하가 바람직하고, 5 ㎫ 이하가 더 바람직하다. 분위기 중의 질소 원자를 포함하는 기체 이외의 가스는 한정되지 않지만, 불활성 가스가 바람직하고, 아르곤, 헬륨, 네온이 특히 바람직하다.
(캐소드 루미네선스)
캐소드 루미네선스는, GaN 기판 표면의 미시적인 변동을 평가하는 것이다. 본 발명에서는, 질화갈륨의 밴드 갭에 대응하는 파장의 캐소드 루미네선스를 GaN 기판의 표면에서 측정한다.
맵핑을 실시할 때에는, 각 점에서 캐소드 루미네선스 스펙트럼 분포를 측정하여 특정 파장 영역에서의 발광 강도를 비교함으로써 맵핑이 실시된다. 파장 영역을 한정함으로써, 밴드 갭에 기인한 캐소드 루미네선스 피크 스펙트럼만을 취출할 수 있게 된다. 이때의, 캐소드 루미네선스 피크로부터, 강도의 평균값인 평균 계조(Xave), 강도의 최대값인 피크 계조(Xpeak)가 구해진다.
적합한 실시형태에 있어서는, 상기 캐소드 루미네선스 맵핑 화상에 있어서, 다크 스폿을 검출 가능하다. 캐소드 루미네선스에 있어서, 밴드단에 기인하는 발광에 착안하여 맵핑을 행하면, 전위부는 밴드단에 의한 발광을 관찰할 수 없으며, 주위에 비해서 발광 강도가 급격하게 떨어지기 때문에, 다크 스폿으로서 관찰된다. 발광부와 비발광부를 명확하게 판별할 수 있도록, 가속 전압을 올림으로써 10 ㎸ 이상으로 하는 것이 바람직하다. 특정 시야 범위, 예컨대 100 ㎛ 시야에 있어서의 맵핑으로 비발광부의 다크 스폿 개수를 셈으로써, 다크 스폿 밀도를 어림할 수 있다.
(GaN 기판의 가공 및 형태)
적합한 실시형태에 있어서는, GaN 기판이 원판형이지만, 각판 등의 다른 형태여도 좋다. 또한, 적합한 실시형태에 있어서는, GaN 기판의 치수가, 직경 φ25 ㎜ 이상이다. 이에 의해, 기능 소자의 양산에 알맞은, 취급 용이 GaN 기판을 제공할 수 있다.
GaN 기판의 표면을 연삭, 연마 가공하는 경우에 대해서 서술한다.
연삭(그라인딩)이란, 지립을 본드로 고정한 고정 지립을 고속 회전시키면서 대상물에 접촉시켜, 대상물의 면을 깎아내는 것을 말한다. 이러한 연삭에 의해, 거친 면이 형성된다. 질화갈륨 기판의 바닥면을 연삭하는 경우, 경도가 높은 SiC, Al2O3, 다이아몬드 및 CBN(큐빅질화붕소, 이하 동일함) 등으로 형성되며, 입경이 10 ㎛ 이상, 100 ㎛ 이하 정도의 지립을 포함하는 고정 지립이 바람직하게 이용된다.
또한, 연마(랩핑)란, 유리 지립(고정되어 있지 않은 지립을 말하며, 이하 동일함)을 통해 정반과 대상물을 서로 회전시키면서 접촉시켜, 또는 고정 지립과 대상물을 서로 회전시키면서 접촉시켜, 대상물의 면을 가는 것을 말한다. 이러한 연마에 의해, 연삭의 경우보다 면 거칠기가 작은 면으로서 미연마(폴리싱)의 경우보다 거친 면이 형성된다. 경도가 높은 SiC, Al2O3, 다이아몬드 및 CBN 등으로 형성되며, 입경이 0.5 ㎛ 이상 15 ㎛ 이하 정도인 지립이 바람직하게 이용된다.
미연마(폴리싱)란, 유리 지립을 통해 연마 패드와 대상물을 서로 회전시키면서 접촉시켜, 또는 고정 지립과 대상물을 서로 회전시키면서 접촉시켜, 대상물의 면을 미세하게 갈아 평활화하는 것을 말한다. 이러한 미연마에 의해, 연마의 경우보다 면 거칠기가 작은 결정 성장면이 형성된다.
(유도 결합 플라즈마에 의한 처리)
유도 결합 플라즈마(Inductively Coupled Plasma, 약칭 ICP)는, 가스에 고전압을 검으로써 플라즈마화시켜, 또한 고주파수의 변동 자장에 의해 그 플라즈마 내부에 와전류에 의한 쥬울열을 발생시킴으로써, 고온 플라즈마를 얻는 것이다.
구체적으로는, 석영 유리 등의 관으로 만들어진 기체의 통과하는 유로의 주위에 코일을 감아, 유로에 고주파수의 대전류를 흐르게 함으로써, 고전압과 고주파수의 변동 자장을 생성시키고, 또한 유로에 가스를 흐르게 함으로써, 유도 결합 플라즈마를 발생시킨다. 이 플라즈마를 GaN 기판의 표면에 공급한다.
여기서, 에칭 시에 있어서의 규격화된 직류 바이어스 전위(Vdc/S)를, -10 V/㎠ 이상으로 하는 것이 바람직하다. Vdc는 전극 사이에 인가하는 직류 바이어스 전위(단위 V)이다. 또한, S는 처리 대상인 GaN 표면의 합계 면적(단위 ㎠)이다. Vdc/S는 처리 대상인 GaN 표면의 합계 면적으로 규격화한, 에칭 시의 바이어스 전위이다. 본 발명에서는, Vdc/S를 -10 V/㎠ 이상으로 한다. 질화갈륨 복합 기판의 조합이나 설치 방법에 따라 바이어스 전위는 변화하지만, Vdc/S가 이것을 하회하면, GaN 막 최외측 표면에의 가공 손상이 깊어지기 때문이다. 이 관점에서는, Vdc/S를 -8 V/㎠ 이상으로 하는 것이 더 바람직하다.
또한, GaN 기판 표면의 가공을 촉진한다고 하는 관점에서는, Vdc/S를 -0.005 V/㎠ 이하로 하는 것이 바람직하고, -0.05 V/㎠ 이하로 하는 것이 한층 더 바람직하며, -1.5 V/㎠ 이하로 하는 것이 보다 한층 더 바람직하다.
또한, 에칭 시에 있어어의 바이어스 전위의 전력(전극의 면적으로 규격화한 전력)은, 플라즈마를 안정적으로 생성시킨다고 하는 관점에서는, 0.003 W/㎠ 이상이 바람직하고, 0.03 W/㎠ 이상이 더 바람직하다. 또한, 에칭 시에 있어서의 바이어스 전위의 전력(전극의 면적으로 규격화한 전력)은, GaN 기판 표면의 가공 손상을 줄인다고 하는 관점에서는, 2.0 W/㎠ 이하가 바람직하고, 1.5 W/㎠ 이하가 더 바람직하다.
불소계 가스는, 불화탄소, 불화탄화수소 및 불화유황으로 이루어지는 군에서 선택된 1종 이상의 화합물이 바람직하다.
적합한 실시형태에 있어서는, 불소계 가스가, CF4, CHF3, C4F8 및 SF6으로 이루어지는 군에서 선택된 1종 이상의 화합물이다.
적합한 실시형태에 있어서는, 드라이 에칭 후의 표면의 피트량이, 드라이 에칭 전의 표면의 피트량과 실질적으로 동일하다. 이 피트량은 이하와 같이 하여 측정하는 것이다.
AFM(원자간력 현미경)을 이용하여, 10 ㎛ 시야에 의한 관찰로 표면 관찰을 행하고, 주위에 비해서 1 ㎚ 이상의 오목부를 셈으로써, 어림할 수 있다.
적합한 실시형태에 있어서는, 드라이 에칭 후의 기판 표면의 산술 평균 거칠기(Ra)가, 드라이 에칭 전의 기판 표면의 산술 평균 거칠기(Ra)와 실질적으로 동일하다. 단, Ra는, JIS B 0601(1994)·JIS B 0031(1994)에 의해 규격되어 있는 측정값이다.
(기능층 및 기능 소자)
전술한 기능층은, 단일층이어도 좋고, 복수층이어도 좋다. 또한, 기능으로서는, 고휘도·고연색성의 백색 LED나 고속 고밀도 광 메모리용 청자 레이저 디스크, 하이브리드 자동차용의 인버터용의 파워 디바이스 등에 이용할 수 있다.
GaN 기판 상에 기상법, 바람직하게는 유기 금속 기상 성장(MOCVD)법에 따라 반도체 발광 다이오드(LED)를 제작하면, LED 내부의 전위 밀도가 GaN 기판과 동등해진다.
기능층의 성막 온도는 성막 속도의 관점에서, 950℃ 이상이 바람직하고, 1000℃ 이상이 더 바람직하다. 또한, 결함을 억제한다고 하는 관점에서는, 기능층의 성막 온도는 1200℃ 이하가 바람직하고, 1150℃ 이하가 더 바람직하다.
기능층의 재질은 13족 원소 질화물이 바람직하다. 13족 원소란, IUPAC가 책정한 주기율표에 따른 제13족 원소이다. 13족 원소는, 구체적으로는 갈륨, 알루미늄, 인듐, 탈륨 등이다. 또한, 첨가제로서는, 탄소나, 저융점 금속(주석, 비스무트, 은, 금), 고융점 금속(철, 망간, 티탄, 크롬 등의 천이 금속)을 들 수 있다. 저융점 금속은 나트륨의 산화 방지를 목적으로 하여 첨가하는 경우가 있고, 고융점 금속은 도가니를 넣은 용기나 육성로의 히터 등으로부터 혼입하는 경우가 있다.
발광 소자 구조는, 예컨대, n형 반도체층, 이 n형 반도체층 상에 마련된 발광 영역 및 이 발광 영역 상에 마련된 p형 반도체층을 포함하고 있다. 도 1의 (c)의 발광 소자(15)에서는, GaN 기판(4) 상에, n형 컨택트층(5a), n형 클래드층(5b), 활성층(5c), p형 클래드층(5d), p형 컨택트층(5e)이 형성되어 있어, 발광 소자 구조(5)를 구성한다.
또한, 상기 발광 구조에는, 도시하지 않는 n형 반도체층용의 전극, p형 반도체층용의 전극, 도전성 접착층, 버퍼층, 도전성 지지체 등을 더 마련할 수 있다.
본 발광 구조에서는, 반도체층으로부터 주입되는 정공과 전자의 재결합에 의해 발광 영역에서 광이 발생하면, 그 광을 p형 반도체층 상의 투광성 전극 또는 13족 원소 질화물 단결정막측으로부터 취출한다. 또한, 투광성 전극이란, p형 반도체층의 거의 전체면에 형성된 금속 박막 또는 투명 도전막으로 이루어지는 광 투과성의 전극이 일례이다.
실시예
(실시예 1)
이하의 순서로, GaN 기판을 제조하였다.
구체적으로는, CL(캐소드 루미네선스)에 의한 전위 밀도의 면내 분포가, 외주 1 ㎝를 제외하고 평균 2×108/㎠인, 질화갈륨 종결정으로 이루어지는 자립형의 종결정 기판(1)을 준비하였다. 종결정의 두께는 400 ㎛이다.
종결정 기판(1)을 이용하여 플럭스법에 따라 질화갈륨층(2)을 형성하였다. 구체적으로는, Na, Ga를 도가니에 넣고, 870℃, 4.0 ㎫(질소 분위기)로 5시간 유지한 후에, 10분으로 850℃까지 강하하였다. 이어서, 4.0 ㎫로 20시간 유지하여, 질화갈륨층(2)을 육성하였다. 알루미나 도가니를 이용하며, 출발 원료는 Na:Ga=40 g:30 g이다. 용액 교반을 위해, 600초마다 시계 방향, 반시계 방향으로 회전 방향을 반전시켰다. 회전수는 30 RPM으로 하였다.
반응 후, 실온까지 냉각하여, 플럭스를 에탄올로 화학 반응 제거시켜, 성장 두께 100 ㎛의 질화갈륨층(2)을 얻었다.
얻어진 기판을 세라믹스의 정반에 고정하고, #2000의 지석에 의해 연삭하여 표면을 평탄하게 하였다. 이어서, 다이아몬드 지립을 이용한 랩 가공에 의해, 표면을 평활화하였다. 지립의 사이즈를 3 ㎛부터 0.1 ㎛까지 단계적으로 작게 하면서, 평탄성을 높였다. 기판 표면의 산술 평균 거칠기(Ra)는 0.5 ㎚였다. 연마 가공 후의 질화갈륨층의 두께는 15 ㎛였다. 또한, 기판은 무색 투명이었다.
이때의 연마된 표면의 표면 상태를 PL로 측정한 바, 강도비가 작은 발광 피크가 관찰되었다. 또한, CL로 관찰한 바, 어두우며 거의 발광하지 않아, 다크 스폿은 관찰할 수 없었다. 즉, 가공 왜곡이 큰(변형되어 있는 영역의 두께가 전자선의 진입 깊이보다 두꺼움) 것을 알았다.
이어서, GaN 기판 표면의 드라이 에칭 처리를 행하였다. 드라이 에칭에는, 유도 결합형 플라즈마 에칭 장치를 이용하였다. 불소계 가스(CF4)를 에칭 가스에 이용하여, 드라이 에칭을 실시하였다. 전극 사이즈는 약 φ8 인치이다. 에칭 조건은 이하와 같다.
출력: (RF: 400 W, 바이어스: 200 W)
챔버 압력: 1 ㎩
에칭 시간: 10분간
규격화된 직류 바이어스 전위(Vdc/S): -5.2 V/㎠
바이어스 전압의 전력(전극의 면적으로 규격화한 전력): 1.3 W/㎠
이 결과, 에칭 속도는 0.006 미크론/분이며, 에칭 깊이는 약 0.06 미크론이었다. 기판은 무색 투명한 채였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, CL 관찰한 바, 명부에 대한 드라이 에칭 전후의 CL 스펙트럼의 피크 강도비가 5 이상이며, 결함에 상당하는 다크 스폿을 명료하게 관찰할 수 있었다. 또한, XPS(X선 광 전자 분광)로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, 발광 효율이 높은 LED가 되었다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류도 매우 적었다.
(실시예 2)
실시예 1과 동일하게 하여 GaN 기판을 얻었다. 단, 종결정층의 두께는 3 ㎛로 하고, GaN층의 성장 두께는 80 ㎛로 하였다. 연마 가공 후의 GaN 층의 두께는 15 ㎛로 하였다.
그 후, 실시예 1과 마찬가지로, 드라이 에칭하였다. 에칭 조건은 이하와 같다.
출력: (RF: 400 W, 바이어스: 200 W)
챔버 압력: 1 ㎩
에칭 시간: 5분간
규격화된 직류 바이어스 전위(Vdc/S): -7.2 V/㎠
바이어스 전압의 전력(전극의 면적으로 규격화한 전력): 0.8 W/㎠
이 결과, 에칭 속도는 0.005 ㎛/분이며, 에칭 깊이는 약 0.025 ㎛였다. 기판은 무색 투명인 채였다. 드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, 기판 표면을 CL 관찰한 바, 결함에 상당하는 다크 스폿을 명료하게 관찰할 수 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다. 이 기판을 이용하여 LED를 시험 제작한 바, 발광 효율이 높은 LED가 되었다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류도 매우 적었다.
(실시예 3)
실시예 1과 동일하게 실험을 행하였다. 단, 드라이 에칭 시의 가스종을 SF6으로 하며, 에칭 조건은 이하와 같이 하였다.
출력: (RF: 400 W, 바이어스: 200 W)
챔버 압력: 1 ㎩
에칭 시간: 5분간
규격화된 직류 바이어스 전위(Vdc/S): -3.6 V/㎠
바이어스 전압의 전력(전극의 면적으로 규격화한 전력): 1.4 W/㎠
이 결과, 에칭 속도는 0.005 ㎛/분이며, 에칭 깊이는 약 0.025 ㎛였다. 기판은 무색 투명인 채였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, 기판 표면을 CL 관찰한 바, 결함에 상당하는 다크 스폿을 명료하게 관찰할 수 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, 발광 효율이 높은 LED가 되었다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류도 매우 적었다.
(비교예 1)
실시예 1과 동일하게 실험을 행하였다. 단, 드라이 에칭 시의 가스종을, 염소계 가스(가스 유량비 BCl3+Cl2=3:1)로 하고, 에칭 조건은 이하와 같이 하였다.
출력: (RF: 400 W, 바이어스: 200 W)
챔버 압력: 1 ㎩
에칭 시간: 5분간
규격화된 직류 바이어스 전위(Vdc/S): -13.1 V/㎠
바이어스 전압의 전력은(전극의 면적으로 규격화한 전력): 1.3 W/㎠
이 결과, 에칭 속도는 0.5 ㎛/분이며, 에칭 깊이는 약 2.5 ㎛였다. 기판은 무색 투명인 채였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 그러나, 기판 표면을 CL 관찰한 바, 명부에 대한 드라이 에칭 전후의 CL 스펙트럼의 피크 강도비가 1.5 이하였다. 즉, 드라이 에칭 전보다 상은 보이게 되었지만, 여전히 발광 스펙트럼 강도비가 낮아 암상이 되어, 다크 스폿은 명확하게 관찰할 수 없었다. 5분 더 추가 가공하여, 재차 CL 관찰하였지만, 발광상은 변화없으며, 다크 스폿은 관찰할 수 없었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 염소에 관한 스펙트럼이 검출되었다. 불소, 탄소에 관한 스펙트럼은 검출되지 않았다.
이상으로부터, 염소계 가스를 이용하면, 플라즈마 손상이 GaN 표면에 새롭게 발생하여, 가공 왜곡을 없앨 수 없는 것을 알았다.
이 기판을 이용하여 LED를 시험 제작한 바, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류가 매우 많아, LED 특성이 좋지 않았다. 이것은, GaN의 최외측 표면 상에 형성되어 있는 염화물이 원인일 가능성이 높다.
(비교예 2)
실시예 1과 동일하게 실험을 행하였다. 단, 드라이 에칭 장치를 유도 결합형으로부터 평행 평판형으로 변경하고, 에칭 조건은 이하와 같이 하였다.
출력: 600 W
챔버 압력: 3 ㎩
에칭 시간: 5분간
규격화된 직류 바이어스 전위(Vdc/S): -11.3 V/㎠
이 결과, 에칭 속도는 0.02 ㎛/분이며, 에칭 깊이는 약 0.1 ㎛였다. 기판은 무색 투명인 채였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 그러나, 기판 표면을 CL 관찰한 바, 드라이 에칭 전보다 상은 보이게 되었지만, 여전히 발광 스펙트럼 강도비가 낮아 암상이 되어, 다크 스폿은 관찰할 수 없었다. 5분 더 추가 가공하여, 재차 CL 관찰하였지만, 강도비에 변화없으며, 다크 스폿은 관찰할 수 없었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
(실시예 4)
실시예 1과 동일하게 실험을 행하였다. 단, 에칭 조건은 이하와 같다.
출력: (RF: 400 W, 바이어스: 300 W)
챔버 압력: 1 ㎩
에칭 시간: 3분간
규격화된 직류 바이어스 전위(Vdc/S): -9.2 V/㎠
바이어스 전압의 전력은(전극의 면적으로 규격화한 전력): 1.9 W/㎠
이 결과, 에칭 속도는 0.06 ㎛/분이며, 에칭 깊이는 약 0.18 ㎛였다. 기판은 무색 투명인 채였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, 기판 표면을 CL 관찰한 바, 결함에 상당하는 다크 스폿을 관찰할 수 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, LED 특성은 좋았다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류는 적었다.
(비교예 3)
드라이 에칭 대신에 CMP 마무리로 한 것 이외에는, 실시예 1과 동일하게 실험을 행하였다.
CMP한 후의 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, CL 관찰한 바, 결함에 상당하는 다크 스폿을 명료하게 관찰할 수 있었다. 한편으로, 기판 표면을 AFM(원자간력 현미경)으로 측정하면, 에치 피트가 다수발생하고 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 규소에 관한 스펙트럼이 검출되었다. 불소, 염소, 탄소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류가 매우 많아, LED 특성이 좋지 않았다. 이 원인으로서는, CMP에 의해 기판 표면 상에 형성된 에치 피트가 원인일 가능성이 높다.
(실시예 5)
실시예 1과 동일하게 실험을 행하였다. 에칭 조건은 이하와 같다.
출력: (RF: 150 W, 바이어스: 10 W)
챔버 압력: 1 ㎩
에칭 시간: 30분간
규격화된 직류 바이어스 전위(Vdc/S): -1.7 V/㎠
바이어스 전압의 전력은(전극의 면적으로 규격화한 전력): 0.05 W/㎠
이 결과, 에칭 속도는 0.001 ㎛/분이며, 에칭 깊이는 약 0.03 ㎛였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, 기판 표면을 CL 관찰한 바, 결함에 상당하는 다크 스폿을 명료하게 관찰할 수 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, 발광 효율이 높은 LED가 되었다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류도 매우 적었다.
(실시예 6)
실시예 1과 동일하게 실험을 행하였다. 단, 에칭 조건은 이하와 같다.
출력: (RF: 50 W, 바이어스: 10 W)
챔버 압력: 1 ㎩
에칭 시간: 30분간
규격화된 직류 바이어스 전위(Vdc/S): -0.02 V/㎠
바이어스 전압의 전력(전극의 면적으로 규격화한 전력): 0.02 W/㎠
이 결과, 에칭 속도는 0.001 ㎛/분이며, 에칭 깊이는 약 0.03 ㎛였다. 단, 플라즈마가 불안정하며, 에칭 분포 얼룩이 보였다.
드라이 에칭 처리가 끝난 기판의 표면을 PL 측정한 바, 강도비가 강한 발광 피크가 관찰되었다. 또한, 기판 표면을 CL 관찰한 바, 결함에 상당하는 다크 스폿을 관찰할 수 있었다. 또한, XPS로 표면 원소를 확인한 바, GaN 이외에서는, 탄소에 관한 스펙트럼이 검출되었다. 불소, 염소, 규소에 관한 스펙트럼은 검출되지 않았다.
이 기판을 이용하여 LED를 시험 제작한 바, 발광 효율이 높은 LED가 되었다. 또한, 저전압 구동(예컨대 2 V∼2.5 V) 시에 있어서의 누설 전류도 적었다.

Claims (20)

  1. 적어도 표면에 질화갈륨층을 갖는 기판에 있어서,
    유도 결합식 플라즈마 발생 장치를 구비한 플라즈마 에칭 장치를 이용하며, 불소계 가스를 에칭 가스로서 도입하여, 상기 질화갈륨층의 표면을 드라이 에칭 처리하여 표면 마무리된 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  2. 제1항에 있어서,
    캐소드 루미네선스 측정에 의해 상기 표면의 다크 스폿의 식별이 가능한 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 불소계 가스는, 불화탄소, 불화탄화수소 및 불화유황으로 이루어지는 군에서 선택된 1종 이상의 화합물을 포함하는 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  4. 제3항에 있어서,
    상기 불소계 가스는, CF4, CHF3, C4F8 및 SF6으로 이루어지는 군에서 선택된 1종 이상의 화합물인 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 드라이 에칭 처리에 있어서, 규격화된 직류 바이어스 전위를 -10 V/㎠ 이상으로 하여 인가하는 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 표면이 기계 연마 후에 화학 기계 연마를 거치는 일없이 상기 드라이 에칭 처리된 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 드라이 에칭 후의 상기 표면의 피트량이, 상기 드라이 에칭 전의 상기 표면의 피트량과 같은 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  8. 제1항 또는 제2항에 있어서,
    상기 드라이 에칭 후의 상기 표면의 산술 평균 거칠기(Ra)가, 상기 드라이 에칭 전의 상기 표면의 산술 평균 거칠기(Ra)와 같은 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  9. 제1항 또는 제2항에 있어서,
    상기 질화갈륨층은 플럭스법에 따라 제작된 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  10. 제1항 또는 제2항에 있어서,
    상기 질화갈륨층은 형성된 지지 기판을 포함하고 있는 것을 특징으로 하는, 적어도 표면에 질화갈륨층을 갖는 기판.
  11. 제1항 또는 제2항에 기재된 기판 및 상기 기판의 상기 표면 상에 형성된 13족 원소 질화물로 이루어지는 기능층을 포함하고 있는 것을 특징으로 하는, 기능 소자.
  12. 적어도 표면에 질화갈륨층을 갖는 기판을 제조하는 방법에 있어서,
    유도 결합식 플라즈마 발생 장치를 구비한 플라즈마 에칭 장치를 이용하며, 불소계 가스를 에칭 가스로서 도입하여, 상기 질화갈륨층의 표면을 드라이 에칭 처리하여 표면 마무리하는 것을 특징으로 하는, 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 불소계 가스는, 불화탄소, 불화탄화수소 및 불화유황으로 이루어지는 군에서 선택된 1종 이상의 화합물을 포함하는 것을 특징으로 하는, 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 불소계 가스는, CF4, CHF3, C4F8 및 SF6으로 이루어지는 군에서 선택된 1종 이상의 화합물인 것을 특징으로 하는, 기판의 제조 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 드라이 에칭 처리에 있어서, 규격화된 직류 바이어스 전위를 -10 V/㎠ 이상으로 하여 인가하는 것을 특징으로 하는, 기판의 제조 방법.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 표면을 기계 연마하고, 이어서 화학 기계 연마를 거치는 일없이 상기 드라이 에칭 처리하는 것을 특징으로 하는, 기판의 제조 방법.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 드라이 에칭 후의 상기 표면의 피트량이, 상기 드라이 에칭 전의 상기 표면의 피트량과 같은 것을 특징으로 하는, 기판의 제조 방법.
  18. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 드라이 에칭 후의 상기 표면의 산술 평균 거칠기(Ra)가, 상기 드라이 에칭 전의 상기 표면의 산술 평균 거칠기(Ra)와 같은 것을 특징으로 하는, 기판의 제조 방법.
  19. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 질화갈륨층을 플럭스법에 따라 제작하는 것을 특징으로 하는, 기판의 제조 방법.
  20. 제12항 내지 제14항 중 어느 한 항에 있어서,
    지지 기판 상에 상기 질화갈륨층을 형성하는 것을 특징으로 하는, 기판의 제조 방법.
KR1020167016211A 2013-12-20 2014-12-12 질화갈륨층을 포함하는 기판 및 그 제조 방법 KR101723780B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013263397 2013-12-20
JPJP-P-2013-263397 2013-12-20
PCT/JP2014/082993 WO2015093406A1 (ja) 2013-12-20 2014-12-12 窒化ガリウム層を含む基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20160077222A KR20160077222A (ko) 2016-07-01
KR101723780B1 true KR101723780B1 (ko) 2017-04-05

Family

ID=53402752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167016211A KR101723780B1 (ko) 2013-12-20 2014-12-12 질화갈륨층을 포함하는 기판 및 그 제조 방법

Country Status (6)

Country Link
US (3) US20150303066A1 (ko)
JP (1) JP5832058B1 (ko)
KR (1) KR101723780B1 (ko)
CN (1) CN105814244B (ko)
DE (1) DE112014005913B4 (ko)
WO (1) WO2015093406A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319597B2 (ja) * 2016-02-23 2018-05-09 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
JP6570045B2 (ja) * 2017-11-07 2019-09-04 株式会社ハイシック 化合物半導体ウエハの加工方法
JP6996952B2 (ja) * 2017-11-27 2022-01-17 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
JP2020021765A (ja) * 2018-07-30 2020-02-06 株式会社アルバック 半導体素子の製造方法
FR3111470A1 (fr) * 2020-06-16 2021-12-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d’une couche de materiau iii-n
EP4187577A1 (en) * 2021-11-29 2023-05-31 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Method for plasma etching a layer based on a iii-n material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613414B2 (ja) * 1988-02-10 1997-05-28 株式会社豊田中央研究所 Ａ▲ｌ▼ｘＧａ▲下１▼−ｘＮのドライエッチング法
JP3098773B2 (ja) * 1991-03-18 2000-10-16 トラスティーズ・オブ・ボストン・ユニバーシティ 高絶縁性単結晶窒化ガリウム薄膜の作製及びドープ方法
JP2003124188A (ja) 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd ＧａＮ系半導体デバイスの製造方法
JP2003309105A (ja) * 2002-04-15 2003-10-31 Matsushita Electric Ind Co Ltd プラズマ処理方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599250B2 (ja) 1994-06-30 1997-04-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体のドライエッチング方法
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
US7214325B2 (en) * 2001-03-23 2007-05-08 Lg Electronics Inc. Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment
JP3546023B2 (ja) 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
WO2007098215A2 (en) * 2006-02-17 2007-08-30 The Regents Of The University Of California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP2008004779A (ja) * 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
US8629425B2 (en) * 2006-09-08 2014-01-14 Agency For Science, Technology And Research Tunable wavelength light emitting diode
CN101162693B (zh) * 2006-10-09 2011-02-16 西安能讯微电子有限公司 氮化镓表面低损伤蚀刻
JP4341721B2 (ja) * 2006-10-19 2009-10-07 住友電気工業株式会社 ＧａＮ基板、ＩＩＩ族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
JP2009277700A (ja) * 2008-05-12 2009-11-26 Rohm Co Ltd ＧａＮ系半導体素子及びその製造方法
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
CN101552197A (zh) * 2009-05-08 2009-10-07 上海蓝光科技有限公司 制造GaN基光电器件的低损伤ICP刻蚀方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US8487440B2 (en) * 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
CN102024898B (zh) * 2010-11-03 2013-03-27 西安神光安瑞光电科技有限公司 发光二极管及其制造方法
TWI433231B (zh) * 2010-12-02 2014-04-01 Epistar Corp 一種半導體元件的製作方法
KR101775560B1 (ko) * 2010-12-17 2017-09-07 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US9029174B2 (en) * 2011-02-25 2015-05-12 Meijo University Method for manufacturing semiconductor device
US20130069127A1 (en) * 2011-09-21 2013-03-21 Electronics And Telecommunications Research Institute Field effect transistor and fabrication method thereof
JP5806600B2 (ja) * 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6064366B2 (ja) * 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6126354B2 (ja) * 2012-10-31 2017-05-10 株式会社東芝 半導体装置及びその製造方法
KR101923972B1 (ko) * 2012-12-18 2018-11-30 한국전자통신연구원 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613414B2 (ja) * 1988-02-10 1997-05-28 株式会社豊田中央研究所 Ａ▲ｌ▼ｘＧａ▲下１▼−ｘＮのドライエッチング法
JP3098773B2 (ja) * 1991-03-18 2000-10-16 トラスティーズ・オブ・ボストン・ユニバーシティ 高絶縁性単結晶窒化ガリウム薄膜の作製及びドープ方法
JP2003124188A (ja) 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd ＧａＮ系半導体デバイスの製造方法
JP2003309105A (ja) * 2002-04-15 2003-10-31 Matsushita Electric Ind Co Ltd プラズマ処理方法

Also Published As

Publication number Publication date
US20150303066A1 (en) 2015-10-22
DE112014005913B4 (de) 2021-10-07
WO2015093406A1 (ja) 2015-06-25
JPWO2015093406A1 (ja) 2017-03-16
US20160300980A1 (en) 2016-10-13
JP5832058B1 (ja) 2015-12-16
CN105814244A (zh) 2016-07-27
US20200411718A1 (en) 2020-12-31
CN105814244B (zh) 2018-06-29
KR20160077222A (ko) 2016-07-01
DE112014005913T5 (de) 2016-09-08

Similar Documents

Publication Publication Date Title
KR101723780B1 (ko) 질화갈륨층을 포함하는 기판 및 그 제조 방법
US9653649B2 (en) Gallium nitride substrates and functional devices
JP6344987B2 (ja) １３族元素窒化物結晶層および機能素子
US9287453B2 (en) Composite substrates and functional device
TW201409748A (zh) 複合基板、發光元件及複合基板的製造方法
JP2005072572A (ja) Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子
US9941442B2 (en) Group 13 element nitride crystal substrate and function element
JP2008115074A (ja) 窒化ガリウム単結晶基板及び表面加工方法
US11473212B2 (en) Group 13 (III) nitride thick layer formed on an underlying layer having high and low carrier concentration regions with different defect densities
US10000864B2 (en) Group 13 element nitride crystal layer and function element
JP6385004B2 (ja) １３族元素窒化物結晶層および機能素子
WO2022074880A1 (ja) Ｉｉｉ族元素窒化物半導体基板
CN204067415U (zh) 复合晶片以及功能元件
JP5924800B1 (ja) １３族元素窒化物結晶層および機能素子
Lee et al. Micro-Photoluminescence from V-shape inverted pyramid in HVPE Grown GaN Film

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right