CN101162693B - 氮化镓表面低损伤蚀刻 - Google Patents

氮化镓表面低损伤蚀刻 Download PDF

Info

Publication number
CN101162693B
CN101162693B CN2006101407561A CN200610140756A CN101162693B CN 101162693 B CN101162693 B CN 101162693B CN 2006101407561 A CN2006101407561 A CN 2006101407561A CN 200610140756 A CN200610140756 A CN 200610140756A CN 101162693 B CN101162693 B CN 101162693B
Authority
CN
China
Prior art keywords
etching
gallium nitride
passivation layer
damage
sicl4
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101407561A
Other languages
English (en)
Other versions
CN101162693A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd filed Critical XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd
Priority to CN2006101407561A priority Critical patent/CN101162693B/zh
Publication of CN101162693A publication Critical patent/CN101162693A/zh
Application granted granted Critical
Publication of CN101162693B publication Critical patent/CN101162693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

氮化镓表面低损伤蚀刻：在基于氮化镓的器件上(如氮化镓HEMT)，一般在器件的表面有一层或多层钝化层。无损伤刻蚀钝化层是器件制作中一项重要的生产工艺。本发明采用等离子体两步干法蚀刻方法，首先采用含氟高的氟/氯混合气体在较高的ICP功率下，完成75％的刻蚀，控制刻蚀坡度，然后采用含氯高的氟/氯混合气体，在较低的ICP功率下完成刻蚀。这样等离子体干法蚀刻对氮化镓的电气性能的损伤有显著降低。最后采用退火处理，进一步恢复刻蚀损伤，器件可靠性得到提高。

Description

氮化镓表面低损伤蚀刻
技术领域：
这项发明涉及宽禁带氮化镓HEMT器件表面钝化处理以极提高器件击穿电压的工艺制作。
背景技术：
1.宽禁带半导体象氮化镓(GaN)具有高饱和电子迁移率，高偏置电压，和良好的导热特性，使得氮化镓器件能在高频率高温下提供高功率密度和工作效率。这些特性吸引了众多的有关氮化镓的科研和商业开发。
2.绝大部份氮化镓器件采用异质结场效应晶体管(HFET)的某种变形。最常用的变形是AlGaN/GaN高电子迁移率场效应管(HEMT)。器件结构：在衬底材料上外延生长成核层，在成核层上生长氮化镓，然后在氮化镓层上生长一层硅搀杂的AlGaN，在AlGaN/GaN界面形成二维电子气和异质结沟道，最后用一薄层的钝化层保护表面。
3.在器件制作过程中，通常要刻蚀钝化层，将欧姆电极，栅极等置于刻蚀窗口。钝化层刻蚀一般采用等离子体刻蚀。然而由于器件的二维电子气通常离器件表面仅15-35nm，器件的性能如饱和漏极电流(IDSS)和靠性性能易受蚀刻等离子体的损伤。选择适当的刻始气体和刻蚀参数对保持和稳定器件性能至关重要。等离子体蚀刻对氮化镓材料电气性能的损伤的原因有：
1)氮化镓表面受等离子体中能量高的离子轰击，造成晶格缺陷和位错。高能量离子注入氮化镓也影响其电气性能和可靠性；
2)干法蚀刻对氮化镓蚀刻具有选择性，蚀刻后氮化镓表面的镓氮比化学计量发生变化；
3)刻蚀过程中，等离子体于光刻胶等反应形成高分子沉积于刻蚀面；
4)等离子体产生的氢原子/离子能中和二维电子气层中的自由电子。
发明内容：
本发明通过选择适宜刻蚀气体，优化设备和工艺参数，和退火处理，有效解决了干法刻蚀对氮化镓器件的电气性能的损伤。
一：材料准备：在碳化硅衬底上外延生长AlGaN/GaN，形成异质结沟道。AlGaN上还生长一薄层氮化镓盖帽层(这个结构以下称基片)。
二：制作测量电极(图1)：在GaN盖帽层上采用光刻，将传输线模型(TLM)通过金属热蒸镀和举离工艺沉积到基片上。蒸镀金属采用Ti/Al/Ni/Au。然后经快速退火处理，形成欧姆电极。刻蚀对GaN造成的损伤通过TLM测得的薄层电阻(Rsh)进行量化比较。
三：然后在基片上沉积PECVD SiN
Figure G061E0756120061012D000021
(图2)。沉积其它表面钝化材料或覆盖材料，如果需要对沉积/覆盖材料干法蚀刻，下述低刻蚀损伤等离子体刻蚀概念也同样有效。
四：采用光刻，在基片左半部暴露欧姆电极上方及欧姆电极之间的氮化硅部份(图3)，在基片右半部暴露欧姆电极上方及欧姆电极之间的氮化硅部份(图4)，然后等离子体干法蚀刻氮化硅。干法蚀刻条件将在面叙述。
五：测量TLM，得出Rsh，通过比较左右两部份的Rsh，刻蚀造成的损伤就可以量化比较。
六：等离子体刻蚀条件一(一步刻蚀法)：ICP(电感耦合等离子体)刻蚀。采用SF6/O2，25sccm/2sccm，10mTorr，RF1 100W，RF2(1W/cm2)，温度25C。欧姆电极间受等离子体刻蚀的薄层电阻计为Rsh(1)，未受刻蚀的薄层电阻计为Rsh(0)。
七：等离子体刻蚀条件二(一步刻蚀法)：ICP刻蚀。采用SF6/SiCl4/O2，5sccm/15sccm/2sccm，10mTorr，RF1 100W，RF2(1W/cm2)，温度25C。测量TLM得出Rsh(2)。
八：等离子体刻蚀条件三(两步刻蚀法)：ICP刻蚀。第一步采用SF6/SiCl4/O2，15sccm/5sccm/2sccm，10mTorr，RF1 100W，RF2(1W/cm2)，温度25C。第一步完75％的刻蚀深度。然后采用第二步刻蚀，SF6/SiCl4/O2，5sccm/15sccm/2sccm，10mTorr，RF1 100W，RF2(0.1~0.3W/cm2)，温度25C。测量TLM得出Rsh(3)
九：将经等离子体刻蚀条件三刻蚀的材料进行退火处理(350-600C 30min)，测量TLM得出Rsh(4)。
十：比较图五可以得出，采用一步ICP干法蚀刻，在相同的RF1/RF2功率，温度，压力条件下，采用SF6/O2对氮化镓电气性能伤害很大。Rsh(1)是Rsh(0)的量倍多。增加含氯气体，改变刻蚀气体配比，Rsh(2)只是Rsh(0)的~1.5倍。采用含氯气体降低了刻蚀损伤。
十一：比较图6中Rsh(3)和图5中Rsh(2)可以得出，采用二步刻蚀，并在第二步采用底偏置RF2(0.1~0.3W/cm2)，极大地降低了等离子体干法蚀刻对氮化镓的电气损伤。
十二：比较图6中Rsh(4)和Rsh(3)可以得出，退火处理有效的恢复了刻蚀对氮化镓引起的电气损伤。
附图说明
图1：在基片上制作TLM-欧姆电极
图2：在基片上沉积PECVD SiN
图3：仅刻蚀欧姆电极上方SiN，不刻蚀欧姆电极间SiN
图4：刻蚀欧姆电极上方及欧姆电极间SiN，离子轰击暴露的氮化镓表面
图5：薄层电阻在不同等离子体干法蚀刻条件下的比较(一)
图6：薄层电阻在不同等离子体干法蚀刻条件下的比较(二)

Claims (5)

1.一种氮化镓器件等离子体刻蚀钝化层的工艺方法，包括以下两步刻蚀步骤：
第一步采用SF6/SiCl4/O2混合气体完成75％的刻蚀深度，该混合气体中氟的含量大于氯的含量；第二步采用SF6/SiCl4/O2混合气体完成剩余刻蚀深度，该混合气体中氟的含量小于氯的含量；
完成上述两步骤后，对器件进行退火处理，以恢复和稳定器件电气性能。
2.根据权利要求1所述氮化镓器件等离子体刻蚀钝化层的工艺方法，其特征在于：上述钝化层材料为氮化硅材料。
3.根据权利要求1所述氮化镓器件等离子体刻蚀钝化层的工艺方法，其特征在于：上述第一步刻蚀步骤采用的偏置功率为1W/cm2；上述第二步刻蚀步骤采用的偏置功率为0.1至0.3W/cm2。
4.根据权利要求3所述氮化镓器件等离子体刻蚀钝化层的工艺方法，其特征在于：所述第一步中SF6/SiCl4/O2气体的流量分别为15sccm/5sccm/2sccm，气体压强为10mTorr，等离子发生射频功率为100W，温度为25℃；所述第二步中SF6/SiCl4/O2气体的流量分别为5sccm/15sccm/2sccm，气体压强为10mTorr，等离子发生射频功率为100W，温度为25℃。
5.根据权利要求4所述氮化镓器件等离子体刻蚀钝化层的工艺方法，其特征在于，退火处理的温度为350-600℃，退火时间为30分钟。 
CN2006101407561A 2006-10-09 2006-10-09 氮化镓表面低损伤蚀刻 Active CN101162693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101407561A CN101162693B (zh) 2006-10-09 2006-10-09 氮化镓表面低损伤蚀刻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101407561A CN101162693B (zh) 2006-10-09 2006-10-09 氮化镓表面低损伤蚀刻

Publications (2)

Publication Number Publication Date
CN101162693A CN101162693A (zh) 2008-04-16
CN101162693B true CN101162693B (zh) 2011-02-16

Family

ID=39297580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101407561A Active CN101162693B (zh) 2006-10-09 2006-10-09 氮化镓表面低损伤蚀刻

Country Status (1)

Country Link
CN (1) CN101162693B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
CN102339748B (zh) * 2011-11-01 2013-08-14 中国科学院微电子研究所 降低hemt器件栅槽刻蚀损伤的方法
CN103094434B (zh) * 2012-11-27 2015-11-18 南京大学 ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法
JP6699559B2 (ja) * 2014-11-27 2020-05-27 住友電気工業株式会社 炭化珪素基板およびその製造方法、および炭化珪素半導体装置の製造方法
CN107305841B (zh) * 2016-04-19 2020-04-24 中国科学院苏州纳米技术与纳米仿生研究所 半绝缘自支撑氮化镓材料表面欧姆接触的制备方法
CN107516633B (zh) * 2017-04-17 2020-08-28 中国电子科技集团公司第五十五研究所 一种氮化镓刻蚀方法
CN114242583B (zh) * 2021-12-22 2023-03-21 江苏第三代半导体研究院有限公司 AlGaN材料的刻蚀方法及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630042A (zh) * 2003-12-18 2005-06-22 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630042A (zh) * 2003-12-18 2005-06-22 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法

Also Published As

Publication number Publication date
CN101162693A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
CN101162693B (zh) 氮化镓表面低损伤蚀刻
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
US8481376B2 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
CN102332469B (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
CN101162695A (zh) 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
TW200525760A (en) Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP2008507843A (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
CN101916773A (zh) 一种双沟道mos-hemt器件及制作方法
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN112542508A (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
KR20110067409A (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US9847412B2 (en) Device comprising a III-N layer stack with improved passivation layer and associated manufacturing method
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN112635556A (zh) 一种增强型hemt器件及其制备方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN115036310A (zh) 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU DYNAX SEMICONDUCTOR INC.

Free format text: FORMER OWNER: XI AN DYNAX SEMICONDUCTOR CO., LTD.

Effective date: 20130327

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710075 XI AN, SHAANXI PROVINCE TO: 215300 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130327

Address after: 215300 No. 18 Feng Feng Road, Yushan Town, Jiangsu, Kunshan

Patentee after: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

Address before: 710075 innovation room, No. 25, Gaoxin hi tech Zone, Xi'an hi tech Zone, Shaanxi, N611-20

Patentee before: Xi'an Nengxun Micro-Electronics Co., Ltd.

DD01 Delivery of document by public notice

Addressee: Ren Mian

Document name: Notification of Passing Examination on Formalities