WO2022074880A1 - Ｉｉｉ族元素窒化物半導体基板 - Google Patents

Ｉｉｉ族元素窒化物半導体基板 Download PDF

Info

Publication number
WO2022074880A1
WO2022074880A1 PCT/JP2021/024916 JP2021024916W WO2022074880A1 WO 2022074880 A1 WO2022074880 A1 WO 2022074880A1 JP 2021024916 W JP2021024916 W JP 2021024916W WO 2022074880 A1 WO2022074880 A1 WO 2022074880A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
iii element
nitride semiconductor
semiconductor substrate
element nitride
Prior art date
Application number
PCT/JP2021/024916
Other languages
English (en)
French (fr)
Inventor
健太朗 野中
崇行 平尾
克宏 今井
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to JP2021557861A priority Critical patent/JP7254962B2/ja
Priority to CN202180054550.XA priority patent/CN116075608A/zh
Priority to DE112021003786.2T priority patent/DE112021003786T5/de
Publication of WO2022074880A1 publication Critical patent/WO2022074880A1/ja
Priority to US18/180,531 priority patent/US20230246132A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Definitions

  • the present invention relates to a group III element nitride semiconductor substrate. More specifically, the present invention relates to a large-diameter group III element nitride semiconductor substrate having a main surface and a back surface that are in a front-to-back relationship, wherein the quality variation in the main surface is suppressed. ..
  • Group III element nitride semiconductor substrates such as gallium nitride (GaN) wafers, aluminum nitride (AlN) wafers, and indium nitride (InN) wafers are used as substrates for various semiconductor devices (for example, Patent Document 1).
  • the semiconductor substrate has a first surface and a second surface.
  • the main surface is typically a Group III element polar surface
  • the back surface is typically a nitrogen polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • Group III element nitride semiconductor substrates are used as base substrates for light emitting devices such as LEDs and LDs, and in recent years, their application to high frequency / high power electronic devices has also attracted attention.
  • the current mainstream of group III element nitride semiconductor substrates is from 2 inches (diameter 50.8 mm) to 4 inches (about 100 mm) and 6 inches (about). There is a demand for larger diameters such as 150 mm).
  • a substrate with a diameter of 100 mm or more (Patent Document 2) manufactured by tying a seed substrate, and 10 or more crystal polarity inversion regions (core) within 4 inches.
  • a substrate containing 300 (Non-Patent Document 1) and a substrate having a diameter of 100 mm or more and having two regions having different deep emission intensities in microphotoluminescence mapping within a square region of 2 mm (Patent Document 3) have been reported.
  • a region having a different crystal plane orientation such as a facet growth plane is generated in a macro size in addition to the c plane.
  • a region near the junction interface of tiling, a polarity inversion region (core), and two regions having different deep emission intensities in microphotoluminescence mapping are applicable. Since the amount of impurities taken up on the facet growth surface is larger than that on the c-plane, in the large-diameter Group III element nitride semiconductor substrate having the above-mentioned region, the impurity concentration becomes uneven in the main plane. It causes quality variation in the main surface. In a large-diameter group III element nitride semiconductor substrate, if the above-mentioned quality variation exists in the main surface, the characteristics of the device formed on the main surface will vary.
  • the subject of the present invention is a large-diameter group III element nitride semiconductor substrate having a first surface and a second surface, and the variation in quality within the first surface is suppressed despite the large diameter.
  • the present invention is to provide a group III element nitride semiconductor substrate.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is A group III element nitride semiconductor substrate having a first surface and a second surface.
  • the diameter is 100 mm or more
  • the coefficient of variation of the yellow luminescence intensity in the range of 88% or more of the entire region of the first surface is 0.3 or less based on the photoluminescence spectrum obtained by the photoluminescence measurement of the entire region of the first surface. ..
  • the coefficient of variation is 0.2 or less.
  • the coefficient of variation is 0.2 or less.
  • the measurement interval Y in the above photoluminescence measurement is 1 mm or less.
  • the warp of the Group III element nitride semiconductor substrate is 100 ⁇ m or less.
  • the present invention is a large-diameter group III element nitride semiconductor substrate having a first surface and a second surface, and the variation in quality in the first surface is suppressed in spite of the large diameter.
  • Group III element nitride semiconductor substrates can be provided.
  • weight When the expression “weight” is used in this specification, it may be read as “mass” which is commonly used as an SI system unit indicating weight.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is typically a self-standing substrate made of group III element nitride crystals.
  • the "self-supporting substrate” means a substrate that can be handled as a solid substance without being deformed or damaged by its own weight when handled.
  • the self-supporting substrate can be used as a substrate for various semiconductor devices such as light emitting elements and power control elements.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is typically in the shape of a wafer (substantially a perfect circle). However, if necessary, it may be processed into a shape other than that, for example, a shape such as a rectangle.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is a so-called large-diameter group III element nitride semiconductor substrate having a diameter of 100 mm or more. With such a large diameter, the group III element nitride semiconductor substrate according to the embodiment of the present invention can be easily applied to high-frequency / high-power electronic devices, and in particular, has a large power such that the element size becomes large. It will be easy to apply to devices that handle.
  • Group III element nitride semiconductor substrate examples include 4-inch wafers, 6-inch wafers, 8-inch wafers, and 12-inch wafers.
  • the thickness of the group III element nitride semiconductor substrate according to the embodiment of the present invention is preferably 300 ⁇ m to 1000 ⁇ m.
  • group III element nitride examples include gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), or a mixed crystal thereof. These may be only one kind or two or more kinds.
  • group III element nitride examples include GaN, AlN, InN, Ga x Al 1-x N (1>x> 0), Ga x In 1-x N (1>x> 0), and Al x .
  • In 1-x N (1>x> 0), Ga x Aly In z N (1>x> 0, 1>y> 0, x + y + z 1).
  • These may be doped with various n-type dopants or p-type dopants.
  • p-type dopant examples include beryllium (Be), magnesium (Mg), strontium (Sr), and cadmium (Cd). These may be only one kind or two or more kinds.
  • n-type dopant examples include silicon (Si), germanium (Ge), tin (Sn), and oxygen (O). These may be only one kind or two or more kinds.
  • the plane orientation of the group III element nitride semiconductor substrate can be a specific crystal plane inclined from the c-plane, m-plane, a-plane, and c-plane, a-plane, and m-plane, and in particular, the c-plane. At this time, the effect of the present invention is more exhibited.
  • a so-called semi-polar plane such as a ⁇ 11-22 ⁇ plane or a ⁇ 20-21 ⁇ plane can be exemplified.
  • the plane orientation may include not only a so-called just plane perpendicular to the c-plane, a-plane, m-plane or a specific crystal plane inclined from these, but also an off angle in the range of ⁇ 5 °. Permissible.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is a group III element nitride semiconductor substrate having a first surface and a second surface.
  • the first surface is the main surface and the second surface is the back surface
  • the main surface is typically a group III element polar surface.
  • the back surface is typically a nitrogen polar surface.
  • the main surface may be a nitrogen polar surface, or the back surface may be a Group III element polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • the back surface can be held by a susceptor or the like to transfer the group III element nitride semiconductor substrate according to the embodiment of the present invention.
  • the first surface will be described as the main surface and the second surface as the back surface. Therefore, in the present specification, what is referred to as “main surface” may be read as “first surface”, and what is referred to as “first surface” may be read as “main surface” and is referred to as “back surface”. Things may be read as “second side”, and “second side” may be read as “back side”.
  • the main surface may be a mirror surface or a non-mirror surface.
  • the main surface is a mirror surface.
  • the processed alteration layer is substantially removed and microscopically.
  • a surface having a small surface roughness in a wide area is preferable.
  • the back surface may be a mirror surface or a non-mirror surface.
  • a mirror surface is a mirror-finished surface, and after mirror-finishing, the roughness and waviness of the surface are reduced until it is possible to visually confirm that light is reflected and an object is reflected on the mirror-finished surface.
  • the surface in the state of being That is, the surface is in a state where the roughness and the size of the waviness of the surface after mirror processing are sufficiently reduced to a negligible level with respect to the wavelength of visible light. Epitaxial crystal growth is sufficiently possible on the mirrored surface.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • a method include a polishing device using a tape, a lapping device using diamond abrasive grains, a CMP (Chemical Mechanical Polish) device using a slurry such as colloidal silica and a non-woven fabric polishing pad, and the like.
  • Examples thereof include a method of mirroring using one or a combination. If the processed altered layer remains on the surface after processing, the processed altered layer is removed. Examples of the method for removing the processed altered layer include a method for removing the processed altered layer using RIE (Reactive Ion Etching) and a chemical solution, and a method for annealing the substrate.
  • RIE Reactive Ion Etching
  • the non-mirror surface is a surface that has not been mirror-processed, and typically, a rough surface obtained by roughening treatment can be mentioned.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • Examples of such a method include grinding using a grindstone, laser texture processing, etching processing using various chemicals and gases, physical or chemical coating processing, and machining by machining.
  • FIG. 1 is a typical schematic cross-sectional view of a group III element nitride semiconductor substrate according to the embodiment of the present invention.
  • the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention typically has a main surface (group III element polar surface) 10 and a back surface (nitrogen polar surface) 20.
  • the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention may have a side surface 30.
  • the end portion of the group III element nitride semiconductor substrate according to the embodiment of the present invention may take any suitable form as long as the effect of the present invention is not impaired.
  • the end portion of the group III element nitride semiconductor substrate according to the embodiment of the present invention has, for example, a shape chamfered so that the main surface side and the back surface side are flat surfaces, and a shape in which the main surface side and the back surface side are chamfered in an R shape. Examples thereof include a shape in which only the main surface side of the end portion is chamfered so as to be a flat surface, and a shape in which only the back surface side of the end portion is chamfered so as to be a flat surface.
  • the chamfered portion may be provided over the entire circumference of the outer peripheral portion, or one of the outer peripheral portions. It may be provided only in the part.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention has yellow luminescence in a range of 88% or more of the entire region of the main surface based on the photoluminescence spectrum obtained by photoluminescence measurement in the entire region of the main surface.
  • the intensity variation coefficient is 0.3 or less, preferably 0.25 or less, more preferably 0.2 or less, and particularly preferably 0.17 or less. If the coefficient of variation is adjusted within the above range, it is possible to provide a group III element nitride semiconductor substrate in which the variation in quality in the main surface is suppressed despite the large diameter.
  • the photoluminescence spectrum obtained by the photoluminescence measurement on the surface of the group III element nitride semiconductor substrate reflects impurities in the crystal of the semiconductor substrate and defects (atomic vacancies, etc.) caused by the impurities. Therefore, the yellow luminescence strength is an index of the quality of the group III element nitride semiconductor substrate. Then, by performing photoluminescence measurement in the entire region of the main surface of the group III element nitride semiconductor substrate, impurities in the entire region of the main surface of the group III element nitride semiconductor substrate and defects caused by the impurities ( It is possible to grasp the variation of (atomic vacancies, etc.).
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention has yellow luminescence in a range of 92% or more of the entire region of the main surface based on the photoluminescence spectrum obtained by photoluminescence measurement in the entire region of the main surface.
  • the intensity variation coefficient is preferably 0.3 or less, preferably 0.25 or less, more preferably 0.2 or less, and particularly preferably 0.18 or less. If the coefficient of variation is adjusted within the above range, it is possible to provide a group III element nitride semiconductor substrate in which the variation in quality in the main surface is further suppressed despite the large diameter.
  • the fluctuation coefficient of the yellow luminescence intensity in the range of X% of the entire region of the main surface based on the photoluminescence spectrum obtained by the photoluminescence measurement of the entire region of the main surface is the total of the main surface. From the photoluminescence spectrum obtained by performing photoluminescence measurement at a predetermined measurement interval Y for a range of regions, the mean value and standard deviation of the yellow luminescence intensity in the X% range of the entire region of the main surface are obtained. It is a value calculated by (standard deviation / average value of yellow luminescence intensity).
  • the measurement interval Y in the photoluminescence measurement is preferably 1 mm or less. By setting the measurement interval Y in the photoluminescence measurement to 1 mm or less, it is possible to provide a group III element nitride semiconductor substrate in which the variation in quality in the main surface is further suppressed despite the large diameter.
  • the above-mentioned "X%” means the ratio of the region excluding the arbitrary region from the total region of the above-mentioned main surface, and the arbitrary region is typically the region of the outer peripheral portion where the device is not formed.
  • the outer peripheral portion which is such a device non-forming region, is a region having a width D1 from the outer peripheral end portion 12 toward the inside of the main surface 10 over the entire circumference.
  • the width D1 of the main chamfered portion is a distance starting from the outer peripheral end portion 12 and is a distance in the normal direction with respect to the tangential line at the outer peripheral end portion 12 toward the inside of the main surface 10.
  • the width D1 is preferably constant.
  • the width D1 can be any appropriate size as long as the effect of the present invention is not impaired.
  • the width D1 is preferably 5 mm or less, more preferably 4 mm or less, still more preferably 3 mm or less, particularly preferably 2 mm or less, and most preferably 2 mm or less, in that the effect of the present invention can be more exhibited. It is 1 mm or less.
  • the lower limit of the width D1 is preferably 0.3 mm or more in that the effect of the present invention can be more exhibited.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention has a large diameter, the variation in quality in the main surface is suppressed, so that the warp of the group III element nitride semiconductor substrate is small. It is preferably 100 ⁇ m or less, more preferably 80 ⁇ m or less, still more preferably 50 ⁇ m or less, and particularly preferably 30 ⁇ m or less.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can be manufactured by any suitable method as long as the effect of the present invention is not impaired.
  • a preferred method for producing a group III element nitride semiconductor substrate according to the embodiment of the present invention will be described in terms of further exhibiting the effects of the present invention.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention typically has a seed crystal film 2 formed on the main surface 1a of the base substrate 1 as shown in FIG. 3A.
  • the group III element nitride layer 3 is formed on the group III element polar surface 2a of 2.
  • the group III element nitride layer (seed crystal film 2 + group III element nitride layer 3) to be a self-supporting substrate is separated from the base substrate 1 to obtain a self-supporting substrate 100'having a main surface 10'and a back surface 20'.
  • any suitable material can be adopted as long as the effect of the present invention is not impaired.
  • examples of such a material include sapphire, crystal oriented alumina, gallium oxide, Al x Ga 1-x N (0 ⁇ x ⁇ 1), GaAs, SiC and the like.
  • any suitable material can be adopted as long as the effect of the present invention is not impaired.
  • examples of such a material include Al x Ga 1-x N (0 ⁇ x ⁇ 1) and In x Ga 1-x N (0 ⁇ x ⁇ 1), and gallium nitride is preferable.
  • the material of the seed crystal film is more preferably gallium nitride, which has a yellow light emitting effect when observed with a fluorescence microscope. Yellow emission is a peak (yellow emission (YL) or yellow band (YB)) that appears in the range of 2.2 to 2.5 eV in addition to the band-to-band exciton transition (UV).
  • any appropriate forming method can be adopted as long as the effect of the present invention is not impaired.
  • a forming method include a vapor phase growth method, preferably a metalorganic chemical vapor deposition (MOCVD) method, a hydride vapor phase deposition (HVPE) method, and pulse excitation.
  • MOCVD metalorganic chemical vapor deposition
  • HVPE hydride vapor phase deposition
  • PXD deposition
  • MBE method the sublimation method.
  • the organic metal chemical vapor deposition method is more preferable as the method for forming the seed crystal film.
  • a low temperature growth buffer layer is deposited at 20 nm to 50 nm at 450 ° C to 550 ° C, and then a film having a thickness of 2 ⁇ m to 4 ⁇ m is laminated at 1000 ° C to 1200 ° C. It is preferable to carry out by.
  • any appropriate growth direction can be adopted as long as the effect of the present invention is not impaired.
  • a growth direction for example, the normal direction of the c-plane of the wurtzite structure, the normal direction of each of the a-plane and the m-plane, and the normal direction of the plane inclined from each of the c-plane, the a-plane and the m-plane are used. Can be mentioned.
  • any appropriate forming method can be used as long as the forming method has a crystal orientation substantially following the crystal orientation of the seed crystal film, as long as the effect of the present invention is not impaired.
  • a forming method include a metalorganic chemical vapor deposition (MOCVD) method, a hydride vapor phase deposition (HVPE) method, a pulse excited deposition (PXD) method, an MBE method, and a sublimation method.
  • MOCVD metalorganic chemical vapor deposition
  • HVPE hydride vapor phase deposition
  • PXD pulse excited deposition
  • MBE method an MBE method
  • sublimation method a sublimation method.
  • Vapor phase growth method liquid phase growth method such as Na flux method, amonothermal method, hydrothermal method, solgel method
  • the Na flux method is adopted as the method for forming the group III element nitride crystal layer, the conditions and the like are appropriately adjusted according to the production method described in Japanese Patent No. 5244628 so that the effects of the present invention can be more exhibited. Then, it is preferable to carry out the Na flux method.
  • a seed crystal substrate (base substrate + seed crystal film) is typically placed in a crucible as a growth container in a nitrogen atmosphere, and the crucible is further formed.
  • metallic Na, and optionally dopants eg, n-type dopants such as germanium (Ge), silicon (Si), oxygen (O); berylium (Be), magnesium (Mg)).
  • a pressure-resistant container preferably 700 ° C to 1000 ° C (more preferably 800 ° C to 900 ° C), preferably 1 MPa to 7 MPa (preferably 2 MPa to 2 MPa). It is preferable to carry out the process by heating and pressurizing to 6 MPa) and then rotating while maintaining the temperature and pressure.
  • any suitable crucible that can be used in the Na flux method can be adopted as long as the effect of the present invention is not impaired.
  • the conventionally adopted aluminum nitride (AlN) crucible has a problem that it is difficult to increase the size and the cost is high.
  • the alumina crucible coated with aluminum nitride (AlN) tends to be large in size, it is suitable for manufacturing a group III element nitride semiconductor substrate having a large diameter.
  • any suitable crucible lid that can be used in the Na flux method can be adopted as long as the effect of the present invention is not impaired.
  • AlN aluminum nitride
  • a more suppressed Group III elemental nitride semiconductor substrate may be provided.
  • the above rotation is typically placed on a rotary table and rotated around the central axis at regular intervals.
  • the crystal growth rate of the Group III element nitride crystal layer on the seed crystal substrate is preferably 5 ⁇ m / h to 25 ⁇ m / h, more preferably 10 ⁇ m / h to 25 ⁇ m / h. .. If the crystal growth rate of the Group III element nitride crystal layer on the seed crystal substrate is less than 5 ⁇ m / h, the crystal growth time becomes excessive and it may be difficult to actually produce the crystal. If the crystal growth rate exceeds 25 ⁇ m / h, the inclusion rate may increase.
  • the above rotation is preferably (i) rotated in one direction without inverting, or (ii) repeated inversion operation of rotating in one direction for 1 minute or more and then rotating in the opposite direction for 1 minute or more.
  • the intermittent operation of rotating in one direction for 5 seconds or more, stopping for 0.1 seconds or more, and then rotating in the same direction for 5 seconds or more is repeated.
  • the crystal growth rate may become too fast and the inclusion rate may increase.
  • the above rotation is preferably performed clockwise and counterclockwise at a fixed cycle in that the effect of the present invention can be more exhibited.
  • the above-mentioned rotation is clockwise and counterclockwise rotation in a fixed cycle in that the effect of the present invention can be more exhibited, and the maximum rotation speed is preferably 10 rpm or more, more preferably 20 rpm or more. Yes, more preferably 30 rpm or more, and particularly preferably 40 rpm or more.
  • the upper limit of the maximum rotation speed is typically 100 rpm or less.
  • the holding time at the above maximum rotation speed can be set to an arbitrary appropriate time depending on the thickness of the target group III element nitride crystal layer.
  • the holding time at the above maximum rotation speed is preferably 10 seconds to 100 hours, more preferably 50 seconds to 10 hours, still more preferably 100 seconds to 1 hour, and particularly preferably 300 seconds to 30 hours. Minutes.
  • the above rotation time includes, in addition to the holding time at the above maximum rotation speed, the acceleration time until the maximum rotation speed is reached, and the time until the vehicle decelerates from the maximum rotation speed and stops in order to shift to the opposite direction. Includes deceleration time, stop time from stop to start accelerating in the opposite direction.
  • the above acceleration time is preferably 1/100 or more of the holding time, more preferably 1/60 or more of the holding time, and further preferably 1/60 or more of the holding time in that the effect of the present invention can be more exhibited. , 1/40 or more of the holding time, particularly preferably 1/30 or more of the holding time, and most preferably 1/20 or more of the holding time.
  • the maximum value of the above acceleration time is typically equal to or less than the holding time.
  • the acceleration time is preferably 6 seconds or longer, more preferably 10 seconds or longer, still more preferably 15 seconds or longer, and further preferably 15 seconds or longer, in that the effect of the present invention can be more exhibited. It is preferably 20 seconds or longer, particularly preferably 30 seconds or longer, and most preferably 40 seconds or longer.
  • the maximum value of the above acceleration time is typically 600 seconds or less.
  • the deceleration time is preferably 1/100 or more of the holding time, more preferably 1/60 or more of the holding time, and further preferably 1/60 or more of the holding time in that the effect of the present invention can be more exhibited. , 1/40 or more of the holding time, particularly preferably 1/30 or more of the holding time, and most preferably 1/20 or more of the holding time.
  • the maximum value of the deceleration time is typically equal to or less than the holding time.
  • the deceleration time is preferably 6 seconds or longer, more preferably 10 seconds or longer, still more preferably 15 seconds or longer, and further preferably 15 seconds or longer, in that the effect of the present invention can be more exhibited. It is preferably 20 seconds or longer, particularly preferably 30 seconds or longer, and most preferably 40 seconds or longer.
  • the maximum value of the deceleration time is typically 600 seconds or less.
  • the above stop time is typically 0.1 to 5 seconds.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • a method for example, a method of spontaneously separating the group III element nitride crystal layer from the base substrate by using the heat shrinkage difference in the temperature lowering step after growing the group III element nitride crystal layer, the group III element.
  • Examples thereof include a method of peeling the layer from the base substrate by a laser lift-off method, a method of peeling the group III element nitride crystal layer from the base substrate by grinding, and the like. Further, by slicing the group III element nitride crystal layer using a wire saw or the like, a self-supporting substrate containing the group III element nitride crystal layer may be obtained.
  • the group III element nitride crystal layer thus obtained by the Na flux method is ground with a grindstone or the like to flatten the plate surface, and then the plate surface is smoothed by lapping with diamond abrasive grains or the like. Is preferable.
  • the outer peripheral portion of the self-standing substrate is ground to form a circular shape with a desired diameter.
  • the size of the self-standing substrate since it is a so-called large-diameter Group III element nitride semiconductor substrate, its diameter is 100 mm or more. With such a large diameter, the group III element nitride semiconductor substrate according to the embodiment of the present invention can be easily applied to high-frequency / high-power electronic devices, and in particular, has a large power such that the element size becomes large. It will be easy to apply to devices that handle.
  • Group III element nitride semiconductor substrate examples include 4-inch wafers, 6-inch wafers, 8-inch wafers, and 12-inch wafers.
  • the plate is thinned and flattened to a desired thickness to obtain a self-standing substrate.
  • the thickness of the self-standing substrate is preferably 300 ⁇ m to 1000 ⁇ m.
  • the outer peripheral edge of the self-supporting substrate is chamfered by grinding, and finally, the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention is obtained.
  • the obtained group III element nitride semiconductor substrate 100 can epitaxially grow crystals on its main surface (group III element polar surface) 10, and a functional layer 4 is formed as shown in FIG. 3 (c). Obtain the functional element 5.
  • Reference numeral 20 is a back surface (nitrogen polar surface).
  • Examples of the epitaxial crystal to be grown on the obtained group III element nitride semiconductor substrate include gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof.
  • Specific examples of such an epitaxial crystal include GaN, AlN, InN, Ga x Al 1-x N (1>x> 0), and Ga x In 1-x N (1>x> 0).
  • examples of the functional layer provided on the obtained Group III element nitride semiconductor substrate include a rectifying element layer, a switching element, and a power semiconductor layer. Further, by providing a functional layer on the group III element polar surface of the obtained group III element nitride semiconductor substrate and then processing, for example, grinding and polishing the nitrogen polar surface, the thickness and thickness distribution of the self-supporting substrate are distributed. Can also be made smaller.
  • Photoluminescence measurement> (Measuring method) Using a photoluminescence mapping device (DUV-PL, manufactured by Photon Design), using a He-Cd laser with an excitation wavelength of 325 nm at room temperature (25 ° C), an excitation intensity of 10 W / cm 2 , an exposure time of 10 msec, and a measurement wavelength range of 330 nm. Photoluminescence spectra were acquired under the conditions of ⁇ 680 nm and wavelength resolution of 0.5 nm. The entire area of the main surface of the group III element nitride semiconductor substrate was measured so that the distance between the measurement points was 1 mm or less.
  • DUV-PL photoluminescence mapping device
  • Warpage can be measured by a laser displacement meter.
  • a laser displacement meter is a device that measures the displacement of each surface by irradiating each surface with a laser beam.
  • the wavelength of the laser is 655 nm, and a confocal method, a triangular distance measuring method, and an optical interference method can be used as the measuring method depending on the surface roughness.
  • a waveform was obtained except for a range of 3 mm in width from the edge of the substrate.
  • an approximate curve for this waveform is obtained by the least squares method using a quadratic function, and the difference between the maximum value and the minimum value of this approximate curve is measured on two orthogonal axes on the substrate surface, and the two values are measured.
  • the average value was set to warp S.
  • Example 1 A seed crystal film made of gallium nitride having a thickness of 2 ⁇ m was formed on a sapphire substrate having a diameter of 4 inches by the MOCVD method to obtain a seed crystal substrate.
  • the obtained seed crystal substrate was placed in an AlN-coated alumina crucible in a glove box having a nitrogen atmosphere.
  • the crucible with the above lid was placed in a stainless steel inner container, further placed in a stainless steel outer container capable of storing it, and closed with a container lid equipped with a nitrogen introduction pipe.
  • This outer container was placed on a rotary table installed in a heating section in a crystal manufacturing apparatus that had been vacuum-baked in advance, and the pressure-resistant container was covered and sealed.
  • the inside of the pressure-resistant container was evacuated to 0.1 Pa or less with a vacuum pump.
  • nitrogen gas is introduced from the nitrogen gas cylinder up to 4.0 MPa, and the outer container is the central axis. It was rotated clockwise and counterclockwise at a constant cycle at 40 rpm.
  • the crucible was naturally cooled to room temperature and reduced to atmospheric pressure, and then the lid of the pressure-resistant container was opened and the crucible was taken out from the inside.
  • the solidified metallic sodium in the crucible was removed, and the crack-free gallium nitride free-standing crystal was peeled off from the seed crystal substrate and recovered.
  • the front surface and the back surface of the gallium nitride self-supporting crystal were polished to prepare a wafer (1) as a gallium nitride self-supporting substrate.
  • the warp of the wafer (1) was 40 ⁇ m. Photoluminescence measurement was performed on the main surface of the wafer (1).
  • Example 2 A wafer (2) was produced in the same manner as in Example 1 except that a sapphire substrate having a diameter of 6 inches was used instead of the sapphire substrate having a diameter of 4 inches. The warp of the wafer (2) was 80 ⁇ m. Photoluminescence measurement was performed on the main surface of the wafer (2). In the photoluminescence measurement, 17189 points were measured in the main surface at 1 mm intervals. In the spectral data of each measurement point obtained by the photoluminescence measurement, band-end emission (BEL) having a peak near the wavelength of 365 nm and yellow luminescence (deep emission) having a peak in the wavelength range of 500 nm to 600 nm were observed.
  • BEL band-end emission
  • the region having a width of 3 mm is excluded from the outer peripheral edge of the main surface, and the yellow luminescence intensity in the range of 94% of the entire region of the main surface.
  • the coefficient of variation indicated by the value was 0.27.
  • a seed crystal film made of gallium nitride having a thickness of 2 ⁇ m was formed on a sapphire substrate having a diameter of 4 inches by the MOCVD method to obtain a seed crystal substrate.
  • the obtained seed crystal substrate was placed in an alumina crucible in a glove box having a nitrogen atmosphere.
  • the crucible with the above lid was placed in a stainless steel inner container, further placed in a stainless steel outer container capable of storing it, and closed with a container lid equipped with a nitrogen introduction pipe.
  • This outer container was placed on a rotary table installed in a heating section in a crystal manufacturing apparatus that had been vacuum-baked in advance, and the pressure-resistant container was covered and sealed.
  • the inside of the pressure-resistant container was evacuated to 0.1 Pa or less with a vacuum pump.
  • nitrogen gas is introduced from the nitrogen gas cylinder up to 4.0 MPa, and the outer container is the central axis. It was rotated clockwise and counterclockwise at a constant cycle at 20 rpm.
  • the crucible was naturally cooled to room temperature and reduced to atmospheric pressure, and then the lid of the pressure-resistant container was opened and the crucible was taken out from the inside.
  • the solidified metallic sodium in the crucible was removed, and the crack-free gallium nitride free-standing crystal was peeled off from the seed crystal substrate and recovered.
  • the front surface and the back surface of the gallium nitride self-supporting crystal were polished to prepare a wafer (1) as a gallium nitride self-supporting substrate.
  • the warp of the wafer (1) was 121 ⁇ m. Photoluminescence measurement was performed on the main surface of the wafer (1).
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can be used as a substrate for various semiconductor devices.
  • Group III element nitride semiconductor substrate 100 Self-supporting substrate 1 Base substrate 1a Main surface of base substrate 1b Back surface of base substrate 1 Type 2 crystal film 2a Group III element polar surface of type crystal film 2 Group III element nitride layer 4 Functional layer 5 Functional element 10 Main surface 10'Main surface 12 Outer peripheral end 20 Back surface 20' Back surface 22 Outer peripheral end 30 Side surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

第一面と第二面とを備える大口径のＩＩＩ族元素窒化物半導体基板であって、大口径であるにもかかわらず第一面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供する。　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、直径が１００ｍｍ以上であり、該第一面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、該第一面の全領域の８８％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下である。

Description

ＩＩＩ族元素窒化物半導体基板
　本発明はＩＩＩ族元素窒化物半導体基板に関する。より詳細には、表裏の関係にある主面と裏面とを備える大口径のＩＩＩ族元素窒化物半導体基板であって、主面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板に関する。
　各種半導体デバイスの基板として、窒化ガリウム（ＧａＮ）ウエハ、窒化アルミニウム（ＡｌＮ）ウエハ、窒化インジウム（ＩｎＮ）ウエハなどのＩＩＩ族元素窒化物半導体基板が用いられている（例えば、特許文献１など）。
　半導体基板は、第一面と第二面とを備える。第一面を主面、第二面を裏面としたとき、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。主面上には、エピタキシャル結晶を成長でき、また、各種デバイスを作製できる。
　ＩＩＩ族元素窒化物半導体基板は、ＬＥＤやＬＤなどの発光デバイスの下地基板として用いられており、近年では、高周波／ハイパワーの電子デバイスへの適用も注目されている。特に、大電力を扱うデバイスにおいては素子サイズが大きくなることから、ＩＩＩ族元素窒化物半導体基板において、現在主流の２インチ（直径５０．８ｍｍ）から、４インチ（約１００ｍｍ）や６インチ（約１５０ｍｍ）などへの大口径化が求められている。
　大口径のＩＩＩ族元素窒化物半導体基板の技術として、種基板をタイリングして作製した直径１００ｍｍ以上の基板（特許文献２）、結晶の極性反転領域（ｃｏｒｅ）を４インチ内に１０個～３００個含む基板（非特許文献１）、直径１００ｍｍ以上の基板で２ｍｍの正方形領域内での顕微フォトルミネッセンスマッピングにおいて深い発光強度が異なる２領域を有する基板（特許文献３）が報告されている。
　上記のような従来の技術においては、大口径のＩＩＩ族元素窒化物半導体基板における結晶育成時に、ｃ面のほかにファセット成長面など結晶面方位が異なる領域がマクロなサイズで発生する。例えば、タイリングの接合界面付近の領域、極性反転領域（ｃｏｒｅ）、顕微フォトルミネッセンスマッピングで深い発光強度が異なる２領域が該当する。ファセット成長面においては不純物の取り込みがｃ面と比較して多いことから、上記のような領域を有する大口径のＩＩＩ族元素窒化物半導体基板においては、主面内において不純物濃度にムラが生じ、主面内における品質のバラツキの原因となる。そして、大口径のＩＩＩ族元素窒化物半導体基板において、主面内に上記のような品質のバラツキが存在すると、主面上に形成したデバイスの特性にバラツキが発生してしまう。
特開２００５－２６３６０９号公報 特許第６２０３４６０号公報 特許第６２６９３６８号公報
ＣＯＭＰＯＵＮＤ　ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＭＡＮＴＥＣＨ（２０１７　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｐｏｕｎｄ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍａｎｕｆａｃｔｕｒｉｎｇ　Ｔｅｃｈｎｏｌｏｇｙ（２０１７年５月２２日－２５日））、Ｓｅｓｓｉｏｎ　１６．４、"Ｄｅｖｅｌｏｐｍｅｎｔ　ｏｆ　Ｎｏｎ－Ｃｏｒｅ　４－ｉｎｃｈ　ＧａＮ　Ｓｕｂｓｔｒａｔｅ"、予稿集
　本発明の課題は、第一面と第二面とを備える大口径のＩＩＩ族元素窒化物半導体基板であって、大口径であるにもかかわらず第一面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供することにある。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、
　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
　直径が１００ｍｍ以上であり、
　該第一面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、該第一面の全領域の８８％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下である。
　一つの実施形態においては、上記変動係数が０．２以下である。
　一つの実施形態においては、上記第一面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、該第一面の全領域の９２％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下である。
　一つの実施形態においては、上記変動係数が０．２以下である。
　一つの実施形態においては、上記フォトルミネッセンス測定における測定間隔Ｙが１ｍｍ以下である。
　一つの実施形態においては、上記ＩＩＩ族元素窒化物半導体基板の反りが１００μｍ以下である。
　本発明によれば、第一面と第二面とを備える大口径のＩＩＩ族元素窒化物半導体基板であって、大口径であるにもかかわらず第一面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供することができる。
本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。 本発明の実施形態によるＩＩＩ族元素窒化物半導体基板を第一面側から見た代表的な概略平面図である。 本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の製造方法を示す概略説明図である。
　本明細書中で「重量」との表現がある場合は、重さを示すＳＩ系単位として慣用されている「質量」と読み替えてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ＩＩＩ族元素窒化物結晶からなる自立基板である。本発明の説明において、「自立基板」とは、取り扱う際に自重で変形または破損せず、固形物として取り扱うことのできる基板を意味する。自立基板は発光素子や電力制御素子等の各種半導体デバイスの基板として使用可能である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ウエハ状（略真円状）である。しかし、必要に応じて、それ以外の形状、例えば、矩形等の形状に加工してもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、いわゆる大口径のＩＩＩ族元素窒化物半導体基板であり、その直径が１００ｍｍ以上である。このような大口径であれば、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、高周波／ハイパワーの電子デバイスへの適用が容易になり、特に、素子サイズが大きくなるような大電力を扱うデバイスへの適用が容易になる。
　大口径のＩＩＩ族元素窒化物半導体基板としては、具体的には、例えば、４インチウエハー、６インチウエハー、８インチウエハー、１２インチウエハーなどが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、その厚さ（厚さが一定でない場合は最大厚さ箇所の厚さ）が、好ましくは３００μｍ～１０００μｍである。
　ＩＩＩ族元素窒化物としては、代表的には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、またはこれらの混晶が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物は、具体的には、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）である。これらは、各種のｎ型ドーパントまたはｐ型ドーパントでドープされていてもよい。
　ｐ型ドーパントとしては、代表的には、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、ストロンチウム（Ｓｒ）、およびカドミウム（Ｃｄ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ｎ型ドーパントとしては、代表的には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、および酸素（Ｏ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物半導体基板の面方位は、ｃ面、ｍ面、ａ面、およびｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面とすることができ、特に、ｃ面とした際に本発明の効果がより発現される。ｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面としては、｛１１－２２｝面や｛２０－２１｝面といった、いわゆる半極性面が例示できる。また、面方位としては、ｃ面、ａ面、ｍ面あるいはこれらから傾斜した特定の結晶面に対して、垂直ないわゆるジャスト面だけでなく、±５°の範囲でのオフ角を含むことが許容される。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板である。第一面を主面、第二面を裏面としたとき、ＩＩＩ族元素窒化物半導体基板の面方位がc面であれば、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。しかしながら、主面を窒素極性面としてもよいし、裏面をＩＩＩ族元素極性面としてもよい。主面上には、エピタキシャル結晶を成長させることができ、また、各種デバイスを作製することができる。裏面は、サセプタなどによって保持させて、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板を移送できる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の説明においては、第一面を主面、第二面を裏面として説明する。したがって、本明細書において、「主面」とあるものは「第一面」と読み替えてもよく、「第一面」とあるものは「主面」と読み替えてもよく、「裏面」とあるものは「第二面」と読み替えてもよく、「第二面」とあるものは「裏面」と読み替えてもよい。
　主面は、鏡面であっても非鏡面であってもよい。好ましくは、主面は鏡面である。
　主面は、デバイス層をエピタキシャル成長させて、作製するデバイスの特性が良好で、デバイス間のデバイス特性のバラツキの少ない半導体デバイスを得る観点からは、加工変質層が実質的に除去され、かつ、ミクロな領域での表面粗さが小さい面が好ましい。
　裏面は、鏡面であっても非鏡面であってもよい。
　鏡面とは、鏡面加工された表面であり、鏡面加工後に、光が反射して鏡面加工された表面上に物が映っていることを目視で確認することができるまで表面の粗さやうねりが低減されている状態の表面を指す。つまり、鏡面加工後の表面の粗さやうねりの大きさが、可視光の波長に対して十分無視できる程度にまで低減されている状態の表面である。鏡面加工されている表面上にはエピタキシャル結晶成長が十分可能である。
　鏡面加工の方法としては、本発明の効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、テープを用いた研磨装置、ダイヤモンド砥粒を用いたラッピング装置、コロイダルシリカ等のスラリーと不織布の研磨パッドとを用いたＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）装置などを、１つまたは組み合わせて用いて鏡面加工する方法などが挙げられる。加工後の表面に加工変質層が残る場合は、加工変質層を除去する。加工変質層を除去する方法としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：反応性イオンエッチング）や薬液を用いて加工変質層を除去する方法、基板をアニールする方法などが挙げられる。
　非鏡面とは、鏡面加工されていない表面であり、代表的には、粗面化処理によって得られる粗面が挙げられる。
　粗面化処理の方法としては、本発明の効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、砥石を用いた研削加工、レーザテクスチャ加工、各種薬液やガスを用いたエッチング処理、物理的あるいは化学的なコーティング処理、機械加工によるテクスチャリングなどが挙げられる。
　図１は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。図１に示すように、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、代表的には、主面（ＩＩＩ族元素極性面）１０と裏面（窒素極性面）２０を有する。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、側面３０を有していてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、本発明の効果を損なわない範囲で、任意の適切な形態を採り得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、例えば、主面側と裏面側が平坦面となるように面取りされた形状、主面側と裏面側がＲ状に面取りされた形状、端部の主面側だけが平坦面となるように面取りされている形状、端部の裏面側だけが平坦面となるように面取りされている形状などが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部が面取りされている場合、その面取りされた部分は、外周部の１周全部にわたって設けられていてもよく、あるいは、外周部の一部のみに設けられていてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、主面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、主面の全領域の８８％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下であり、好ましくは０．２５以下であり、より好ましくは０．２以下であり、特に好ましくは０．１７以下である。上記変動係数を上記範囲内に調整すれば、大口径であるにもかかわらず主面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　ＩＩＩ族元素窒化物半導体基板の表面のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルは、該半導体基板の結晶内の不純物や該不純物に起因した欠陥（原子空孔など）を反映する。したがって、イエロールミネッセンス強度は、ＩＩＩ族元素窒化物半導体基板の品質の指標となる。そして、ＩＩＩ族元素窒化物半導体基板の主面の全領域の範囲のフォトルミネッセンス測定を行うことにより、該ＩＩＩ族元素窒化物半導体基板の主面の全領域における不純物や該不純物に起因した欠陥（原子空孔など）のバラツキを把握することが可能である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、主面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、主面の全領域の９２％以上の範囲におけるイエロールミネッセンス強度の変動係数が、好ましくは０．３以下であり、好ましくは０．２５以下であり、より好ましくは０．２以下であり、特に好ましくは０．１８以下である。上記変動係数を上記範囲内に調整すれば、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　本明細書において、主面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、主面の全領域のＸ％の範囲におけるイエロールミネッセンス強度の変動係数とは、主面の全領域の範囲について所定の測定間隔Ｙでのフォトルミネッセンス測定を行って取得されるフォトルミネッセンス・スペクトルから、主面の全領域のＸ％の範囲におけるイエロールミネッセンス強度の平均値と標準偏差を求めて、（標準偏差／イエロールミネッセンス強度の平均値）によって算出される値である。
　フォトルミネッセンス測定における測定間隔Ｙは、好ましくは１ｍｍ以下である。フォトルミネッセンス測定における測定間隔Ｙを１ｍｍ以下とすることで、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記「Ｘ％」は、上記の主面の全領域から任意の領域を除いた領域の割合を意味し、この任意の領域としては、代表的には、デバイスの形成を行わない外周部の領域である。図２に示すように、このようなデバイス非形成領域である外周部は、全周にわたって外周端部１２から主面１０の内側方向に向かって幅Ｄ１の距離までの領域である。主面面取り部の幅Ｄ１は、外周端部１２を起点とする距離であって、主面１０の内側方向に向かって、該外周端部１２における接線に対する法線方向の距離である。幅Ｄ１は一定であることが好ましい。
　幅Ｄ１は、本発明の効果を損なわない範囲で、任意の適切な大きさを採用し得る。本発明の効果をより発現させ得る点で、幅Ｄ１は、好ましくは５ｍｍ以下であり、より好ましくは４ｍｍ以下であり、さらに好ましくは３ｍｍ以下であり、特に好ましくは２ｍｍ以下であり、最も好ましくは１ｍｍ以下である。幅Ｄ１の下限値は、本発明の効果をより発現させ得る点で、好ましくは０．３ｍｍ以上である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、大口径であるにもかかわらず主面内における品質のバラツキが抑制されているため、該ＩＩＩ族元素窒化物半導体基板の反りが小さく、好ましくは１００μｍ以下であり、より好ましくは８０μｍ以下であり、さらに好ましくは５０μｍ以下であり、特に好ましくは３０μｍ以下である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、本発明の効果を損なわない範囲で、任意の適切な方法で製造し得る。以下、本発明の効果をより発現させる点で、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の好ましい製造方法について説明する。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、図３（ａ）に示すように、下地基板１の主面１ａ上に種結晶膜２を形成し、種結晶膜２のＩＩＩ族元素極性面２ａ上にＩＩＩ族元素窒化物層３を形成する。次いで、下地基板１から自立基板となるＩＩＩ族元素窒化物層（種結晶膜２＋ＩＩＩ族元素窒化物層３）を分離し、主面１０’と裏面２０’を有する自立基板１００’を得る。
　下地基板の材質としては、本発明の効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、サファイア、結晶配向性アルミナ、酸化ガリウム、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）、ＧａＡｓ、ＳｉＣなどが挙げられる。
　種結晶膜の材質としては、本発明の効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）やＩｎｘＧａ１－ｘＮ（０≦ｘ≦１）が挙げられ、好ましくは、窒化ガリウムである。種結晶膜の材質としては、より好ましくは、蛍光顕微鏡観察により黄色発光効果が認められる窒化ガリウムである。黄色発光とは、バンドからバンドへの励起子遷移（ＵＶ）に加えて、２．２～２．５ｅＶの範囲に現れるピーク（黄色発光（ＹＬ）または黄色帯（ＹＢ））である。
　種結晶膜の形成方法としては、本発明の効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、気相成長法が挙げられ、好ましくは、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法が挙げられる。種結晶膜の形成方法としては、これらの中でも、有機金属化学気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）がより好ましい。
　ＭＯＣＶＤ法による種結晶膜の形成は、例えば、４５０℃～５５０℃にて低温成長緩衝層を２０ｎｍ～５０ｎｍ堆積させた後に、１０００℃～１２００℃にて厚さ２μｍ～４μｍの膜を積層させることにより行うことが好ましい。
　ＩＩＩ族元素窒化物結晶層の育成方向としては、本発明の効果を損なわない範囲で、任意の適切な育成方向を採用し得る。このような育成方向としては、例えば、ウルツ鉱構造のｃ面の法線方向、ａ面、ｍ面それぞれの法線方向、ｃ面、ａ面、ｍ面それぞれから傾斜した面の法線方向が挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としては、種結晶膜の結晶方位に概ね倣った結晶方位を有する形成方法であれば、本発明の効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法等の気相成長法；Ｎａフラックス法、アモノサーマル法、水熱法、ゾルゲル法等の液相成長法；粉末の固相成長を利用した粉末成長法；これらの組み合わせ；などが挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としてＮａフラックス法を採用する場合は、特許第５２４４６２８号公報に記載の製造方法に準じ、適宜、本発明の効果をより発現し得るように条件等を調整して、Ｎａフラックス法を行うことが好ましい。
　Ｎａフラックス法によるＩＩＩ族元素窒化物結晶層の形成は、代表的には、窒素雰囲気中で、育成容器としての坩堝に種結晶基板（下地基板＋種結晶膜）を配置し、さらに、その坩堝の中に、ＩＩＩ族元素、金属Ｎａ、および、必要に応じてドーパント（例えば、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、酸素（Ｏ）等のｎ型ドーパント；ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）等のｐ型ドーパント；など）を含む融液組成物を充填し、その坩堝に蓋をし、その蓋付き坩堝を外容器中に入れ、さらに、その外容器を耐圧容器に入れ、窒素雰囲気中で、好ましくは７００℃～１０００℃（より好ましくは８００℃～９００℃）、好ましくは１ＭＰａ～７ＭＰａ（好ましくは２ＭＰａ～６ＭＰａ）まで昇温加圧した後、温度および圧力を保持しつつ、回転することにより行うことが好ましい。
　上記の坩堝としては、本発明の効果を損なわない範囲で、Ｎａフラックス法に用い得る任意の適切な坩堝を採用し得る。本発明の効果をより発現させ得る点で、上記の坩堝としては、窒化アルミニウム（ＡｌＮ）をコーティングしたアルミナ坩堝を採用することが好ましい。従来採用されている窒化アルミニウム（ＡｌＮ）坩堝は大型化することが難しく、コストも高いという問題がある。一方、窒化アルミニウム（ＡｌＮ）をコーティングしたアルミナ坩堝は大型化しやすいので、大口径のＩＩＩ族元素窒化物半導体基板の製造に好適である。また、窒化アルミニウム（ＡｌＮ）をコーティングしたアルミナ坩堝を採用することにより、酸素などの不純物混入を効果的に低減し得るので、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の坩堝の蓋としては、本発明の効果を損なわない範囲で、Ｎａフラックス法に用い得る任意の適切な坩堝の蓋を採用し得る。本発明の効果をより発現させ得る点で、上記の坩堝の蓋としては、窒化アルミニウム（ＡｌＮ）をコーティングしたアルミナ蓋を採用することが好ましい。窒化アルミニウム（ＡｌＮ）をコーティングしたアルミナ蓋を採用することにより、酸素などの不純物混入を効果的に低減し得るので、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の回転は、代表的には、回転台の上に載置して、中心軸周りに一定周期で回転させる。
　上記の回転は、種結晶基板上でのＩＩＩ族元素窒化物結晶層の結晶成長速度が、好ましくは５μｍ／ｈ～２５μｍ／ｈ、より好ましくは１０μｍ／ｈ～２５μｍ／ｈとなるように回転させる。種結晶基板上でのＩＩＩ族元素窒化物結晶層の結晶成長速度が５μｍ／ｈを下回ると、結晶育成時間が過大となって、現実的に製造するのが困難になるおそれがある。結晶成長速度が２５μｍ／ｈを上回ると、インクルージョンの含有率が増加するおそれがある。
　上記の回転は、好ましくは、（ｉ）反転させることなく一方向に回転させるか、（ｉｉ）一方向に１分間以上回転させたあと逆方向に１分間以上回転させるという反転操作を繰り返すか、（ｉｉｉ）一方向に５秒間以上回転させたあと０．１秒以上停止し、その後同じ方向に５秒間以上回転させるという間欠操作を繰り返すか、である。上記（ｉｉ）や（ｉｉｉ）の場合、上記よりも短い周期で反転操作や間欠操作を繰り返すと、結晶成長速度が速くなり過ぎ、インクルージョンの含有率が増加してしまうおそれがある。
　上記の回転は、本発明の効果をより発現させ得る点で、好ましくは、一定周期の時計回りと反時計回りで行う。
　上記の回転は、本発明の効果をより発現させ得る点で、一定周期の時計回りと反時計回りの回転であって、最大回転速度が、好ましくは１０ｒｐｍ以上であり、より好ましくは２０ｒｐｍ以上であり、さらに好ましくは３０ｒｐｍ以上であり、特に好ましくは４０ｒｐｍ以上である。最大回転速度の上限は、代表的には、１００ｒｐｍ以下である。最大回転速度を上記範囲内に調整すれば、結晶への不純物取り込みが面内で均一になり、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の最大回転速度での保持時間は、目的とするＩＩＩ族元素窒化物結晶層の厚みによって、任意の適切な時間を設定し得る。上記の最大回転速度での保持時間は、好ましくは１０秒～１００時間であり、より好ましくは５０秒～１０時間であり、さらに好ましくは１００秒～１時間であり、特に好ましくは３００秒～３０分である。
　上記の回転の時間としては、上記の最大回転速度での保持時間に加えて、最大回転速度に到達するまでの加速時間、反対回りに移行するために最大回転速度から減速して停止するまでの減速時間、停止してから反対回りに加速し始めるまでの停止時間を含む。
　上記の加速時間は、本発明の効果をより発現させ得る点で、好ましくは、保持時間の１００分の１以上であり、より好ましくは、保持時間の６０分の１以上であり、さらに好ましくは、保持時間の４０分の１以上であり、特に好ましくは、保持時間の３０分の１以上であり、最も好ましくは、保持時間の２０分の１以上である。上記の加速時間の最大値は、代表的には、保持時間と同じ時間以下である。上記の加速時間を上記範囲内に調整すれば、結晶への不純物取り込みが面内で均一になり、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の加速時間は、本発明の効果をより発現させ得る点で、具体的には、好ましくは６秒以上であり、より好ましくは１０秒以上であり、さらに好ましくは１５秒以上であり、さらに好ましくは２０秒以上であり、特に好ましくは３０秒以上であり、最も好ましくは４０秒以上である。上記の加速時間の最大値は、代表的には、６００秒以下である。上記の加速時間を上記範囲内に調整すれば、結晶への不純物取り込みが面内で均一になり、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の減速時間は、本発明の効果をより発現させ得る点で、好ましくは、保持時間の１００分の１以上であり、より好ましくは、保持時間の６０分の１以上であり、さらに好ましくは、保持時間の４０分の１以上であり、特に好ましくは、保持時間の３０分の１以上であり、最も好ましくは、保持時間の２０分の１以上である。上記の減速時間の最大値は、代表的には、保持時間と同じ時間以下である。上記の減速時間を上記範囲内に調整すれば、結晶への不純物取り込みが面内で均一になり、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の減速時間は、本発明の効果をより発現させ得る点で、具体的には、好ましくは６秒以上であり、より好ましくは１０秒以上であり、さらに好ましくは１５秒以上であり、さらに好ましくは２０秒以上であり、特に好ましくは３０秒以上であり、最も好ましくは４０秒以上である。上記の減速時間の最大値は、代表的には、６００秒以下である。上記の減速時間を上記範囲内に調整すれば、結晶への不純物取り込みが面内で均一になり、最終的に、大口径であるにもかかわらず主面内における品質のバラツキがより抑制されたＩＩＩ族元素窒化物半導体基板を提供し得る。
　上記の停止時間は、代表的には、０．１秒～５秒である。
　次に、ＩＩＩ族元素窒化物結晶層を下地基板から分離することによって、ＩＩＩ族元素窒化物結晶層を含む自立基板を得ることができる。
　ＩＩＩ族元素窒化物結晶層を下地基板から分離する方法としては、本発明の効果を損なわない範囲で任意の適切な方法を採用し得る。このような方法としては、例えば、ＩＩＩ族元素窒化物結晶層を育成した後の降温工程において熱収縮差を使用してＩＩＩ族元素窒化物結晶層を下地基板から自発分離させる方法、ＩＩＩ族元素窒化物結晶層を下地基板からケミカルエッチングによって分離する方法、図２（ａ）に示すように、下地基板１の裏面１ｂ側から矢印Ａのようにレーザ光を照射し、ＩＩＩ族元素窒化物結晶層を下地基板からレーザリフトオフ法によって剥離する方法、ＩＩＩ族元素窒化物結晶層を下地基板から研削によって剥離する方法、などが挙げられる。また、ＩＩＩ族元素窒化物結晶層を、ワイヤソーなどを利用してスライスすることにより、ＩＩＩ族元素窒化物結晶層を含む自立基板を得てもよい。
　このようにしてＮａフラックス法により得られたＩＩＩ族元素窒化物結晶層は、砥石等で研削して板面を平坦にした後、ダイヤモンド砥粒を用いたラップ加工等により板面を平滑化することが好ましい。
　次いで、自立基板の外周部を研削加工することにより、所望の直径の円形状に整える。
　自立基板のサイズとしては、本発明においては、いわゆる大口径のＩＩＩ族元素窒化物半導体基板であるので、その直径が１００ｍｍ以上である。このような大口径であれば、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、高周波／ハイパワーの電子デバイスへの適用が容易になり、特に、素子サイズが大きくなるような大電力を扱うデバイスへの適用が容易になる。
　大口径のＩＩＩ族元素窒化物半導体基板としては、具体的には、例えば、４インチウエハー、６インチウエハー、８インチウエハー、１２インチウエハーなどが挙げられる。
　次いで、研削、ラップ、研磨加工などにより主面および／または裏面を除去加工することによって、所望の厚さに薄板化および平坦化し、自立基板を得る。
　自立基板の厚さ（厚さが一定でない場合は最大厚さ箇所の厚さ）は、好ましくは３００μｍ～１０００μｍである。
　必要に応じて、研削加工により、自立基板外周エッジの面取りをし、最終的に、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００を得る。
　得られるＩＩＩ族元素窒化物半導体基板１００は、その主面（ＩＩＩ族元素極性面）１０上に結晶をエピタキシャル成長させることができ、図３（ｃ）に示すように機能層４を成膜し、機能素子５を得る。２０は裏面（窒素極性面）である。
　得られるＩＩＩ族元素窒化物半導体基板上に成長させるエピタキシャル結晶としては、窒化ガリウム、窒化アルミニウム、窒化インジウムまたはこれらの混晶を例示できる。このようなエピタキシャル結晶としては、具体的には、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）が挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板上に設ける機能層としては、発光層の他、整流素子層、スイッチング素子、パワー半導体層などが挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板のＩＩＩ族元素極性面上に機能層を設けた後に、窒素極性面を加工、例えば、研削、研磨加工することによって、自立基板の厚さや厚さ分布を小さくすることもできる。
　以下、実施例により本発明を具体的に説明するが、本発明はこれら実施例になんら限定されるものではない。なお、実施例等における、試験および評価方法は以下のとおりである。なお、「部」と記載されている場合は、特記事項がない限り「重量部」を意味し、「％」と記載されている場合は、特記事項がない限り「重量％」を意味する。
＜フォトルミネッセンス測定＞
（測定方法）
　フォトルミネッセンスマッピング装置（フォトンデザイン製、ＤＵＶ－ＰＬ）を用いて、室温（２５℃）にて励起波長３２５ｎｍのＨｅ－Ｃｄレーザを用い、励起強度１０Ｗ／ｃｍ２、露光時間１０ｍｓｅｃ、測定波長範囲３３０ｎｍ～６８０ｎｍ、波長分解能０．５ｎｍの条件で、フォトルミネッセンス・スペクトルを取得した。測定点の間隔が１ｍｍ以下となるようにＩＩＩ族元素窒化物半導体基板の主面全領域を測定した。
（イエロールミネッセンス強度の変動係数の算出）
　取得したフォトルミネッセンス・スペクトルから、波長４８０ｎｍ～５８０ｎｍの範囲におけるピーク強度（単位：ａ．ｕ）をイエロールミネッセンス強度と定義した。主面の全領域のＸ％の範囲でイエロールミネッセンス強度の平均値と標準偏差を求め、（標準偏差／イエロールミネッセンス強度の平均値）により変動係数を算出した。
＜反りの測定＞
　主面の反りを測定し、反りから曲率半径を算出した。反りは、レーザ変位計によって測定できる。レーザ変位計とは、レーザ光を各面に照射することにより、各面の変位を測定する装置をいう。レーザの波長を６５５ｎｍとし、測定方式には表面粗度に応じて共焦点方式、三角測距方式、光干渉方式を用いることができる。
　基板端から幅３ｍｍの範囲を除いて波形を得た。次いで、二次関数を用いた最小二乗法によって、この波形に対する近似曲線を得、この近似曲線の最高値と最低値との差を基板表面上で直交する２軸でそれぞれ計測し、２値の平均値を反りＳとした。
〔実施例１〕
　直径４インチのサファイア基板上に、ＭＯＣＶＤ法によって厚さ２μｍの窒化ガリウムからなる種結晶膜を成膜し、種結晶基板を得た。
　得られた種結晶基板を、窒素雰囲気のグローブボックス内で、ＡｌＮをコーティングしたアルミナ坩堝の中に配置した。
　次に、Ｇａ／Ｇａ＋Ｎａ（ｍｏｌ％）＝１５ｍｏｌ％となるように金属ガリウムと金属ナトリウムを上記坩堝内に充填し、ＡｌＮをコーティングしたアルミナ蓋で蓋をした。
　上記蓋をした坩堝をステンレス製内容器に入れ、さらにそれを収納できるステンレス製外容器に入れて、窒素導入パイプの付いた容器蓋で閉じた。この外容器を、予め真空ベークしてある結晶製造装置内の加熱部に設置されている回転台の上に配置し、耐圧容器に蓋をして密閉した。
　次いで、耐圧容器内を真空ポンプにて０．１Ｐａ以下まで真空引きした。続いて、上段ヒータ、中段ヒータ、および下段ヒータを調節して、加熱空間の温度を８７０℃になるように加熱しながら、４．０ＭＰａまで窒素ガスボンベから窒素ガスを導入し、外容器を中心軸周りに４０ｒｐｍで一定周期の時計回りと反時計回りで回転させた。回転条件は、加速時間＝６０秒、保持時間＝６００秒、減速時間＝６０秒、停止時間＝０．５秒とした。この状態で４０時間保持した後、室温まで自然冷却して大気圧にまで減圧した後、耐圧容器の蓋を開けて中から坩堝を取り出した。坩堝の中の固化した金属ナトリウムを除去し、クラックのない窒化ガリウム自立結晶を種結晶基板から剥離して回収した。
　窒化ガリウム自立結晶の表面および裏面を研磨加工し、窒化ガリウム自立基板としてのウエハー（１）を作製した。
　ウエハー（１）の反りは４０μｍであった。
　ウエハー（１）の主面に対してフォトルミネッセンス測定を行った。フォトルミネッセンス測定は、主面内を１ｍｍ間隔で８０００点測定した。
　フォトルミネッセンス測定で得られた各測定点のスペクトルデータにおいて、波長３６５ｎｍ近傍にピークを有するバンド端発光（ＢＥＬ）と波長５００ｎｍ～６００ｎｍの範囲にピークを有するイエロールミネッセンス（深い発光）がみられた。
　ウエハー（１）の最外周部にある非デバイス形成領域の影響を除くために、主面の外周端部から幅３ｍｍの領域を除外し、主面の全領域の８８％の範囲におけるイエロールミネッセンス強度の平均値と標準偏差を求めたところ、イエロールミネッセンス強度の平均値＝１７６（単位：ａ．ｕ）、標準偏差＝２７（単位：ａ．ｕ）が得られ、（標準偏差／イエロールミネッセンス強度の平均値）で示される変動係数は０．１５であった。
　さらに、ウエハー（１）を、ＬＥＤやレーザダイオードなどのチップサイズの小さいデバイスに用いる場合を想定し、主面の外周端部から幅２ｍｍの領域を除外し、主面の全領域の９２％の範囲におけるイエロールミネッセンス強度の平均値と標準偏差を求めたところ、イエロールミネッセンス強度の平均値＝１７８（単位：ａ．ｕ）、標準偏差＝２９（単位：ａ．ｕ）が得られ、（標準偏差／イエロールミネッセンス強度の平均値）で示される変動係数は０．１６であった。
〔実施例２〕
　直径４インチのサファイア基板に代えて、直径６インチのサファイア基板を用いた以外は、実施例１と同様に行い、ウエハー（２）を作製した。
　ウエハー（２）の反りは８０μｍであった。
　ウエハー（２）の主面に対してフォトルミネッセンス測定を行った。フォトルミネッセンス測定は、主面内を１ｍｍ間隔で１７１８９点測定した。
　フォトルミネッセンス測定で得られた各測定点のスペクトルデータにおいて、波長３６５ｎｍ近傍にピークを有するバンド端発光（ＢＥＬ）と波長５００ｎｍ～６００ｎｍの範囲にピークを有するイエロールミネッセンス（深い発光）がみられた。
　ウエハー（１）の最外周部にある非デバイス形成領域の影響を除くために、主面の外周端部から幅３ｍｍの領域を除外し、主面の全領域の９４％の範囲におけるイエロールミネッセンス強度の平均値と標準偏差を求めたところ、イエロールミネッセンス強度の平均値＝２１０（単位：ａ．ｕ）、標準偏差＝５７（単位：ａ．ｕ）が得られ、標準偏差／イエロールミネッセンス強度の平均値で示される変動係数は０．２７であった。
〔比較例１〕
　直径４インチのサファイア基板上に、ＭＯＣＶＤ法によって厚さ２μｍの窒化ガリウムからなる種結晶膜を成膜し、種結晶基板を得た。
　得られた種結晶基板を、窒素雰囲気のグローブボックス内で、アルミナ坩堝の中に配置した。
　次に、Ｇａ／Ｇａ＋Ｎａ（ｍｏｌ％）＝１５ｍｏｌ％となるように金属ガリウムと金属ナトリウムを上記坩堝内に充填し、アルミナ板で蓋をした。
　上記蓋をした坩堝をステンレス製内容器に入れ、さらにそれを収納できるステンレス製外容器に入れて、窒素導入パイプの付いた容器蓋で閉じた。この外容器を、予め真空ベークしてある結晶製造装置内の加熱部に設置されている回転台の上に配置し、耐圧容器に蓋をして密閉した。
　次いで、耐圧容器内を真空ポンプにて０．１Ｐａ以下まで真空引きした。続いて、上段ヒータ、中段ヒータ、および下段ヒータを調節して、加熱空間の温度を８７０℃になるように加熱しながら、４．０ＭＰａまで窒素ガスボンベから窒素ガスを導入し、外容器を中心軸周りに２０ｒｐｍで一定周期の時計回りと反時計回りで回転させた。回転条件は、加速時間＝１２秒、保持時間＝６００秒、減速時間＝１２秒、停止時間＝０．５秒とした。この状態で４０時間保持した後、室温まで自然冷却して大気圧にまで減圧した後、耐圧容器の蓋を開けて中から坩堝を取り出した。坩堝の中の固化した金属ナトリウムを除去し、クラックのない窒化ガリウム自立結晶を種結晶基板から剥離して回収した。
　窒化ガリウム自立結晶の表面および裏面を研磨加工し、窒化ガリウム自立基板としてのウエハー（１）を作製した。
　ウエハー（１）の反りは１２１μｍであった。
　ウエハー（１）の主面に対してフォトルミネッセンス測定を行った。フォトルミネッセンス測定は、主面内を１ｍｍ間隔で８０００点測定した。
　フォトルミネッセンス測定で得られた各測定点のスペクトルデータにおいて、波長３６５ｎｍ近傍にピークを有するバンド端発光（ＢＥＬ）と波長５００ｎｍ～６００ｎｍの範囲にピークを有するイエロールミネッセンス（深い発光）がみられた。
　ウエハー（１）の最外周部にある非デバイス形成領域の影響を除くために、主面の外周端部から幅３ｍｍの領域を除外し、主面の全領域の８８％の範囲におけるイエロールミネッセンス強度の平均値と標準偏差を求めたところ、イエロールミネッセンス強度の平均値＝５３２（単位：ａ．ｕ）、標準偏差＝１８６（単位：ａ．ｕ）が得られ、標準偏差／イエロールミネッセンス強度の平均値で示される変動係数は０．３５であった。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、各種半導体デバイスの基板として利用可能である。
１００　　　ＩＩＩ族元素窒化物半導体基板
１００　　　自立基板
１　　　　　下地基板
１ａ　　　　下地基板１の主面
１ｂ　　　　下地基板１の裏面
２　　　　　種結晶膜
２ａ　　　　種結晶膜２のＩＩＩ族元素極性面
３　　　　　ＩＩＩ族元素窒化物層
４　　　　　機能層
５　　　　　機能素子
１０　　　　主面
１０’　　　主面
１２　　　　外周端部
２０　　　　裏面
２０’　　　裏面
２２　　　　外周端部
３０　　　　側面
 

Claims (6)

  1. 　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
    　直径が１００ｍｍ以上であり、
    　該第一面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、該第一面の全領域の８８％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下である、
    　ＩＩＩ族元素窒化物半導体基板。
  2. 　前記変動係数が０．２以下である、請求項１に記載のＩＩＩ族元素窒化物半導体基板。
  3. 　前記第一面の全領域の範囲のフォトルミネッセンス測定で得られるフォトルミネッセンス・スペクトルに基づく、該第一面の全領域の９２％以上の範囲におけるイエロールミネッセンス強度の変動係数が０．３以下である、請求項１または２に記載のＩＩＩ族元素窒化物半導体基板。
  4. 　前記変動係数が０．２以下である、請求項３に記載のＩＩＩ族元素窒化物半導体基板。
  5. 　前記フォトルミネッセンス測定における測定間隔Ｙが１ｍｍ以下である、請求項１から４までにいずれかに記載のＩＩＩ族元素窒化物半導体基板。
  6. 　前記ＩＩＩ族元素窒化物半導体基板の反りが１００μｍ以下である、請求項１から５までのいずれかに記載のＩＩＩ族元素窒化物半導体基板。
     
     
PCT/JP2021/024916 2020-10-09 2021-07-01 Ｉｉｉ族元素窒化物半導体基板 WO2022074880A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021557861A JP7254962B2 (ja) 2020-10-09 2021-07-01 Ｉｉｉ族元素窒化物半導体基板
CN202180054550.XA CN116075608A (zh) 2020-10-09 2021-07-01 Iii族元素氮化物半导体基板
DE112021003786.2T DE112021003786T5 (de) 2020-10-09 2021-07-01 Halbleitersubstrat von einem Nitrid der Gruppe III
US18/180,531 US20230246132A1 (en) 2020-10-09 2023-03-08 Group-iii element nitride semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-171075 2020-10-09
JP2020171075 2020-10-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/180,531 Continuation US20230246132A1 (en) 2020-10-09 2023-03-08 Group-iii element nitride semiconductor substrate

Publications (1)

Publication Number Publication Date
WO2022074880A1 true WO2022074880A1 (ja) 2022-04-14

Family

ID=81126406

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024916 WO2022074880A1 (ja) 2020-10-09 2021-07-01 Ｉｉｉ族元素窒化物半導体基板

Country Status (5)

Country Link
US (1) US20230246132A1 (ja)
JP (1) JP7254962B2 (ja)
CN (1) CN116075608A (ja)
DE (1) DE112021003786T5 (ja)
WO (1) WO2022074880A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
WO2019065689A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186843A (ja) 1982-04-26 1983-10-31 Fujitsu Ltd プログラム保護方式
JP4359770B2 (ja) 2003-12-26 2009-11-04 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造ロット
JP5244628B2 (ja) 2009-01-21 2013-07-24 日本碍子株式会社 ３ｂ族窒化物結晶板の製法
JP6269368B2 (ja) 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板
JP2016074553A (ja) * 2014-10-03 2016-05-12 住友化学株式会社 Ｉｉｉ族窒化物半導体単結晶基板の製造方法
JP2019052057A (ja) * 2017-09-14 2019-04-04 住友電気工業株式会社 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法
CN110777432B (zh) * 2018-07-30 2023-09-29 住友化学株式会社 氮化物晶体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
WO2019065689A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法

Also Published As

Publication number Publication date
US20230246132A1 (en) 2023-08-03
DE112021003786T5 (de) 2023-06-01
JPWO2022074880A1 (ja) 2022-04-14
CN116075608A (zh) 2023-05-05
JP7254962B2 (ja) 2023-04-10

Similar Documents

Publication Publication Date Title
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
TWI386990B (zh) Ｉｉｉ族元素氮化物結晶薄膜之表面處理方法、ｉｉｉ族元素氮化物結晶基底、具磊晶層的ｉｉｉ族元素氮化物結晶基底、及半導體裝置
JP6405309B2 (ja) 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法
WO2013035691A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
US9349915B2 (en) β-Ga2O3-based single crystal substrate
US20030188678A1 (en) Spinel substrate and heteroepitaxial growth of III-V materials thereon
JP2014520748A (ja) 半導体基板及び製造方法
JP6152548B2 (ja) 酸化ガリウム基板及びその製造方法
JP6636330B2 (ja) バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
JP4752214B2 (ja) エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
JP6143148B2 (ja) Ｉｉｉ族窒化物結晶の製造方法および半導体装置の製造方法
WO2022004046A1 (ja) エピタキシャル結晶成長用自立基板および機能素子
JP6856356B2 (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2013203653A (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶およびｉｉｉ族窒化物結晶基板
JP2008207968A (ja) 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板
WO2022074880A1 (ja) Ｉｉｉ族元素窒化物半導体基板
JP6978641B1 (ja) Ｉｉｉ族元素窒化物半導体基板
JP5402918B2 (ja) 半導体デバイスの製造方法
WO2022059244A1 (ja) Ｉｉｉ族元素窒化物半導体基板
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
Yuan et al. Effects of indium surfactant on the crystalline and optical properties of GaN during initial growth stage
WO2023176128A1 (ja) Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板
WO2023157387A1 (ja) Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021557861

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21877184

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21877184

Country of ref document: EP

Kind code of ref document: A1