WO2023176128A1 - Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板 - Google Patents

Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板 Download PDF

Info

Publication number
WO2023176128A1
WO2023176128A1 PCT/JP2023/001180 JP2023001180W WO2023176128A1 WO 2023176128 A1 WO2023176128 A1 WO 2023176128A1 JP 2023001180 W JP2023001180 W JP 2023001180W WO 2023176128 A1 WO2023176128 A1 WO 2023176128A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
iii element
substrate
nitride semiconductor
semiconductor substrate
Prior art date
Application number
PCT/JP2023/001180
Other languages
English (en)
French (fr)
Inventor
亜有実 齊藤
智彦 杉山
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Publication of WO2023176128A1 publication Critical patent/WO2023176128A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching

Definitions

  • the present invention relates to a group III element nitride semiconductor substrate. More specifically, the present invention relates to a group III element nitride semiconductor substrate that has a main surface and a back surface that are in a front-back relationship, and in which the occurrence of scratches on the surface is suppressed.
  • Group III element nitride semiconductor substrates such as gallium nitride (GaN) wafers, aluminum nitride (AlN) wafers, and indium nitride (InN) wafers are used as substrates for various semiconductor devices (for example, Patent Document 1).
  • the semiconductor substrate has a first surface and a second surface.
  • the main surface is typically a group III element polar surface
  • the back surface is typically a nitrogen polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • Group III element nitride semiconductor substrates are used as base substrates for semiconductor devices such as LEDs and LDs.
  • Wide-gap semiconductors including gallium nitride substrates, are expected to be used as next-generation power devices that will bring about technological innovation in a variety of ways, including higher breakdown voltages, lower losses, faster switching speeds, and smaller devices. ing.
  • gallium nitride substrates Due to its high hardness, gallium nitride substrates are prone to defects such as scratches and cracking (cracks, cracks, chips) during the manufacturing process, resulting in lower yields and higher manufacturing costs.
  • Patent Document 2 As a technique for improving the yield in manufacturing gallium nitride substrates, by forming an inclined surface on the outer peripheral surface of the substrate at an angle of 70° to 130° from the surface side of the substrate, the generation of cracks is suppressed and the crack yield is reduced. A technique for reducing this has been reported (Patent Document 2).
  • Patent Document 2 requires precise processing of the external shape into a special shape using a specific external processing machine, and the additional process of peripheral processing in manufacturing the gallium nitride substrate increases costs. The problem is that the increase is inevitable.
  • gallium nitride substrates are not only subject to cracking, but also scratches on the surface that degrade the performance of devices fabricated on it, but the technology reported in Patent Document 2 solves the problem of such scratches. It is not a specific technology.
  • An object of the present invention is to provide a group III element nitride semiconductor substrate having a first surface and a second surface, in which the occurrence of scratches on the surface is suppressed.
  • a group III element nitride semiconductor substrate is a group III element nitride semiconductor substrate including a first surface and a second surface.
  • the substrate has a 1 mm range from the outer periphery of the first surface as the outer periphery, and a region other than the outer periphery of the first surface as the inner periphery, and by cathodoluminescence observation, the outer periphery is determined to be altered. layer is observed, and no altered layer is observed on the inner circumference.
  • at least one type selected from the following (A) and (B) is observed in the substrate by the cathodoluminescence observation.
  • a bonded substrate is provided.
  • the bonded substrate is formed by bonding the Group III element nitride semiconductor substrate according to any one of [1] to [3] above and a support substrate.
  • a group III element nitride semiconductor substrate having a first surface and a second surface, in which the occurrence of scratches on the surface is suppressed. I can do it.
  • FIG. 1 is a representative schematic cross-sectional view of a group III element nitride semiconductor substrate according to an embodiment of the present invention.
  • FIG. 2 is a schematic plan view illustrating an outer peripheral portion and an inner peripheral portion of a group III element nitride semiconductor substrate according to an embodiment of the present invention.
  • FIG. 3 is a schematic plan view illustrating line segments L1 to L6 on an image obtained by cathodoluminescence observation of a group III element nitride semiconductor substrate.
  • FIG. 3 is an image taken by cathodoluminescence observation of the outer peripheral portion of the gallium nitride substrate obtained in Comparative Example 1.
  • FIG. 3 is an image taken by cathodoluminescence observation of the outer peripheral portion of the gallium nitride substrate obtained in Example 1.
  • weight When the expression “weight” is used in this specification, it may be read as “mass” which is commonly used as an SI unit indicating weight.
  • the Group III element nitride semiconductor substrate according to the embodiment of the present invention is typically a free-standing substrate made of Group III element nitride crystal.
  • the term "self-supporting substrate” refers to a substrate that does not deform or break under its own weight when handled, and can be handled as a solid object.
  • the freestanding substrate can be used as a substrate for various semiconductor devices such as light emitting elements and power control elements.
  • the Group III element nitride semiconductor substrate according to the embodiment of the present invention is typically wafer-shaped (substantially circular). However, if necessary, it may be processed into other shapes, such as rectangular shapes.
  • any appropriate size may be adopted as long as the effects of the embodiment of the present invention are not impaired.
  • Such sizes include, for example, 25 mm (approximately 1 inch), 45 to 55 mm (approximately 2 inches), 95 to 105 mm (approximately 4 inches), 145 to 155 mm (approximately 6 inches), and 195 to 205 mm (approximately 8 inches). ), 295 to 305 mm (approximately 12 inches), etc.
  • the size (diameter) of the Group III element nitride semiconductor substrate according to the embodiment of the present invention is preferably 45 mm or more, more preferably 50 mm or more.
  • the Group III element nitride semiconductor substrate according to the embodiment of the present invention has a thickness (thickness at the maximum thickness point if the thickness is not constant) of 200 ⁇ m or more, preferably 300 ⁇ m to 1000 ⁇ m.
  • Group III element nitrides typically include gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), or mixed crystals thereof. These may be one type or two or more types.
  • Typical p-type dopants include zinc (Zn), manganese (Mn), iron (Fe), beryllium (Be), magnesium (Mg), strontium (Sr), and cadmium (Cd). These may be one type or two or more types.
  • n-type dopants include silicon (Si), germanium (Ge), tin (Sn), and oxygen (O). These may be one type or two or more types.
  • the plane orientation of the Group III element nitride semiconductor substrate can be a c-plane, an m-plane, an a-plane, or a specific crystal plane tilted from each of the c-plane, a-plane, or m-plane.
  • specific crystal planes tilted from the c-plane, a-plane, and m-plane include so-called semipolar planes such as the ⁇ 11-22 ⁇ plane and the ⁇ 20-21 ⁇ plane.
  • plane orientations include not only so-called just planes perpendicular to c-plane, a-plane, m-plane, or specific crystal planes tilted from these, but also off-angles within a range of ⁇ 5°. Permissible.
  • a group III element nitride semiconductor substrate is a group III element nitride semiconductor substrate having a first surface and a second surface.
  • the first surface is the main surface and the second surface is the back surface
  • the main surface is typically a group III element polar plane
  • the back side is typically the nitrogen polar side.
  • the main surface may be a nitrogen polar surface, or the back surface may be a group III element polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can be transferred while the back surface is held by a susceptor or the like.
  • the first surface will be described as the main surface and the second surface as the back surface. Therefore, in this specification, “principal surface” may be replaced with “first surface”, “first surface” may be replaced with “principal surface”, and “back surface” may be replaced with “principal surface”. Things may be read as “second side,” and things that say “second side” may be read as “back side.”
  • the main surface may be a mirror surface or a non-mirror surface.
  • the main surface is a mirror surface.
  • the back surface may be a mirror surface or a non-mirror surface.
  • a mirror surface is a surface that has been mirror-finished, and after mirror-finishing, the roughness and waviness of the surface are reduced until light is reflected and it can be visually confirmed that objects are reflected on the mirror-finished surface. It refers to the surface that is in the state of being In other words, it is a surface in which the roughness and waviness of the surface after mirror polishing are sufficiently reduced to the extent that they can be ignored relative to the wavelength of visible light. Epitaxial crystal growth is fully possible on mirror-finished surfaces.
  • any suitable method may be used as the mirror finishing method as long as the effects of the embodiments of the present invention are not impaired.
  • suitable methods include, for example, a polishing device using a tape, a lapping device using diamond abrasive grains, a CMP (Chemical Mechanical Polish) device using a slurry such as colloidal silica and a polishing pad made of non-woven fabric, etc.
  • Examples include a method of mirror finishing using one or a combination of the two.
  • a non-mirror surface is a surface that has not been mirror-finished, and typically includes a rough surface obtained by roughening treatment.
  • any appropriate method may be employed as long as the effects of the embodiments of the present invention are not impaired. Examples of such methods include grinding using a grindstone, laser texturing, etching using various chemicals or gases, physical or chemical coating, and texturing using mechanical processing.
  • FIG. 1 is a typical schematic cross-sectional view of a group III element nitride semiconductor substrate according to an embodiment of the present invention.
  • the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention typically has a main surface (group III element polar surface) 10 and a back surface (nitrogen polar surface) 20.
  • Group III element nitride semiconductor substrate 100 according to embodiments of the present invention may have side surfaces 30 .
  • the end portion of the Group III element nitride semiconductor substrate according to the embodiment of the present invention may take any suitable form as long as the effects of the embodiment of the present invention are not impaired.
  • the end portion of the group III element nitride semiconductor substrate according to the embodiment of the present invention has, for example, a shape in which the main surface side and the back surface side are chamfered to be flat surfaces, or a shape in which the main surface side and the back surface side are chamfered in an R shape. , a shape in which only the main surface side of the end portion is chamfered to be a flat surface, a shape in which only the back surface side of the end portion is chamfered to be a flat surface, etc.
  • the chamfered portion may be provided over the entire circumference of the outer periphery, or may be provided over a part of the outer periphery. It may be provided only in the
  • the cathode is defined as the outer periphery within a range of 1 mm from the outer periphery of the first surface, and the inner periphery is defined as the area other than the outer periphery of the first surface.
  • FIG. 2 is a schematic plan view illustrating an outer circumferential portion and an inner circumferential portion of a group III element nitride semiconductor substrate according to an embodiment of the present invention.
  • FIG. 2 shows a group III element nitride semiconductor substrate according to an embodiment of the present invention viewed from the main surface (first surface) direction.
  • the inner circumferential portion 10b is an area within the main surface 10 other than the outer circumferential portion 10a. Note that when the outer periphery of the substrate is chamfered, the outer periphery edge means the edge of the substrate including the chamfered portion.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention an altered layer is observed in the outer circumference and no altered layer is observed in the inner circumference by cathodoluminescence observation. That is, the group III element nitride semiconductor substrate according to the embodiment of the present invention is designed so that an altered layer exists in the outer circumference and no altered layer exists in the inner circumference. In this way, the effects of the embodiments of the present invention can be exhibited by the presence of the altered layer in the outer circumference and the absence of the altered layer in the inner circumference.
  • Cathodoluminescence observation is typically performed using a scanning electron microscope (SEM) equipped with a cathodoluminescence detector.
  • SEM scanning electron microscope
  • the present inventors discovered that the conventional causes of scratches on the surface of gallium nitride substrates are scratches caused by minute gallium nitride crystals that have occurred near the outer periphery of the substrate or have entered unevenness near the outer periphery of the substrate. I thought it was for a reason. We also believe that minute gallium nitride crystals that have occurred near the outer periphery of the substrate or that have penetrated into irregularities near the outer periphery of the substrate will be more likely to move onto the substrate surface as the outer periphery of the substrate is warped in a concave shape.
  • the outer periphery is set as an area within 1 mm from the outer periphery as described above, and such a narrow edge area Since no devices are normally fabricated on top of the wafer, there are no problems in actual use.
  • the appearance of the altered layer typically differs in cathodoluminescence observation depending on the cause of its occurrence. For example, a deteriorated layer caused by scratches is observed as a black straight line in cathodoluminescence observation. Altered layers caused by causes other than scratches (heat, pressure, etc.) are observed as black areas with a certain area in cathodoluminescence observation.
  • the presence of an altered layer on the outer periphery means that when cathodoluminescence observation is performed, (a) it is observed as a black straight line (typically an altered layer caused by a scratch); (b) Observation as a black area with a certain area (typically, an altered layer caused by something other than a scratch (such as heat or pressure)).
  • the above (b) is preferably observed as the following (B) in that the effects of the embodiments of the present invention can be more expressed.
  • the ratio of the altered layer in the outer peripheral portion is 5% or more.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can preferably be determined from the following (A) and (B) by cathodoluminescence observation, in order to further exhibit the effects of the embodiment of the present invention. At least one selected species is observed.
  • A) There are 10 or more latent scratches on the outer periphery.
  • B) The ratio of the altered layer in the outer peripheral portion is 5% or more.
  • FIG. 3 shows a group III element nitride semiconductor substrate viewed from the main surface (first surface) direction.
  • the range of 1 mm from the outer periphery of the first surface is defined as the outer periphery, and the area other than the outer periphery of the first surface is defined as the inner periphery, so as shown in FIG.
  • the end points of each of L1 to L6 on the opposite side to the outer circumferential point are located on the boundary between the outer circumferential portion 10a and the inner circumferential portion 10b.
  • the above-mentioned low brightness region is an image obtained by cathodoluminescence observation of the carbon tape under the same conditions as the cathodoluminescence observation of the measurement target, with the maximum brightness of the image obtained by cathodoluminescence observation of the measurement target being 100%.
  • the brightness of 0% is taken as 0%, it refers to the brightness region of 0% to 10%.
  • any sample other than the carbon tape described above can be used as long as it does not show a brightness signal. Note that if the reference sample used when setting the brightness to 0% is made sharp, for example by bending it, a brightness signal will appear due to an unexpected edge effect, so as with normal measurement conditions, The flat part of the sample shall be measured.
  • the fact that no altered layer is observed in the inner circumference is typically determined as follows.
  • the entire 500 ⁇ m x 500 ⁇ m area at the center of the group III element nitride semiconductor substrate to be measured is subjected to cathodoluminescence observation, and the number of latent flaws observed in the obtained image is 5 or less, and the obtained image If the area ratio of the low brightness region observed within the inner circumference is 1% or less, it is assumed that no altered layer is observed in the inner circumference. Note that the conditions for the cathodoluminescence observation for the inner circumference are the same as those for the cathodoluminescence observation for the outer circumference.
  • the Group III element nitride semiconductor substrate according to the embodiment of the present invention may be manufactured by any suitable method as long as the effects of the embodiment of the present invention are not impaired.
  • a preferred method for manufacturing a group III element nitride semiconductor substrate according to an embodiment of the present invention will be described from the viewpoint of further realizing the effects of the embodiment of the present invention.
  • a seed crystal film is formed on the main surface of the base substrate, and a group III element nitride semiconductor substrate is formed on the group III element polar surface of the seed crystal film. forming a group element nitride layer; Next, the group III element nitride layer (seed crystal film+group III element nitride layer) which becomes a free-standing substrate is separated from the base substrate to obtain a free-standing substrate having a main surface and a back surface.
  • any appropriate material may be employed as long as the effects of the embodiments of the present invention are not impaired.
  • examples of such materials include sapphire, crystal-oriented alumina, gallium oxide, Al x Ga 1-x N (0 ⁇ x ⁇ 1), GaAs, and SiC.
  • any suitable material may be used as the material for the seed crystal film as long as it does not impair the effects of the embodiments of the present invention.
  • suitable material include Al x Ga 1-x N (0 ⁇ x ⁇ 1) and In x Ga 1-x N (0 ⁇ x ⁇ 1), and gallium nitride is preferable.
  • any suitable forming method may be employed as long as the effects of the embodiments of the present invention are not impaired.
  • a formation method include a vapor phase growth method, preferably a metal-organic chemical vapor deposition (MOCVD) method, a hydride vapor phase epitaxy (HVPE) method, and a pulse excitation method.
  • MOCVD metal-organic chemical vapor deposition
  • HVPE hydride vapor phase epitaxy
  • PXD deposition
  • MBE method MBE method
  • sublimation method sublimation method.
  • the MOCVD method is more preferable as a method for forming the seed crystal film.
  • Formation of a seed crystal film by the MOCVD method involves, for example, depositing a low-temperature growth buffer layer with a thickness of 20 nm to 50 nm at 450° C. to 550° C., and then stacking a film with a thickness of 2 ⁇ m to 4 ⁇ m at 1000° C. to 1200° C. It is preferable to carry out by.
  • any suitable growth direction may be adopted as long as the effects of the embodiments of the present invention are not impaired.
  • Such growth directions include, for example, the normal direction of the c-plane of the wurtzite structure, the normal direction of each of the a-plane and m-plane, and the normal direction of planes inclined from each of the c-plane, a-plane, and m-plane. Can be mentioned.
  • the group III element nitride crystal layer may be formed using any suitable method as long as it has a crystal orientation that roughly follows the crystal orientation of the seed crystal film, as long as it does not impair the effects of the embodiments of the present invention.
  • Forming methods may be employed. Such formation methods include, for example, vapor phase growth methods such as MOCVD method, HVPE method, PXD method, MBE method, and sublimation method; liquid phase growth methods such as Na flux method, ammonothermal method, hydrothermal method, and sol-gel method. Growth methods; powder growth methods using solid phase growth of powder; combinations thereof;
  • Formation of a group III element nitride crystal layer by the Na flux method typically involves placing a seed crystal substrate (underlying substrate + seed crystal film) in a crucible serving as a growth container in a nitrogen atmosphere, and then placing the seed crystal substrate in the crucible.
  • Group III elements metallic Na, and, if necessary, dopants (e.g., n-type dopants such as germanium (Ge), silicon (Si), oxygen (O); beryllium (Be), magnesium (Mg)).
  • p-type dopants such as calcium (Ca), strontium (Sr), zinc (Zn), and cadmium (Cd); etc.
  • the crucible is covered with a lid. It is preferable to carry out this by placing the container in an outer container, and then placing the outer container in a pressure-resistant container, raising the temperature and pressurizing the container in a nitrogen atmosphere, and then rotating the container while maintaining the temperature and pressure.
  • any appropriate method may be employed as long as the effects of the embodiments of the present invention are not impaired.
  • examples of such methods include, for example, a method in which a group III element nitride crystal layer is spontaneously separated from a base substrate using a thermal contraction difference in a cooling step after growing a group III element nitride crystal layer;
  • An example of this method is a method in which the crystal layer is peeled off from the base substrate by grinding.
  • a free-standing substrate containing a group III element nitride crystal layer may be obtained by slicing the group III element
  • the group III element nitride crystal layer thus obtained by the Na flux method is ground with a grindstone to make the plate surface flat, and then the plate surface is smoothed by lapping using diamond abrasive grains, etc. It is preferable.
  • the outer periphery of the self-supporting substrate is ground to give it a circular shape with a desired diameter.
  • any suitable size can be adopted as the size of the free-standing substrate within a range that does not impair the effects of the embodiments of the present invention.
  • Such sizes include, for example, 25 mm (approximately 1 inch), 45 to 55 mm (approximately 2 inches), 95 to 105 mm (approximately 4 inches), 145 to 155 mm (approximately 6 inches), and 195 to 205 mm (approximately 8 inches). ), 295 to 305 mm (approximately 12 inches), etc.
  • the main surface and/or back surface are removed by surface processing such as grinding, lapping, and polishing, thereby thinning and flattening the substrate to a desired thickness to obtain a self-supporting substrate.
  • Surface processing such as grinding, lapping, and polishing is usually performed by attaching a free-standing substrate to a processing surface plate using wax or the like.
  • the pressure with which the free-standing substrate is attached to the processing surface plate specifically, the pressure applied to the free-standing substrate when the free-standing substrate is attached to the processing surface plate, is appropriately adjusted.
  • the thickness of the free-standing substrate after polishing (if the thickness is not constant, the thickness at the maximum thickness point) is preferably 200 ⁇ m or more, more preferably 300 ⁇ m to 1000 ⁇ m.
  • chamfering can be performed by any suitable chamfering method as long as the effects of the embodiment of the present invention are not impaired.
  • a chamfering method include grinding using a diamond grindstone, polishing using a tape, and CMP (Chemical Mechanical Polish) using a slurry such as colloidal silica and a nonwoven fabric polishing pad.
  • the degraded layer is generally removed.
  • methods for removing the degraded layer include a method of removing the degraded layer using RIE (Reactive Ion Etching), a method of removing the degraded layer using a chemical solution, and a method of annealing the substrate.
  • the main surface is generally formed after surface processing such as mirror polishing, from the viewpoint of epitaxially growing the device layer to obtain a semiconductor device with good device characteristics and less variation in device characteristics between devices. It is preferable to use a surface on which a deteriorated layer that may be damaged is substantially removed and surface roughness in a micro region is small.
  • any appropriate method may be employed as long as the effects of the embodiments of the present invention are not impaired.
  • One of the preferred embodiments of the method for leaving the altered layer on the outer periphery of the main surface is RIE, which allows the effects of the embodiments of the present invention to be further expressed.
  • One example is to adjust the conditions as follows. According to RIE, by generating plasma and bombarding the sample with ions and radicals, it is possible to remove surfaces as small as a few micrometers, thereby removing scratches, altered layers formed by heat, and pressure during processing. I can do it. The amount removed by RIE can be changed by adjusting the RIE conditions.
  • RIE reactive ion etching
  • RIE on the main surface we set the RIE conditions so that the altered layer on the outer periphery is not completely removed, and for RIE on the back surface, we set the conditions so that the altered layer on the entire surface including the outer periphery is removed. , and perform RIE on each of the main and back surfaces. Thereby, it is possible to create a state in which the altered layer exists on the outer circumferential portion of the principal surface, and the altered layer does not exist on the inner circumferential portion of the principal surface.
  • the appearance of the altered layer in cathodoluminescence observation typically differs depending on the type of grindstone used during surface processing such as grinding, lapping, and polishing.
  • a free-standing substrate immediately after surface processing generally contains a mixture of altered layers caused by scratches and altered layers caused by heat and pressure. Therefore, for example, if RIE is performed under conditions where the altered layer can be removed only on the inner periphery but not on the outer periphery, the depth of the latent flaws may cause scratches to occur after RIE.
  • the difference is which altered layer is more likely to remain: an altered layer or an altered layer caused by heat or pressure.
  • the obtained group III element nitride semiconductor substrate can epitaxially grow crystals on its main surface (group III element polar plane), and a functional layer can be formed to obtain a functional element.
  • Examples of the epitaxial crystal to be grown on the obtained Group III element nitride semiconductor substrate include gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof.
  • functional layers provided on the obtained Group III element nitride semiconductor substrate include, in addition to the light emitting layer, a rectifying element layer, a switching element layer, a power semiconductor layer, and the like.
  • the thickness and thickness distribution of the free-standing substrate can be changed by processing, for example, grinding or polishing the nitrogen polar surface. It is also possible to make it smaller.
  • the obtained group III element nitride semiconductor substrate and support substrate can also be bonded together to form a bonded substrate that is an embodiment of the present invention. That is, the bonded substrate according to the embodiment of the present invention is formed by bonding the group III element nitride semiconductor substrate according to the embodiment of the present invention and the support substrate.
  • the bonded substrate according to the embodiment of the present invention may further include any appropriate layer within a range that does not impair the effects of the embodiment of the present invention.
  • the type, function, number, combination, arrangement, etc. of such layers can be appropriately determined depending on the purpose.
  • the thickness of the support substrate is, for example, 100 ⁇ m to 1000 ⁇ m.
  • the support substrate may be made of a single crystal or a polycrystal.
  • the bonding surface of the group III element nitride semiconductor substrate and the bonding surface of the support substrate are directly bonded.
  • the bonding surface of the support substrate and the bonding surface of the group III element nitride semiconductor substrate are made to face each other, the bonding surface of the support substrate and the bonding surface of the group III element nitride semiconductor substrate are surface activated, and then , to obtain a bonded substrate according to an embodiment of the present invention. Thereafter, a desired epitaxial film can be formed on the film forming surface of the group III element nitride semiconductor substrate.
  • a bonding layer can be provided between the group III element nitride semiconductor substrate and the support substrate.
  • the bonding surface of the bonding layer on the main surface of the support substrate and the bonding surface of the group III element nitride semiconductor substrate are made to face each other, and the bonding surface of the bonding layer and the group III element nitride semiconductor substrate are bonded.
  • a bonded substrate according to an embodiment of the present invention is obtained.
  • a desired epitaxial film can be formed on the film forming surface of the group III element nitride semiconductor substrate.
  • a bonding layer may be provided on the main surface of the group III element nitride semiconductor substrate, and the bonding surface of the bonding layer may be directly bonded to the bonding surface of the support substrate.
  • a first bonding layer is provided on the surface
  • a second bonding layer is provided on the main surface of the support substrate, and the bonding surface of the first bonding layer is directly bonded to the bonding surface of the second bonding layer. Good too.
  • the bonding layer may include tantalum pentoxide, alumina, aluminum nitride, It is preferably at least one selected from the group consisting of silicon carbide, sialon, and Si (1-x) O x (0.008 ⁇ x ⁇ 0.408).
  • the bonding strength between the support substrate and the Group III element nitride semiconductor substrate can be further improved.
  • Sialon is a ceramic obtained by sintering a mixture of silicon nitride and alumina, and has the following composition.
  • z is more preferably 0.5 or more.
  • z is more preferably 4.0 or less.
  • test and evaluation methods in Examples and the like are as follows.
  • parts when it is written as “parts”, it means “parts by weight” unless there are special notes, and when it is written as “%”, it means “wt%” unless there are special notes.
  • a scanning electron microscope (SEM) equipped with a cathodoluminescence detector was used. Specifically, using an S-3400N scanning electron microscope (manufactured by Hitachi High-Technologies) equipped with a Mini cathodoluminescence system (manufactured by Gatan), an accelerating voltage of 15 kV was used with the cathode luminescence detector inserted between the sample and the objective lens. , a probe current of "95", a working distance (WD) of 15 mm, and a magnification of 100 times. Note that if there is dirt on the sample, the dirt may be observed as black in an image obtained by cathodoluminescence observation, and may be recognized as a low-luminance region. For this reason, a clean sample with no dirt was used.
  • the maximum brightness of the image obtained by cathodoluminescence observation of the measurement target is set to 100%, and the brightness of the image obtained by cathodoluminescence observation of the carbon tape is set to 0% under the same conditions as the cathodoluminescence observation of the measurement target.
  • the luminance region of 0% to 10% was defined as the low luminance region.
  • the range of 1 mm from the outer periphery of the first surface is the outer periphery, and the area other than the outer periphery of the first surface is the inner periphery, so as shown in FIG.
  • the end point on the opposite side is located on the boundary between the outer peripheral part 10a and the inner peripheral part 10b.
  • the total distance of the low-luminance area through which each of the line segments L1 to L6 passes is measured, and if the average value of the total distance is 50 ⁇ m or more, the proportion of the altered layer in the outer peripheral portion is considered to be 5% or more.
  • the produced group III element nitride semiconductor substrate was used as a sample, and its main surface was measured using an optical surface analyzer Candela CS20V. While rotating the sample, it was irradiated with a 405 nm laser in standard linear polarization mode, and the irregularities on the sample surface detected from the reflected light using a position-sensitive photodetector were output as an image. From the obtained image, flaws existing within 2 mm from the edge of the prepared Group III element nitride semiconductor substrate were counted.
  • Gallium nitride crystals were grown using a sapphire substrate as a base substrate. After the growth, the underlying substrate and GaN crystal were separated using a laser. After grinding and polishing the separated gallium nitride crystal, the process-affected layer was removed by reactive ion etching (RIE). At this time, conditions were set so that the altered layer could be sufficiently removed from both the main surface and the back surface. After RIE, cleaning and inspection were performed to obtain a gallium nitride substrate with a diameter of 50.8 mm as a completed product. The completed gallium nitride substrate had fewer than 10 latent scratches in a range of 1 mm from the edge of the main surface (outer periphery).
  • RIE reactive ion etching
  • FIG. 4 shows an image taken for cathodoluminescence observation of the outer periphery.
  • Example 1 Gallium nitride crystals were grown using a sapphire substrate as a base substrate. After growth, the underlying substrate and gallium nitride crystal were separated using a laser. After grinding and polishing the separated gallium nitride crystal, the process-affected layer was removed by reactive ion etching (RIE). At this time, conditions were set such that a large amount of the altered layer remained near the outer periphery of the main surface. Conditions were set so that the deteriorated layer on the entire surface of the back surface could be sufficiently removed. After RIE, cleaning and inspection were performed to obtain a gallium nitride substrate with a diameter of 50.8 mm as a completed product.
  • RIE reactive ion etching
  • the completed gallium nitride substrate had 10 or more latent scratches within a range of 1 mm from the edge of the main surface (outer periphery). Further, in the completed gallium nitride substrate, no altered layer was observed on the inner peripheral portion of the main surface. The number of scratches present in a region excluding a range of 2 mm from the edge of the main surface of the gallium nitride substrate thus produced was counted. As a result of counting these scratches on 25 gallium nitride substrates, the number of scratches on the main surface was an average of 9.
  • FIG. 5 shows an image taken for cathodoluminescence observation of the outer periphery.
  • Gallium nitride crystals were grown using a sapphire substrate as a base substrate. After growth, the underlying substrate and gallium nitride crystal were separated using a laser. After grinding and polishing the separated gallium nitride crystal, the altered layer was removed by reactive ion etching (RIE). At this time, conditions were set so that the altered layer could be sufficiently removed from both the main surface and the back surface. After RIE, cleaning and inspection were performed to obtain a gallium nitride substrate with a diameter of 50.8 mm as a completed product.
  • RIE reactive ion etching
  • the ratio of the degraded layer was less than 5% in a range of 1 mm from the edge of the main surface (outer periphery).
  • the number of scratches present in a region excluding a range of 2 mm from the edge of the main surface of the gallium nitride substrate thus produced was counted. As a result of counting these scratches on 25 gallium nitride substrates, there were an average of 26 scratches on the main surface.
  • Example 2 Gallium nitride crystals were grown using a sapphire substrate as a base substrate. After growth, the underlying substrate and gallium nitride crystal were separated using a laser. After grinding and polishing the separated gallium nitride crystal, the altered layer was removed by reactive ion etching (RIE). At this time, conditions were set such that a large amount of the altered layer remained near the outer periphery of the main surface. Conditions were set so that the deteriorated layer on the entire surface of the back surface could be sufficiently removed. After RIE, cleaning and inspection were performed to obtain a gallium nitride substrate with a diameter of 50.8 mm as a completed product.
  • RIE reactive ion etching
  • the ratio of the degraded layer was 5% or more in a range of 1 mm from the edge of the main surface (outer circumference). Further, in the completed gallium nitride substrate, no altered layer was observed on the inner peripheral portion of the main surface. The number of scratches present in a region excluding a range of 2 mm from the edge of the main surface of the gallium nitride substrate thus produced was counted. As a result of counting these scratches on 25 gallium nitride substrates, the number of scratches on the main surface was an average of 9.
  • Group III element nitride semiconductor substrates according to embodiments of the present invention can be used as substrates for various semiconductor devices.
  • Group III element nitride semiconductor substrate 10 Main surface 10a Outer periphery 10b Inner periphery 20 Back surface 30 Side surface 40 Outer periphery end

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、表面におけるキズの発生が抑制されたＩＩＩ族元素窒化物半導体基板が提供される。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、該第一面の表面の外周から１ｍｍの範囲を外周部、該第一面の表面の該外周部以外を内周部としたときに、カソードルミネッセンス観察によって、該外周部に変質層が観察され、該内周部に変質層が観察されない。

Description

ＩＩＩ族元素窒化物半導体基板および貼り合わせ基板
　本発明はＩＩＩ族元素窒化物半導体基板に関する。より詳細には、表裏の関係にある主面と裏面とを備えるＩＩＩ族元素窒化物半導体基板であって、表面におけるキズの発生が抑制されたＩＩＩ族元素窒化物半導体基板に関する。
　各種半導体デバイスの基板として、窒化ガリウム（ＧａＮ）ウエハー、窒化アルミニウム（ＡｌＮ）ウエハー、窒化インジウム（ＩｎＮ）ウエハーなどのＩＩＩ族元素窒化物半導体基板が用いられている（例えば、特許文献１など）。
　半導体基板は、第一面と第二面とを備える。第一面を主面、第二面を裏面としたとき、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。主面上には、エピタキシャル結晶を成長でき、また、各種デバイスを作製できる。
　ＩＩＩ族元素窒化物半導体基板は、ＬＥＤやＬＤなどの半導体デバイスの下地基板として用いられている。
　窒化ガリウム基板を筆頭とするワイドギャップ半導体は、高耐圧化や低損失化、スイッチングスピードの高速化、デバイスの小型化など、様々な点で技術革新をもたらす次世代パワーデバイスとしての用途が期待されている。
　窒化ガリウム基板は、その硬度の高さから、製造工程においてキズやクラッキング（クラック、ワレ、カケ）といった不良が生じやすく、歩留まりが低下するため、製造コストが高くなるという問題がある。
　窒化ガリウム基板の製造における歩留まり向上の技術として、基板の外周面に該基板の表面側から角度が７０°～１３０°となる傾斜面を形成することにより、クラックの発生を抑制し、クラック歩留まりを低減する技術が報告されている（特許文献２）。
　しかし、特許文献２で報告されている技術は、特定の外形加工機を用いて外形形状を特殊な形状に精密に加工する必要があり、窒化ガリウム基板の製造において外周加工という工程の追加によるコスト増が避けられないという問題がある。
　また、窒化ガリウム基板は、クラッキングだけでなく、表面に生じるキズも、その上に作製するデバイスの性能低下を引き起こすが、特許文献２で報告されている技術は、このようなキズの発生を課題とした技術ではない。
特開２００５－２６３６０９号公報 特開２０１１－２１１０４６号公報
　本発明の課題は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、表面におけるキズの発生が抑制されたＩＩＩ族元素窒化物半導体基板を提供することにある。
　［１］本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板である。該基板は、該第一面の表面の外周から１ｍｍの範囲を外周部、該第一面の表面の該外周部以外を内周部としたときに、カソードルミネッセンス観察によって、該外周部に変質層が観察され、該内周部に変質層が観察されない。
　［２］上記［１］において、上記基板は、上記カソードルミネッセンス観察によって、下記の（Ａ）および（Ｂ）から選ばれる少なくとも１種が観察される。
（Ａ）前記外周部に潜傷が１０本以上存在する。
（Ｂ）前記外周部における前記変質層の割合が５％以上である。
　［３］上記［１］または［２］において、上記基板の直径は４５ｍｍ以上である。
　［４］本発明の別の局面においては、貼り合わせ基板が提供される。該貼り合わせ基板は、上記［１］から［３］のいずれかのＩＩＩ族元素窒化物半導体基板と支持基板とが貼り合わされてなる。
　本発明の実施形態によれば、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、表面におけるキズの発生が抑制されたＩＩＩ族元素窒化物半導体基板を提供することができる。
本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。 本発明の実施形態によるＩＩＩ族元素窒化物半導体基板における外周部と内周部を説明する概略平面図である。 ＩＩＩ族元素窒化物半導体基板のカソードルミネッセンス観察によって得られる像上の線分Ｌ１～Ｌ６を説明する概略平面図である。 比較例１で得られた窒化ガリウム基板の外周部のカソードルミネッセンス観察の撮像図である。 実施例１で得られた窒化ガリウム基板の外周部のカソードルミネッセンス観察の撮像図である。
　本明細書中で「重量」との表現がある場合は、重さを示すＳＩ系単位として慣用されている「質量」と読み替えてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ＩＩＩ族元素窒化物結晶からなる自立基板である。本明細書において、「自立基板」とは、取り扱う際に自重で変形または破損せず、固形物として取り扱うことのできる基板を意味する。自立基板は発光素子や電力制御素子等の各種半導体デバイスの基板として使用可能である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ウエハー状（略真円状）である。しかし、必要に応じて、それ以外の形状、例えば、矩形等の形状に加工してもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板のサイズ（直径）としては、本発明の実施形態による効果を損なわない範囲で、任意の適切なサイズを採用し得る。このようなサイズとしては、例えば、２５ｍｍ（約１インチ）、４５～５５ｍｍ（約２インチ）、９５～１０５ｍｍ（約４インチ）、１４５～１５５ｍｍ（約６インチ）、１９５～２０５ｍｍ（約８インチ）、２９５～３０５ｍｍ（約１２インチ）等である。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板のサイズ（直径）としては、好ましくは４５ｍｍ以上であり、より好ましくは５０ｍｍ以上である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、その厚み（厚みが一定でない場合は最大厚み箇所の厚み）が２００μｍ以上であり、好ましくは３００μｍ～１０００μｍである。
　ＩＩＩ族元素窒化物としては、代表的には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）またはこれらの混晶が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物は、具体的には、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）である。これらは、各種のｎ型ドーパントまたはｐ型ドーパントでドープされていてもよい。
　ｐ型ドーパントとしては、代表的には、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、ストロンチウム（Ｓｒ）、およびカドミウム（Ｃｄ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ｎ型ドーパントとしては、代表的には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、および酸素（Ｏ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物半導体基板の面方位は、ｃ面、ｍ面、ａ面、およびｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面とすることができ、特に、ｃ面とした際に本発明の実施形態による効果がより発現され得る。ｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面としては、｛１１－２２｝面や｛２０－２１｝面といった、いわゆる半極性面が例示できる。また、面方位としては、ｃ面、ａ面、ｍ面あるいはこれらから傾斜した特定の結晶面に対して、垂直ないわゆるジャスト面だけでなく、±５°の範囲でのオフ角を含むことが許容される。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板である。第一面を主面、第二面を裏面としたとき、ＩＩＩ族元素窒化物半導体基板の面方位がc面であれば、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。しかしながら、主面を窒素極性面としてもよいし、裏面をＩＩＩ族元素極性面としてもよい。主面上には、エピタキシャル結晶を成長させることができ、また、各種デバイスを作製することができる。裏面は、サセプタなどによって保持させて、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板を移送できる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の説明においては、第一面を主面、第二面を裏面として説明する。したがって、本明細書において、「主面」とあるものは「第一面」と読み替えてもよく、「第一面」とあるものは「主面」と読み替えてもよく、「裏面」とあるものは「第二面」と読み替えてもよく、「第二面」とあるものは「裏面」と読み替えてもよい。
　主面は、鏡面であっても非鏡面であってもよい。好ましくは、主面は鏡面である。
　裏面は、鏡面であっても非鏡面であってもよい。
　鏡面とは、鏡面加工された表面であり、鏡面加工後に、光が反射して鏡面加工された表面上に物が映っていることを目視で確認することができるまで表面の粗さやうねりが低減されている状態の表面を指す。つまり、鏡面加工後の表面の粗さやうねりの大きさが、可視光の波長に対して十分無視できる程度にまで低減されている状態の表面である。鏡面加工されている表面上にはエピタキシャル結晶成長が十分可能である。
　鏡面加工の方法としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、テープを用いた研磨装置、ダイヤモンド砥粒を用いたラッピング装置、コロイダルシリカ等のスラリーと不織布の研磨パッドとを用いたＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）装置などを、１つまたは組み合わせて用いて鏡面加工する方法などが挙げられる。
　非鏡面とは、鏡面加工されていない表面であり、代表的には、粗面化処理によって得られる粗面が挙げられる。
　粗面化処理の方法としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、砥石を用いた研削加工、レーザーテクスチャ加工、各種薬液やガスを用いたエッチング処理、物理的あるいは化学的なコーティング処理、機械加工によるテクスチャリングなどが挙げられる。
　図１は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。図１に示すように、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、代表的には、主面（ＩＩＩ族元素極性面）１０と裏面（窒素極性面）２０を有する。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、側面３０を有していてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、本発明の実施形態による効果を損なわない範囲で、任意の適切な形態を採り得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、例えば、主面側と裏面側が平坦面となるように面取りされた形状、主面側と裏面側がＲ状に面取りされた形状、端部の主面側だけが平坦面となるように面取りされている形状、端部の裏面側だけが平坦面となるように面取りされている形状などが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部が面取りされている場合、その面取りされた部分は、外周部の１周全部にわたって設けられていてよく、あるいは、外周部の一部のみに設けられていてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面の表面の外周から１ｍｍの範囲を外周部、第一面の表面の該外周部以外を内周部としたときに、カソードルミネッセンス観察によって、該外周部に変質層が観察され、該内周部に変質層が観察されない。
　図２は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板における外周部と内周部を説明する概略平面図である。図２は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板を主面（第一面）の方向から見たものである。外周部１０ａは、全周にわたって外周端部４０から主面１０の内側方向に向かって幅ｄ（＝１ｍｍ）の距離までの領域である。幅ｄ（＝１ｍｍ）は、外周端部４０を起点とする距離であって、主面１０の内側方向に向かって、外周端部４０における接線に対する法線方向の距離である。幅ｄ（＝１ｍｍ）は、主面１０全体において一定である。内周部１０ｂは、主面１０内の外周部１０ａ以外の領域である。なお、基板外周が面取り加工されている場合は、上記外周端部は、面取り加工部分を含む基板の端部を意味する。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、カソードルミネッセンス観察によって、外周部に変質層が観察され、内周部に変質層が観察されない。すなわち、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、外周部に変質層が存在し、内周部に変質層が存在しないように設計されたものである。このように、外周部に変質層が存在し、内周部に変質層が存在しないことにより、本発明の実施形態による効果が発現され得る。
　カソードルミネッセンス観察は、代表的には、カソードルミネッセンス検出器付きの走査型電子顕微鏡（ＳＥＭ）を用いて行う。
　本発明者らは、窒化ガリウム基板の表面における従来のキズの発生の原因として、基板の外周近傍で発生した、あるいは、基板の外周近傍の凹凸に入り込んでいた、微小な窒化ガリウム結晶で削られるためであると考えた。そして、基板の外周近傍で発生した、あるいは、基板の外周近傍の凹凸に入り込んでいた、微小な窒化ガリウム結晶は、基板の外周近傍が凹状に反っているほど基板表面上に移動しやすいと考え、基板の外周近傍の凹状の反りを抑制できれば、微小な窒化ガリウム結晶が表面へと移動しにくくなり、結果として、窒化ガリウム基板の表面におけるキズの発生が抑制できるのではないかと考えた。そこで、基板の外周近傍の凹状の反りを抑制できる技術的手段を検討した結果、基板の外周近傍に変質層を存在させれば、トワイマン効果によって基板の外周近傍に凸状に反る力が発生し、基板の外周近傍の凹状の反りを抑制できるのではないかと考え、検討を行ったところ、基板の外周部に変質層を存在させ、基板の内周部に変質層が存在させないようにすると、窒化ガリウム基板の表面におけるキズの発生が効果的に抑制できることが判った。
　なお、本発明の実施形態において、上述の通り外周部に変質層が存在していても、外周部は前述の通り外周から１ｍｍの範囲の領域と設定しており、このような端部狭小領域の上には通常デバイスを作製しないため、実使用に際しての問題はない。
　変質層は、代表的には、その発生要因によってカソードルミネッセンス観察での見え方が異なる。例えば、キズにより発生した変質層は、カソードルミネッセンス観察において黒い直線として観察される。キズ以外（熱や圧力など）によって発生した変質層は、カソードルミネッセンス観察において黒く一定の面積を持った領域として観察される。
　外周部に変質層が存在することは、上述の通り、カソードルミネッセンス観察を行った場合に、（ａ）黒い直線として観察されること（代表的には、キズにより発生した変質層）、および、（ｂ）黒く一定の面積を持った領域として観察されること（代表的には、キズ以外（熱や圧力など）によって発生した変質層）から選ばれる少なくとも１種によって把握できる。
　上記（ａ）は、本発明の実施形態による効果をより発現させ得る点で、好ましくは、下記の（Ａ）として観察される。
（Ａ）外周部に潜傷が１０本以上存在する。
　上記（ｂ）は、本発明の実施形態による効果をより発現させ得る点で、好ましくは、下記の（Ｂ）として観察される。
（Ｂ）外周部における変質層の割合が５％以上である。
　すなわち、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、本発明の実施形態による効果をより発現させ得る点で、好ましくは、カソードルミネッセンス観察によって、下記の（Ａ）および（Ｂ）から選ばれる少なくとも１種が観察される。
（Ａ）外周部に潜傷が１０本以上存在する。
（Ｂ）外周部における変質層の割合が５％以上である。
　本発明の実施形態において、上記（Ａ）、（Ｂ）であることは、代表的には、次のようにして決定される。図３は、ＩＩＩ族元素窒化物半導体基板を主面（第一面）の方向から見たものである。図３に示すように、測定対象のＩＩＩ族元素窒化物半導体基板の主面１０の最上端を０°としたとき、６０°毎に、０°（＝３６０°）、６０°、１２０°、１８０°、２４０°、３００°の６箇所の外周点より基板中心に向かう１ｍｍの線分Ｌ１～Ｌ６を引く。これらの線分Ｌ１～Ｌ６は、各外周点の接線に垂直となるよう線分を引くことにより、基板中心に向かって引かれたものとする。本発明の実施形態においては、第一面の表面の外周から１ｍｍの範囲を外周部、第一面の表面の該外周部以外を内周部としているので、図３に示すように、線分Ｌ１～Ｌ６のそれぞれの外周点と反対側の終点は、外周部１０ａと内周部１０ｂの境界上に位置することになる。上記（Ａ）については、線分Ｌ１～Ｌ６のそれぞれについて、潜傷との交点の数をカウントし、その数の平均値が１０以上の場合、外周部に潜傷が１０本以上存在するものとする。上記（Ｂ）については、線分Ｌ１～Ｌ６のそれぞれが通過する低輝度領域の距離の合計を測定し、その合計距離の平均値が５０μｍ以上の場合、外周部における変質層の割合が５％以上であるものとする。
　なお、上記の低輝度領域は、測定対象のカソードルミネッセンス観察によって得られる像の最大輝度を１００％とし、測定対象のカソードルミネッセンス観察と同条件にて、カーボンテープをカソードルミネッセンス観察して得られる像の輝度を０％とした場合に、０％～１０％の輝度領域のことをいう。なお、輝度を０％とする際に用いるリファレンス試料としては、上記のカーボンテープ以外の試料であっても、輝度のシグナルが現れない試料であれば使用することができる。なお、輝度を０％とする際に用いるリファレンス試料は、例えば、折り曲げる等によって尖らせた状態にすると、想定外のエッジ効果によって輝度のシグナルが現れてしまうので、通常の測定条件と同様に、試料の平坦部を測定するものとする。
　他方、内周部に変質層が観察されないことは、代表的には、次のようにして決定される。測定対象のＩＩＩ族元素窒化物半導体基板の中央の５００μｍ×５００μｍの領域全体について、カソードルミネッセンス観察し、得られる像内に観察される潜傷の本数が５本以下であり、且つ、得られる像内に観察される低輝度領域の面積割合が１％以下である場合、内周部に変質層が観察されないものとする。なお、上記の内周部についてのカソードルミネッセンス観察の条件は、外周部についてのカソードルミネッセンス観察と同条件にて行うものとする。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、本発明の実施形態による効果を損なわない範囲で、任意の適切な方法で製造し得る。以下、本発明の実施形態による効果をより発現させ得る点で、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の好ましい製造方法について説明する。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の製造方法においては、代表的には、下地基板の主面上に種結晶膜を形成し、種結晶膜のＩＩＩ族元素極性面上にＩＩＩ族元素窒化物層を形成する。次いで、下地基板から自立基板となるＩＩＩ族元素窒化物層（種結晶膜＋ＩＩＩ族元素窒化物層）を分離し、主面と裏面を有する自立基板を得る。
　下地基板の材質としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、サファイア、結晶配向性アルミナ、酸化ガリウム、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）、ＧａＡｓ、ＳｉＣなどが挙げられる。
　種結晶膜の材質としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）やＩｎｘＧａ１－ｘＮ（０≦ｘ≦１）が挙げられ、好ましくは、窒化ガリウムである。
　種結晶膜の形成方法としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、気相成長法が挙げられ、好ましくは、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法が挙げられる。種結晶膜の形成方法としては、これらの中でも、ＭＯＣＶＤ法がより好ましい。
　ＭＯＣＶＤ法による種結晶膜の形成は、例えば、４５０℃～５５０℃にて低温成長緩衝層を２０ｎｍ～５０ｎｍ堆積させた後に、１０００℃～１２００℃にて厚さ２μｍ～４μｍの膜を積層させることにより行うことが好ましい。
　ＩＩＩ族元素窒化物結晶層の育成方向としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な育成方向を採用し得る。このような育成方向としては、例えば、ウルツ鉱構造のｃ面の法線方向、ａ面、ｍ面それぞれの法線方向、ｃ面、ａ面、ｍ面それぞれから傾斜した面の法線方向が挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としては、種結晶膜の結晶方位に概ね倣った結晶方位を有する形成方法であれば、本発明の実施形態による効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、ＭＯＣＶＤ法、ＨＶＰＥ法、ＰＸＤ法、ＭＢＥ法、昇華法等の気相成長法；Ｎａフラックス法、アモノサーマル法、水熱法、ゾルゲル法等の液相成長法；粉末の固相成長を利用した粉末成長法；これらの組み合わせ；が挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としてＮａフラックス法を採用する場合は、特許第５２４４６２８号公報に記載の製造方法に準じ、適宜、本発明の実施形態による効果をより発現し得るように条件等を調整して、Ｎａフラックス法を行うことが好ましい。
　Ｎａフラックス法によるＩＩＩ族元素窒化物結晶層の形成は、代表的には、窒素雰囲気中で、育成容器としての坩堝に種結晶基板（下地基板＋種結晶膜）を配置し、さらに、その坩堝の中に、ＩＩＩ族元素、金属Ｎａ、および、必要に応じてドーパント（例えば、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、酸素（Ｏ）等のｎ型ドーパント；ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）等のｐ型ドーパント；など）を含む融液組成物を充填し、その坩堝に蓋をし、その蓋付き坩堝を外容器中に入れ、さらに、その外容器を耐圧容器に入れ、窒素雰囲気中で、昇温、加圧した後、温度および圧力を保持しつつ、回転することにより行うことが好ましい。
　次に、ＩＩＩ族元素窒化物結晶層を下地基板から分離することによって、ＩＩＩ族元素窒化物結晶層を含む自立基板を得ることができる。
　ＩＩＩ族元素窒化物結晶層を下地基板から分離する方法としては、本発明の実施形態による効果を損なわない範囲で任意の適切な方法を採用し得る。このような方法としては、例えば、ＩＩＩ族元素窒化物結晶層を育成した後の降温工程において熱収縮差を使用してＩＩＩ族元素窒化物結晶層を下地基板から自発分離させる方法、ＩＩＩ族元素窒化物結晶層を下地基板からケミカルエッチングによって分離する方法、下地基板の裏面側からレーザー光を照射し、ＩＩＩ族元素窒化物結晶層を下地基板からレーザーリフトオフ法によって剥離する方法、ＩＩＩ族元素窒化物結晶層を下地基板から研削によって剥離する方法、が挙げられる。また、ＩＩＩ族元素窒化物結晶層を、ワイヤソーなどを利用してスライスすることにより、ＩＩＩ族元素窒化物結晶層を含む自立基板を得てもよい。
　このようにしてＮａフラックス法により得られたＩＩＩ族元素窒化物結晶層は、砥石等で研削して板面を平坦にした後、ダイヤモンド砥粒を用いたラップ加工等により板面を平滑化することが好ましい。
　次いで、自立基板の外周部を研削加工することにより、所望の直径の円形状に整える。
　自立基板のサイズとしては、本発明の実施形態による効果を損なわない範囲で、任意の適切なサイズを採用し得る。このようなサイズとしては、例えば、２５ｍｍ（約１インチ）、４５～５５ｍｍ（約２インチ）、９５～１０５ｍｍ（約４インチ）、１４５～１５５ｍｍ（約６インチ）、１９５～２０５ｍｍ（約８インチ）、２９５～３０５ｍｍ（約１２インチ）等である。
　次いで、研削、ラップ、研磨加工などの表面加工により主面および／または裏面を除去加工することによって、所望の厚さに薄板化および平坦化し、自立基板を得る。
　研削、ラップ、研磨加工などの表面加工を行うにあたっては、通常、ワックスを用いる等により自立基板を加工定盤に貼り付けて行う。この際、自立基板を加工定盤に貼り付ける圧力、具体的には、自立基板を加工定盤に貼り付ける際に該自立基板に印加する圧力を適切に調整する。
　研磨加工後の自立基板の厚さ（厚さが一定でない場合は最大厚さ箇所の厚さ）は、好ましくは２００μｍ以上であり、より好ましくは３００μｍ～１０００μｍである。
　必要に応じて、研削加工により、自立基板外周エッジの面取りをする。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、面取りは、本発明の実施形態による効果を損なわない範囲で、任意の適切な面取り加工方法で行うことができる。このような面取り加工方法としては、例えば、ダイヤモンド砥石を用いた研削加工、テープを用いた研磨加工、コロイダルシリカ等のスラリーと不織布の研磨パッドとを用いたＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）が挙げられる。
　主面と裏面のいずれについても、加工後の表面に変質層が残る場合は、一般には、変質層を除去する。変質層を除去する方法としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：反応性イオンエッチング）や薬液を用いて変質層を除去する方法、基板をアニールする方法、などが挙げられる。特に、主面は、デバイス層をエピタキシャル成長させて、作製するデバイスの特性が良好で、デバイス間のデバイス特性のバラツキの少ない半導体デバイスを得る観点からは、一般には、鏡面加工等の表面加工後に形成され得る変質層が実質的に除去され、かつ、ミクロな領域での表面粗さが小さい面が好ましい。しかしながら、本発明の実施形態においては、主面の外周部に変質層を存在させることにより、表面におけるキズの発生が抑制されたＩＩＩ族元素窒化物半導体基板を提供することができるので、主面の外周部において鏡面加工等の表面加工後に形成され得る変質層を残存させることが好ましい。
　主面の外周部に変質層を残存させる方法としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な方法を採用し得る。本発明の実施形態による効果をより発現させ得る点で、主面の外周部に変質層を残存させる方法の好ましい実施形態の一つは、ＲＩＥを、主面の外周部に変質層が残存するように条件を調整して行うことが挙げられる。ＲＩＥによれば、プラズマを発生させ、試料にイオンやラジカルをぶつけることで数μｍという少ない量の面を削ることができるので、加工時のキズ、熱、圧力によって形成された変質層を取り除くことができる。ＲＩＥによる削り量は、ＲＩＥの条件を調整することによって変えることができる。また、ＲＩＥを１度に実施できるのは片面のみであるので、ＩＩＩ族元素窒化物半導体基板に対しては、通常は主面と裏面の両面に実施するため、ＲＩＥを２度実施することになる。したがって、主面へのＲＩＥと裏面へのＲＩＥとでＲＩＥの条件を調整することができ、これにより、主面と裏面とでＲＩＥによる削り量を変えることができる。ここで、変質層の厚み（深さ）は基板の中央近傍よりも外周近傍のほうが深い傾向にある。そこで、主面へのＲＩＥについては、外周部の変質層までは削りきらないようにＲＩＥの条件を設定し、裏面へのＲＩＥについては、外周部も含めて全面の変質層を削り取るように条件を設定し、主面と裏面のそれぞれにＲＩＥを行う。これにより、主面の外周部には変質層が存在し、主面の内周部には変質層が存在しない状態とすることができる。
　変質層は、代表的には、研削、ラップ、研磨加工などの表面加工を行う時に用いる砥石の種類によって、そのカソードルミネッセンス観察での見え方が異なる。表面加工直後の自立基板は、一般に、キズにより発生した変質層と熱や圧力によって発生した変質層とが混在している。したがって、例えば、内周部のみ変質層が除去可能であって外周部の変質層までは削りきらないような条件でＲＩＥを実施すると、潜傷の深さによって、ＲＩＥ実施後に、キズにより発生した変質層と熱や圧力によって発生した変質層のどちらの変質層が残存しやすいかが異なる。一般に、分散性が高く、凝集しにくく、粒形の小さい砥粒を用いて表面加工を行うほど、潜傷が浅くなり、熱や圧力によって発生した変質層のほうが深くなるため、内周部のみ変質層が除去可能であって外周部の変質層までは削りきらないような条件でＲＩＥを実施すると、ＲＩＥ後には、熱や圧力によって発生した変質層が残ることになり、その結果、低輝度領域として変質層が観察されることになる。一方、分散性が低く、凝集しやすく、粒形の大きい砥粒を用いて表面加工を行うほど、潜傷が深くなり、熱や圧力によって発生した変質層のほうが浅くなるため、内周部のみ変質層が除去可能であって外周部の変質層までは削りきらないような条件でＲＩＥを実施すると、ＲＩＥ後には、潜傷が残ることになり、その結果、潜傷として変質層が観察されることになる。
　得られるＩＩＩ族元素窒化物半導体基板は、その主面（ＩＩＩ族元素極性面）上に結晶をエピタキシャル成長させることができ、機能層を成膜し、機能素子を得ることができる。
　得られるＩＩＩ族元素窒化物半導体基板上に成長させるエピタキシャル結晶としては、窒化ガリウム、窒化アルミニウム、窒化インジウムまたはこれらの混晶を例示できる。このようなエピタキシャル結晶としては、具体的には、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）が挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板上に設ける機能層としては、発光層の他、整流素子層、スイッチング素子層、パワー半導体層などが挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板のＩＩＩ族元素極性面上に機能層を設けた後に、窒素極性面を加工、例えば、研削、研磨加工することによって、自立基板の厚さや厚さ分布を小さくすることもできる。
　得られるＩＩＩ族元素窒化物半導体基板と支持基板とを貼り合わせ、本発明の実施形態である貼り合わせ基板とすることもできる。すなわち、本発明の実施形態による貼り合わせ基板は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板と支持基板とが貼り合わされてなる。
　本発明の実施形態による貼り合わせ基板は、本発明の実施形態による効果を損なわない範囲で、任意の適切な層をさらに有していてもよい。このような層の種類・機能、数、組み合わせ、配置等は、目的に応じて適切に決定され得る。
　支持基板の厚みは、本発明の実施形態による効果を損なわない範囲で、任意の適切な厚みが採用され得る。支持基板の厚みは、例えば、１００μｍ～１０００μｍである。
　支持基板としては、本発明の実施形態による効果を損なわない範囲で、任意の適切な基板が用いられ得る。支持基板は、単結晶体で構成されてもよく、多結晶体で構成されてもよい。
　本発明の実施形態による貼り合わせ基板は、例えば、ＩＩＩ族元素窒化物半導体基板の接合面と支持基板の接合面とが直接接合されている。具体的には、例えば、支持基板の接合面とＩＩＩ族元素窒化物半導体基板の接合面とを対向させ、支持基板の接合面およびＩＩＩ族元素窒化物半導体基板の接合面を表面活性化し、次いで、接合することで、本発明の実施形態による貼り合わせ基板を得る。この後、ＩＩＩ族元素窒化物半導体基板の成膜面上には、所望のエピタキシャル膜を成膜できる。
　本発明の実施形態による貼り合わせ基板は、例えば、ＩＩＩ族元素窒化物半導体基板と支持基板との間に接合層を設けることができる。具体的には、例えば、支持基板の主面上の接合層の接合面とＩＩＩ族元素窒化物半導体基板の接合面とを対向させ、接合層の接合面およびＩＩＩ族元素窒化物半導体基板の接合面を表面活性化し、次いで、接合することで、本発明の実施形態による貼り合わせ基板を得る。この後、ＩＩＩ族元素窒化物半導体基板の成膜面上には、所望のエピタキシャル膜を成膜できる。なお、ＩＩＩ族元素窒化物半導体基板の主面上に接合層を設け、接合層の接合面を支持基板の接合面に対して直接接合してもよいし、ＩＩＩ族元素窒化物半導体基板の主面上に第一の接合層を設け、支持基板の主面上に第二の接合層を設け、第一の接合層の接合面を第二の接合層の接合面に対して直接接合してもよい。
　本発明の実施形態による貼り合わせ基板が、ＩＩＩ族元素窒化物半導体基板と支持基板との間に接合層が設けられた実施形態である場合、接合層は、五酸化タンタル、アルミナ、窒化アルミニウム、炭化珪素、サイアロンまたはＳｉ（１－ｘ）Ｏｘ（０．００８≦ｘ≦０．４０８）からなる群から選ばれる少なくとも１種であることが好ましい。これによって、支持基板とＩＩＩ族元素窒化物半導体基板との接合強度を一層向上させることができる。
　なお、サイアロンは、窒化珪素とアルミナとの混合物を焼結して得られるセラミックスであり、以下のような組成を有する。
　Ｓｉ６－ｚＡｌｚＯzＮ８－ｚ
　すなわち、サイアロンは、窒化珪素中にアルミナが混合された組成を有しており、ｚがアルミナの混合比率を示している。ｚは、０．５以上がより好ましい。ｚは、４．０以下がより好ましい。
　以下、実施例により本発明を具体的に説明するが、本発明はこれら実施例になんら限定されるものではない。なお、実施例等における、試験および評価方法は以下のとおりである。なお、「部」と記載されている場合は、特記事項がない限り「重量部」を意味し、「％」と記載されている場合は、特記事項がない限り「重量％」を意味する。
＜カソードルミネッセンス観察の条件＞
　カソードルミネッセンス観察は、カソードルミネッセンス検出器付きの走査型電子顕微鏡（ＳＥＭ）を用いた。具体的には、Ｍｉｎｉカソードルミネッセンスシステム（Ｇａｔａｎ製）付きのＳ－３４００Ｎ走査電子顕微鏡（日立ハイテクノロジーズ製）を用い、カソードルミネッセンス検出器を試料と対物レンズの間に挿入した状態で、加速電圧１５ｋＶ、プローブ電流「９５」、ワーキングディスタンス（Ｗ．Ｄ．）１５ｍｍ、１００倍で観察した。なお、試料に汚れがあると、該汚れはカソードルミネッセンス観察において得られる像の中で黒く観測され、低輝度領域として認識されてしまうおそれがある。このため、試料は、汚れがない清浄なものを用いた。
＜カソードルミネッセンス観察による低輝度領域の観測＞
　低輝度領域は、測定対象のカソードルミネッセンス観察によって得られる像の最大輝度を１００％とし、測定対象のカソードルミネッセンス観察と同条件にて、カーボンテープをカソードルミネッセンス観察して得られる像の輝度を０％とした場合に、０％～１０％の輝度領域を低輝度領域とした。
＜カソードルミネッセンス観察による外周部に変質層が存在することの観測＞
　外周部に変質層が存在することは、次の方法によって観測した。図３に示すように、測定対象のＩＩＩ族元素窒化物半導体基板の主面１０の最上端を０°としたとき、６０°毎に、０°（＝３６０°）、６０°、１２０°、１８０°、２４０°、３００°の６箇所の外周点より基板中心に向かう１ｍｍの線分Ｌ１～Ｌ６を引いた。これらの線分Ｌ１～Ｌ６は、各外周点の接線に垂直となるよう線分を引くことにより、基板中心に向かって引かれたものとした。第一面の表面の外周から１ｍｍの範囲は外周部、第一面の表面の該外周部以外は内周部であるから、図３に示すように、線分Ｌ１～Ｌ６のそれぞれの外周点と反対側の終点は、外周部１０ａと内周部１０ｂの境界上に位置する。線分Ｌ１～Ｌ６のそれぞれについて、潜傷との交点の数をカウントし、その数の平均値が１０以上の場合、外周部に潜傷が１０本以上存在するものとした。線分Ｌ１～Ｌ６のそれぞれが通過する低輝度領域の距離の合計を測定し、その合計距離の平均値が５０μｍ以上の場合、外周部における変質層の割合が５％以上であるものとした。
＜カソードルミネッセンス観察による内周部に変質層が存在しないことの観測＞
　内周部に変質層が存在しないことは、次の方法によって観測した。測定対象のＩＩＩ族元素窒化物半導体基板の中央の５００μｍ×５００μｍの領域を、外周部についてのカソードルミネッセンス観察と同条件にて、カーボンテープをカソードルミネッセンス観察し、得られる像内に観察される潜傷の本数が５本以下であり、且つ、得られる像内に観察される低輝度領域の面積割合が１％以下である場合、内周部に変質層が観察されないものとした。
＜作製したＩＩＩ族元素窒化物半導体基板の主面のキズのカウント方法＞
　作製したＩＩＩ族元素窒化物半導体基板をサンプルとし、光学表面アナライザーＣａｎｄｅｌａ　ＣＳ２０Ｖを用いて、その主面を測定した。サンプルを回転させながら標準線形偏光モードの４０５ｎｍのレーザーを照射し、位置感度フォトディテクタを用いて反射光から検出したサンプル表面の凹凸を、画像として出力した。得られた画像から、作製したＩＩＩ族元素窒化物半導体基板のエッジより２ｍｍより内側に存在するキズをカウントした。
［比較例１］
　サファイア基板を下地基板として窒化ガリウム結晶を成長させた。成長後、下地基板とＧａＮ結晶をレーザーにより分離した。分離した窒化ガリウム結晶を研削・研磨した後、反応性イオンエッチング（ＲＩＥ）により加工変質層を取り除いた。この時、主面および裏面の両面ともに変質層が十分に取り除ける条件に設定した。ＲＩＥの後に洗浄・検査を実施し、完成品として直径５０．８ｍｍの窒化ガリウム基板を得た。
　完成品の窒化ガリウム基板は、主面のエッジから１ｍｍの範囲（外周部）において、潜傷は１０本より少なかった。
　このようにして作製した窒化ガリウム基板の主面のエッジより２ｍｍの範囲を除いた領域に存在するキズをカウントした。このキズのカウントを２５枚の窒化ガリウム基板に対して実施した結果、主面のキズは平均２８本であった。
　外周部のカソードルミネッセンス観察の撮像を図４に示した。
［実施例１］
　サファイア基板を下地基板として窒化ガリウム結晶を成長させた。成長後、下地基板と窒化ガリウム結晶をレーザーにより分離した。分離した窒化ガリウム結晶を研削・研磨した後、反応性イオンエッチング（ＲＩＥ）により加工変質層を取り除いた。この時、主面は外周近傍に変質層が多く残存する条件に設定した。裏面は全面の変質層が十分取り除ける条件に設定した。ＲＩＥの後に洗浄・検査を実施し、完成品として直径５０．８ｍｍの窒化ガリウム基板を得た。
　完成品の窒化ガリウム基板は、主面のエッジから１ｍｍの範囲（外周部）において、潜傷は１０本以上存在していた。また、完成品の窒化ガリウム基板は、主面の内周部において変質層が観察されなかった。
　このようにして作製した窒化ガリウム基板の主面のエッジより２ｍｍの範囲を除いた領域に存在するキズをカウントした。このキズのカウントを２５枚の窒化ガリウム基板に対して実施した結果、主面のキズは平均９本であった。
　外周部のカソードルミネッセンス観察の撮像を図５に示した。
［比較例２］
　サファイア基板を下地基板として窒化ガリウム結晶を成長させた。成長後、下地基板と窒化ガリウム結晶をレーザーにより分離した。分離した窒化ガリウム結晶を研削・研磨した後、反応性イオンエッチング（ＲＩＥ）により変質層を取り除いた。この時、主面および裏面の両面ともに変質層が十分取り除ける条件に設定した。ＲＩＥの後に洗浄・検査を実施し、完成品として直径５０．８ｍｍの窒化ガリウム基板を得た。
　完成品の窒化ガリウム基板は、主面のエッジから１ｍｍの範囲（外周部）において、変質層の割合は５％より少なかった。
　このようにして作製した窒化ガリウム基板の主面のエッジより２ｍｍの範囲を除いた領域に存在するキズをカウントした。このキズのカウントを２５枚の窒化ガリウム基板に対して実施した結果、主面のキズは平均２６本であった。
［実施例２］
　サファイア基板を下地基板として窒化ガリウム結晶を成長させた。成長後、下地基板と窒化ガリウム結晶をレーザーにより分離した。分離した窒化ガリウム結晶を研削・研磨した後、反応性イオンエッチング（ＲＩＥ）により変質層を取り除いた。この時、主面は外周近傍に変質層が多く残存する条件に設定した。裏面は全面の変質層が十分取り除ける条件に設定した。ＲＩＥの後に洗浄・検査を実施し、完成品として直径５０．８ｍｍの窒化ガリウム基板を得た。
　完成品の窒化ガリウム基板は、主面のエッジから１ｍｍの範囲（外周部）において、変質層の割合は５％以上であった。また、完成品の窒化ガリウム基板は、主面の内周部において変質層が観察されなかった。
　このようにして作製した窒化ガリウム基板の主面のエッジより２ｍｍの範囲を除いた領域に存在するキズをカウントした。このキズのカウントを２５枚の窒化ガリウム基板に対して実施した結果、主面のキズは平均９本であった。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、各種半導体デバイスの基板として利用可能である。
１００　　　ＩＩＩ族元素窒化物半導体基板
１０　　　　主面
１０ａ　　　外周部
１０ｂ　　　内周部
２０　　　　裏面
３０　　　　側面
４０　　　　外周端部

Claims (4)

  1. 　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
    　該第一面の表面の外周から１ｍｍの範囲を外周部、該第一面の表面の該外周部以外を内周部としたときに、
    　カソードルミネッセンス観察によって、該外周部に変質層が観察され、該内周部に変質層が観察されない、
    　ＩＩＩ族元素窒化物半導体基板。
  2. 　前記カソードルミネッセンス観察によって、下記の（Ａ）および（Ｂ）から選ばれる少なくとも１種が観察される、請求項１に記載のＩＩＩ族元素窒化物半導体基板。
    （Ａ）前記外周部に潜傷が１０本以上存在する。
    （Ｂ）前記外周部における前記変質層の割合が５％以上である。
  3. 　前記基板の直径が４５ｍｍ以上である、請求項１または２に記載のＩＩＩ族元素窒化物半導体基板。
  4. 　請求項１または２に記載のＩＩＩ族元素窒化物半導体基板と支持基板とが貼り合わされてなる、
    　貼り合わせ基板。
PCT/JP2023/001180 2022-03-14 2023-01-17 Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板 WO2023176128A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-039050 2022-03-14
JP2022039050 2022-03-14

Publications (1)

Publication Number Publication Date
WO2023176128A1 true WO2023176128A1 (ja) 2023-09-21

Family

ID=88022742

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/001180 WO2023176128A1 (ja) 2022-03-14 2023-01-17 Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板

Country Status (1)

Country Link
WO (1) WO2023176128A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319951A (ja) * 2003-04-02 2004-11-11 Sumitomo Electric Ind Ltd エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP2010010705A (ja) * 2008-02-27 2010-01-14 Sumitomo Electric Ind Ltd 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2011071180A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 窒化物半導体基板、半導体装置およびそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319951A (ja) * 2003-04-02 2004-11-11 Sumitomo Electric Ind Ltd エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP2010010705A (ja) * 2008-02-27 2010-01-14 Sumitomo Electric Ind Ltd 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2011071180A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 窒化物半導体基板、半導体装置およびそれらの製造方法

Similar Documents

Publication Publication Date Title
US6951695B2 (en) High surface quality GaN wafer and method of fabricating same
JP4792802B2 (ja) Ｉｉｉ族窒化物結晶の表面処理方法
WO2010082366A1 (ja) 化合物半導体基板、半導体デバイス及びその製造方法
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
CN108305923B (zh) 多晶氮化镓自立基板和使用该多晶氮化镓自立基板的发光元件
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
JP4752214B2 (ja) エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
US9287453B2 (en) Composite substrates and functional device
WO2022004046A1 (ja) エピタキシャル結晶成長用自立基板および機能素子
US11862689B2 (en) Group-III element nitride semiconductor substrate
WO2023176128A1 (ja) Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板
WO2022059244A1 (ja) Ｉｉｉ族元素窒化物半導体基板
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5636642B2 (ja) 化合物半導体基板
WO2023157547A1 (ja) Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
US20230246132A1 (en) Group-iii element nitride semiconductor substrate
WO2024075328A1 (ja) Ｉｉｉ族元素窒化物半導体基板
WO2022079939A1 (ja) Ｉｉｉ族元素窒化物半導体基板
WO2022201635A1 (ja) Ｉｉｉ族元素窒化物半導体基板
US20230352298A1 (en) Group-iii element nitride semiconductor substrate
WO2023157387A1 (ja) Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法
WO2023153154A1 (ja) Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子
JP2011049610A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770091

Country of ref document: EP

Kind code of ref document: A1