WO2022079939A1 - Ｉｉｉ族元素窒化物半導体基板 - Google Patents

Ｉｉｉ族元素窒化物半導体基板 Download PDF

Info

Publication number
WO2022079939A1
WO2022079939A1 PCT/JP2021/020278 JP2021020278W WO2022079939A1 WO 2022079939 A1 WO2022079939 A1 WO 2022079939A1 JP 2021020278 W JP2021020278 W JP 2021020278W WO 2022079939 A1 WO2022079939 A1 WO 2022079939A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
iii element
nitride semiconductor
semiconductor substrate
element nitride
Prior art date
Application number
PCT/JP2021/020278
Other languages
English (en)
French (fr)
Inventor
正宏 坂井
翔平 大上
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to DE112021003792.7T priority Critical patent/DE112021003792T5/de
Priority to CN202180051846.6A priority patent/CN116096936A/zh
Priority to JP2022556389A priority patent/JPWO2022079939A1/ja
Publication of WO2022079939A1 publication Critical patent/WO2022079939A1/ja
Priority to US18/180,272 priority patent/US12057307B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Definitions

  • the present invention relates to a group III element nitride semiconductor substrate. More specifically, the present invention relates to a group III element nitride semiconductor substrate having a first surface and a second surface, wherein the variation in quality within the first surface is suppressed.
  • Group III element nitride semiconductor substrates such as gallium nitride (GaN) wafers, aluminum nitride (AlN) wafers, and indium nitride (InN) wafers are used as substrates for various semiconductor devices (for example, Patent Document 1).
  • the semiconductor substrate has a first surface and a second surface.
  • the main surface is typically a Group III element polar surface
  • the back surface is typically a nitrogen polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • Patent Document 2-4 A technique for reducing the variation in the performance of a device formed on a main surface has been reported (Patent Document 2-4).
  • the diameter is 45 mm or more, there is a uniform warp having one maximum point or the minimum point, the height H at the central portion is 12 ⁇ m or less, or the radius of curvature of the warp is 21 m or more, and CMP polishing is performed.
  • the surface roughness is 0.1 nm ⁇ RMS ⁇ 5 nm
  • the back surface roughness is 0.1 nm ⁇ RMS ⁇ 5000 nm
  • TTV in-plane thickness variation
  • Patent Document 3 a method having a surface roughness characterized by a root mean square (RMS) surface roughness of less than 1 nm within a 10 ⁇ 10 ⁇ m 2 area on the Ga side of the Al x Gay Inz N wafer to be treated. has been reported.
  • RMS root mean square
  • the warp W (R) of the back surface of the GaN substrate is ⁇ 35 ⁇ m ⁇ W (R) ⁇ 45 ⁇ m, and the surface roughness Ra of the front surface is Ra ⁇ 5 nm (here).
  • the sign of the warp is reported to be + when the crystal growth surface is convex and-) when the crystal growth surface is concave.
  • it is possible to grow a semiconductor layer having good crystallinity by setting the surface roughness Ra to 5 nm or less (range of 80 ⁇ 110 ⁇ m 2 by 3D-SEM and a laser displacement meter). (Measured in the range of 700 x 750 ⁇ m 2 ) has been reported (paragraph 0068).
  • the main surface of the group III element nitride semiconductor substrate is conventionally reduced by reducing the surface roughness of microscopic micro regions such as 10 ⁇ 10 ⁇ m 2 , 80 ⁇ 110 ⁇ m 2 , and 700 ⁇ 750 ⁇ m 2 on the surface of the substrate.
  • the group III element nitride semiconductor substrate is used as a base substrate for light emitting devices such as LEDs and LDs, and in recent years, its application to high frequency / high power electronic devices has also attracted attention.
  • the current mainstream of group III element nitride semiconductor substrates is from 2 inches (diameter 50.8 mm) to 4 inches (about 100 mm) and 6 inches (about). There is a demand for larger diameters such as 150 mm).
  • the subject of the present invention is a group III element nitride semiconductor substrate having a first surface and a second surface, and even if the size of the device manufactured on the first surface is increased, the devices in the same substrate are used together. It is an object of the present invention to provide a group III element nitride semiconductor substrate in which variation in device characteristics is suppressed.
  • the group III element nitride semiconductor substrate according to one embodiment of the present invention is A group III element nitride semiconductor substrate having a first surface and a second surface.
  • the maximum height Wz of the surface waviness curve of the first surface is 150 nm or less.
  • the group III element nitride semiconductor substrate according to one embodiment of the present invention is A group III element nitride semiconductor substrate having a first surface and a second surface.
  • the root mean square height Wq of the surface swell curve of the first surface is 25 nm or less.
  • the group III element nitride semiconductor substrate according to one embodiment of the present invention is A group III element nitride semiconductor substrate having a first surface and a second surface.
  • the average length WSm of the surface waviness curve element on the first surface is 0.5 mm or more.
  • the root mean square roughness Rms of the first surface of the group III element nitride semiconductor substrate is 10 nm or less.
  • the diameter of the group III element nitride semiconductor substrate is 75 mm or more.
  • the present invention is a group III element nitride semiconductor substrate having a first surface and a second surface, and even if the size of the device manufactured on the first surface is increased, the devices in the same substrate are used. It is possible to provide a group III element nitride semiconductor substrate in which variation in device characteristics is suppressed.
  • weight When the expression “weight” is used in this specification, it may be read as “mass” which is commonly used as an SI system unit indicating weight.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is typically a self-standing substrate made of group III element nitride crystals.
  • the "self-supporting substrate” means a substrate that can be handled as a solid substance without being deformed or damaged by its own weight when handled.
  • the self-supporting substrate can be used as a substrate for various semiconductor devices such as light emitting elements and power control elements.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is typically in the shape of a wafer (substantially a perfect circle). However, if necessary, it may be processed into a shape other than that, for example, a shape such as a rectangle.
  • the diameter of the group III element nitride semiconductor substrate according to the embodiment of the present invention any appropriate diameter can be adopted as long as the effect of the present invention is not impaired.
  • the diameter of the group III element nitride semiconductor substrate according to the embodiment of the present invention is preferably 50 mm or more, more preferably 75 mm or more, and further preferably 100 mm or more in that the effect of the present invention can be more exhibited. be.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is a so-called large-diameter group III element nitride semiconductor substrate having a diameter of 75 mm or more, the group III element nitride semiconductor according to the embodiment of the present invention is used.
  • the substrate can be easily applied to high-frequency / high-power electronic devices, and in particular, can be easily applied to devices that handle a large amount of power such that the element size becomes large.
  • Group III element nitride semiconductor substrate examples include 4-inch wafers, 6-inch wafers, 8-inch wafers, and 12-inch wafers.
  • the thickness of the group III element nitride semiconductor substrate according to the embodiment of the present invention is preferably 300 ⁇ m to 1000 ⁇ m.
  • group III element nitride examples include gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), or a mixed crystal thereof. These may be only one kind or two or more kinds.
  • group III element nitride examples include GaN, AlN, InN, Ga x Al 1-x N (1>x> 0), Ga x In 1-x N (1>x> 0), and Al x .
  • In 1-x N (1>x> 0), Ga x Aly In z N (1>x> 0, 1>y> 0, x + y + z 1).
  • These may be doped with various n-type dopants or p-type dopants.
  • p-type dopant examples include beryllium (Be), magnesium (Mg), strontium (Sr), and cadmium (Cd). These may be only one kind or two or more kinds.
  • n-type dopant examples include silicon (Si), germanium (Ge), tin (Sn), and oxygen (O). These may be only one kind or two or more kinds.
  • the plane orientation of the group III element nitride semiconductor substrate can be a specific crystal plane inclined from the c-plane, m-plane, a-plane, and c-plane, a-plane, and m-plane, and in particular, the c-plane. At this time, the effect of the present invention is more exhibited.
  • a so-called semi-polar plane such as a ⁇ 11-22 ⁇ plane or a ⁇ 20-21 ⁇ plane can be exemplified.
  • the plane orientation may include not only a so-called just plane perpendicular to the c-plane, a-plane, m-plane or a specific crystal plane inclined from these, but also an off angle in the range of ⁇ 5 °. Permissible.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is a group III element nitride semiconductor substrate having a first surface and a second surface.
  • the first surface is the main surface and the second surface is the back surface
  • the main surface is typically a group III element polar surface.
  • the back surface is typically a nitrogen polar surface.
  • the main surface may be a nitrogen polar surface, or the back surface may be a Group III element polar surface.
  • Epitaxial crystals can be grown on the main surface, and various devices can be manufactured.
  • the back surface can be held by a susceptor or the like to transfer the group III element nitride semiconductor substrate according to the embodiment of the present invention.
  • the first surface will be described as the main surface and the second surface as the back surface. Therefore, in the present specification, what is referred to as “main surface” may be read as “first surface”, and what is referred to as “first surface” may be read as “main surface” and is referred to as “back surface”. Things may be read as “second side”, and “second side” may be read as “back side”.
  • the main surface may be a mirror surface or a non-mirror surface.
  • the main surface is a mirror surface.
  • the processed alteration layer is substantially removed and microscopically.
  • a surface having a small surface roughness in a wide area is preferable.
  • the back surface may be a mirror surface or a non-mirror surface.
  • a mirror surface is a mirror-finished surface, and after mirror-finishing, the roughness and waviness of the surface are reduced until it is possible to visually confirm that light is reflected and an object is reflected on the mirror-finished surface.
  • the surface in the state of being That is, the surface is in a state where the roughness and the size of the waviness of the surface after mirror processing are sufficiently reduced to a negligible level with respect to the wavelength of visible light.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • a method include a polishing device using a tape, a lapping device using diamond abrasive grains, a CMP (Chemical Mechanical Polish) device using a slurry such as colloidal silica and a non-woven fabric polishing pad, and the like.
  • Examples thereof include a method of mirroring using one or a combination. If the processed altered layer remains on the surface after processing, the processed altered layer is removed. Examples of the method for removing the processed altered layer include RIE (Reactive Ion Etching), a method for removing the processed altered layer using a chemical solution, and a method for annealing a substrate.
  • RIE Reactive Ion Etching
  • the non-mirror surface is a surface that has not been mirror-processed, and typically, a rough surface obtained by roughening treatment can be mentioned.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • Examples of such a method include grinding using a grindstone, laser texture processing, etching processing using various chemicals and gases, physical or chemical coating processing, and machining by machining.
  • the work-altered layer is removed to eliminate the residual stress.
  • the method for removing the processed altered layer include a method for removing the processed altered layer using RIE (Reactive Ion Etching) and a chemical solution, and a method for annealing the substrate.
  • FIG. 1 is a typical schematic cross-sectional view of a group III element nitride semiconductor substrate according to the embodiment of the present invention.
  • the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention typically has a main surface (group III element polar surface) 10 and a back surface (nitrogen polar surface) 20.
  • the group III element nitride semiconductor substrate 100 according to the embodiment of the present invention may have a side surface 30.
  • the end portion of the group III element nitride semiconductor substrate according to the embodiment of the present invention may take any suitable form as long as the effect of the present invention is not impaired.
  • the end portion of the group III element nitride semiconductor substrate according to the embodiment of the present invention has, for example, a chamfered portion such that the chamfered portions on the main surface side and the back surface side are flat surfaces, and the chamfered portions on the main surface side and the back surface side.
  • Is chamfered in an R shape chamfered so that only the chamfered portion on the main surface side of the end is a flat surface, and chamfered so that only the chamfered portion on the back surface side of the end is a flat surface.
  • the shape of the chamfer can be mentioned.
  • the chamfered portion may be provided over the entire circumference of the outer peripheral portion, or a part of the outer peripheral portion. It may be provided only in.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is typically at least one selected from the group consisting of the following (1) to (3).
  • the maximum height Wz of the surface waviness curve of the main surface is 150 nm or less.
  • the root mean square height Wq of the surface swell curve of the main surface is 25 nm or less.
  • the average length WSm of the surface waviness curve element of the main surface is 0.5 mm or more.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention typically satisfies the above (1) and does not satisfy the above (2) and (3), and the above (2).
  • the number satisfying in the above (1) to (3) is large.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention is at least one selected from the group consisting of the above (1) to (3), even if the size of the device manufactured on the main surface becomes large. , Variations in device characteristics between devices within the same substrate can be suppressed.
  • the maximum height Wz of the surface waviness curve of the main surface is preferably 150 nm or less, more preferably 120 nm or less, and further. It is preferably 80 nm or less, and particularly preferably 50 nm or less. The smaller the lower limit of the maximum height Wz of the surface swell curve of the main surface, the better. In the group III element nitride semiconductor substrate according to the embodiment of the present invention, if the maximum height Wz of the surface waviness curve of the main surface is within the above range, it is the same even if the size of the device manufactured on the main surface is increased.
  • the root mean square height Wq of the surface waviness curve of the main surface is preferably 25 nm or less, more preferably 20 nm or less. It is more preferably 12 nm or less, and particularly preferably 10 nm or less.
  • the root mean square height Wq of the surface waviness curve of the main surface is within the above range, the size of the device manufactured on the main surface becomes large.
  • the average length WSm of the surface waviness curve element of the main surface is preferably 0.5 mm or more, more preferably 1.0 mm.
  • the above is more preferably 1.5 mm or more, and particularly preferably 3.0 mm or more.
  • the upper limit of the average length WSm of the surface waviness curve element of the main surface is practically 10 mm or less in consideration of the measurement limit.
  • the average length WSm of the surface waviness curve element of the main surface is within the above range, even if the size of the device manufactured on the main surface becomes large, Variations in device characteristics between devices within the same substrate can be suppressed.
  • the average length WSm of the surface waviness curve element of the main surface is too small outside the above range, the size of the device manufactured on the main surface becomes large. There is a risk that the device characteristics will vary widely between devices within the same board.
  • the measurement of the maximum height Wz of the surface swell curve of the main surface the measurement of the squared average square root height Wq of the surface swell curve of the main surface, and the average length of the surface swell curve elements of the main surface. It is preferable that the WSm is measured in a region excluding the chamfered portion (device non-formed region) of the outer peripheral portion where the device is not formed from the entire region of the main surface.
  • the processed alteration layer is substantially removed from the viewpoint of obtaining a semiconductor device having good characteristics of the device to be manufactured by epitaxially growing the device layer and having little variation in device characteristics between devices. Moreover, a surface having a small surface roughness in a micro region is preferable. From this viewpoint, the root mean square roughness Rms of the main surface measured at a 10 ⁇ m angle using AFM is preferably 10 nm or less, more preferably 3 nm or less, and further preferably 1 nm or less.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • a grinding device using a diamond grindstone a grinding device using a tape, a lapping device using diamond abrasive grains, a slurry such as colloidal silica, and a CMP (Chemical) using a non-woven polishing pad.
  • a method of performing mirror surface processing using one or a combination of a Mechanical Polish) device and the like can be mentioned. If the processed altered layer remains on the surface after processing, the processed altered layer is removed. Examples of such a method include a method of removing a processed altered layer using RIE (Reactive Ion Etching) and a chemical solution, and a method of annealing a substrate.
  • RIE Reactive Ion Etching
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can be manufactured by any suitable method as long as the effect of the present invention is not impaired.
  • a preferred method for producing a group III element nitride semiconductor substrate according to the embodiment of the present invention will be described in terms of further exhibiting the effects of the present invention.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention typically has a seed crystal film 2 formed on the main surface 1a of the base substrate 1 as shown in FIG. 2A.
  • the group III element nitride layer 3 is formed on the group III element polar surface 2a of 2.
  • the group III element nitride layer (seed crystal film 2 + group III element nitride layer 3) to be a self-supporting substrate is separated from the base substrate 1, and as shown in FIG. 2B, the main surface 10'and the back surface 20' are separated.
  • a self-supporting substrate 100'with the above is obtained.
  • any suitable material can be adopted as long as the effect of the present invention is not impaired.
  • examples of such a material include sapphire, crystal oriented alumina, gallium oxide, Al x Ga 1-x N (0 ⁇ x ⁇ 1), GaAs, SiC and the like.
  • any suitable material can be adopted as long as the effect of the present invention is not impaired.
  • examples of such a material include Al x Ga 1-x N (0 ⁇ x ⁇ 1) and In x Ga 1-x N (0 ⁇ x ⁇ 1), and gallium nitride is preferable.
  • the material of the seed crystal film is more preferably gallium nitride, which has a yellow light emitting effect when observed with a fluorescence microscope. Yellow emission is a peak (yellow emission (YL) or yellow band (YB)) that appears in the range of 2.2 eV to 2.5 eV in addition to the band-to-band exciton transition (UV).
  • any appropriate forming method can be adopted as long as the effect of the present invention is not impaired.
  • a forming method include a gas phase growth method, preferably a metal-organic chemical vapor deposition (MOCVD) method, a hydride vapor phase growth (HVPE) method, and pulse excitation.
  • MOCVD metal-organic chemical vapor deposition
  • HVPE hydride vapor phase growth
  • PXD deposition
  • MBE method the sublimation method.
  • the organic metal chemical vapor deposition method is more preferable as the method for forming the seed crystal film.
  • a low temperature growth buffer layer is deposited at 20 nm to 50 nm at 450 ° C to 550 ° C, and then a film having a thickness of 2 ⁇ m to 4 ⁇ m is laminated at 1000 ° C to 1200 ° C. It is preferable to carry out by.
  • any appropriate growth direction can be adopted as long as the effect of the present invention is not impaired.
  • a growth direction for example, the normal direction of the c-plane of the wurtzite structure, the normal direction of each of the a-plane and the m-plane, and the normal direction of the plane inclined from each of the c-plane, the a-plane and the m-plane are used. Can be mentioned.
  • any appropriate forming method can be used as long as the forming method has a crystal orientation substantially following the crystal orientation of the seed crystal film, as long as the effect of the present invention is not impaired.
  • a forming method include a metalorganic chemical vapor deposition (MOCVD) method, a hydride vapor phase deposition (HVPE) method, a pulse excited deposition (PXD) method, an MBE method, and a sublimation method.
  • MOCVD metalorganic chemical vapor deposition
  • HVPE hydride vapor phase deposition
  • PXD pulse excited deposition
  • MBE method an MBE method
  • sublimation method a sublimation method.
  • the Na flux method is adopted as the method for forming the group III element nitride crystal layer, the conditions and the like are appropriately adjusted according to the production method described in Japanese Patent No. 5244628 so that the effects of the present invention can be more exhibited. Then, it is preferable to carry out the Na flux method.
  • any appropriate method can be adopted as long as the effect of the present invention is not impaired.
  • a method for example, a method of spontaneously separating the group III element nitride crystal layer from the base substrate by using the heat shrinkage difference in the temperature lowering step after growing the group III element nitride crystal layer, the group III element.
  • Examples thereof include a method of peeling the layer from the base substrate by a laser lift-off method, a method of peeling the group III element nitride crystal layer from the base substrate by grinding, and the like. Further, by slicing the group III element nitride crystal layer using a wire saw or the like, a self-supporting substrate containing the group III element nitride crystal layer may be obtained.
  • the outer peripheral portion of the self-standing substrate is ground to form a circular shape with a desired diameter.
  • the main surface and / or the back surface are removed by surface treatment such as grinding, lapping, and polishing to obtain a self-standing substrate that has been thinned and flattened to a desired thickness.
  • the group III element nitride semiconductor substrate according to the form can be at least one selected from the group consisting of the following (1) to (3).
  • the maximum height Wz of the surface waviness curve of the main surface is 150 nm or less.
  • the root mean square height Wq of the surface swell curve of the main surface is 25 nm or less.
  • the average length WSm of the surface waviness curve element of the main surface is 0.5 mm or more.
  • processing is determined by applying a pressure enough to flatten the surface to the entire self-supporting substrate.
  • the entire surface of the free-standing substrate changes smoothly according to the flatness of the surface of the board, and the surface of the free-standing substrate is uniformly flattened and easily attached to the processing platen.
  • a self-supporting substrate mainly containing a material having a high hardness such as a group III element nitride when the surface of the self-supporting substrate is warped, the entire surface is at a pressure that makes the surface flat. Does not uniformly follow the flatness of the surface of the processing platen. Therefore, when viewed from a local viewpoint in millimeters, it is attached to the processing platen with undulations on the surface of the self-standing substrate. If the surface of the self-supporting substrate is processed in this state and then removed from the processing platen after the surface processing, the surface of the self-supporting substrate will be wavy.
  • the surface of the substrate having a locally warped shape can also be pasted flat. Furthermore, when the self-supporting substrate is attached to the processing platen, a soft material such as a silicone sheet is placed on the self-supporting substrate and pressed, so that a uniform pressure is applied to the entire self-supporting substrate and the surface is locally curved. A surface having a shape can be attached flat. By surface-treating the self-supporting substrate in this state and removing it from the processing platen, a self-supporting substrate with small surface waviness can be produced.
  • the preferable pressure for attaching the free-standing substrate to the processing platen is at least twice the pressure at which the surface of the warped free-standing substrate becomes flat.
  • the value calculated from the following formula can be used.
  • the pressure value can be typically calculated based on the following formula
  • the pressure calculated based on the following formula is due to the fact that there is a region where the thickness of the self-standing substrate and the crystal quality are not uniform. By value, if the surface of the warped self-supporting substrate is not flat enough, the pressure may be further increased if necessary.
  • S 2.1 ⁇ 10-11 ⁇ B ⁇ T 3 (S is the pressure (unit is MPa), B is the warp of the self-supporting substrate (unit is ⁇ m), and T is the thickness of the self-supporting substrate (unit is ⁇ m).)
  • the self-supporting substrate may crack, the self-supporting substrate may crack, or the self-supporting substrate and the processing platen may be adhered to each other. Since the amount of wax required for this may not remain between the self-supporting substrate and the processing surface plate, the self-supporting substrate does not crack or crack, and the self-supporting substrate and the processing platen are attached at a pressure that allows them to adhere to each other. It is important that the preferable pressure for attaching the self-supporting substrate to the processing surface plate is 10 MPa or less.
  • the "preferable pressure for attaching the self-supporting substrate to the processing platen" is more than twice the pressure at which the surface of the warped self-supporting substrate becomes flat.
  • the "preferable pressure at the time of sticking to” is (2 x S) or more, and more preferably (3 x S) or more.
  • the thickness of the self-standing substrate is preferably 300 ⁇ m to 1000 ⁇ m.
  • the work-altered layer remains on the surface of the main surface, the work-altered layer is substantially removed. If residual stress due to the work-altered layer remains on the back surface, the residual stress is removed, and finally, the Group III element nitride semiconductor substrate 100 according to the embodiment of the present invention is obtained.
  • crystals can be epitaxially grown on the main surface (group III element polar surface) 10, and the functional layer 4 is formed as shown in FIG. 2 (c).
  • Reference numeral 20 is a back surface (nitrogen polar surface).
  • Examples of the epitaxial crystal to be grown on the obtained group III element nitride semiconductor substrate include gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof.
  • Specific examples of such an epitaxial crystal include GaN, AlN, InN, Ga x Al 1-x N (1>x> 0), and Ga x In 1-x N (1>x> 0).
  • examples of the functional layer provided on the obtained Group III element nitride semiconductor substrate include a rectifying element layer, a switching element layer, and a power semiconductor layer. Further, by providing a functional layer on the group III element polar surface of the obtained group III element nitride semiconductor substrate and then processing, for example, grinding and polishing the nitrogen polar surface, the thickness and thickness distribution of the self-supporting substrate are distributed. Can also be made smaller.
  • the surface swell curve of the main surface was measured based on ISO 4287: 1997.
  • the measurement length was 8 mm
  • the cutoff wavelength for removing the long wavelength component was 8 mm
  • the cutoff wavelength for removing the short wavelength component was 0.25 mm.
  • the measurement positions are the following 9 points on the surface of the substrate, (0,0), (0, R-5), (R-5,0), (0,- R + 5), (-R + 5,0), (0, (R-5) / 2), ((R-5) / 2,0), (0, (-R + 5) / 2), ((-R + 5) It was performed at the coordinate position of / 2,0).
  • the maximum height of the surface swell curve at each point is obtained, and the maximum of the nine points is obtained.
  • the values are the maximum height Wz (nm) of the surface swell curve of the main surface in the substrate, the squared average square root height Wq (nm) of the surface swell curve of the main surface, and the average length WSm of the surface swell curve element of the main surface. It was set to (mm).
  • the root mean square roughness Rms of the main surface was measured using AFM (Atomic Force Microscope). The measurement range was 10 ⁇ m square.
  • the HEMT structure was epitaxially grown on the obtained self-supporting substrate by the MOCVD method.
  • an i-type GaN layer of 2 ⁇ m, an AlN layer of 1 nm, and an AlGaN layer of 25 nm were formed in this order on a self-standing substrate, and the Al composition of the AlGaN layer was 30%.
  • Ti / Al / Ni / Au was vapor-deposited as a drain and source electrodes, and then annealed at 700 ° C. for 30 seconds with RTA.
  • Pd / Ti / Au (thickness 40 nm / 15 nm / 80 nm) was formed by thin film deposition as a gate electrode.
  • the patterning was done by a photolithography process. In patterning, the unit gate width was 150 ⁇ m, the gate length was 2 ⁇ m, the vertical length of the element size was 1 mm, and the horizontal length of the element size was changed in the range of 0.5 mm to 5 mm by changing the number of gate fingers. Then, the element was separated to manufacture a HEMT element. The device size was changed, and the characteristics of 10 devices were evaluated for each element size. The variation of the maximum drain current among 10 elements was compared between each device size. The variation in device characteristics was calculated by the absolute value of [(maximum value-minimum value) / (maximum value + minimum value)] ⁇ 100 (%).
  • Example 1 A seed crystal film made of gallium nitride having a thickness of 2 ⁇ m was formed on a sapphire substrate having a diameter of 4 inches by the MOCVD method to obtain a seed crystal substrate.
  • the obtained seed crystal substrate was placed in an alumina crucible in a glove box having a nitrogen atmosphere.
  • the solidified metallic sodium in the crucible was washed away with alcohol to remove it, and a crack-free gallium nitride crystal layer (thickness 1 mm) was obtained on the seed crystal substrate.
  • the base substrate was peeled off by the LLO (laser lift-off) method to separate the gallium nitride crystal layer, and a gallium nitride self-supporting substrate was obtained.
  • the outer peripheral portion of the gallium nitride self-supporting substrate was ground to prepare a circular gallium nitride self-supporting substrate having a diameter of 100 mm.
  • the obtained self-supporting substrate was attached to a ceramic processing surface plate using wax, and the Ga polar surface was ground and wrapped.
  • surface treatment was performed using diamond abrasive grains having a particle size of 0.1 ⁇ m until the root mean square roughness Rms became 1 nm or less, and then the work-altered layer was removed by RIE.
  • a load was applied by placing a silicone sheet having a thickness of 2 mm on the self-supporting substrate so that the entire surface of the self-supporting substrate was covered.
  • the pressure applied to the entire surface of the self-standing substrate was 1.5 MPa.
  • (0) when the a-axis of the gallium nitride single crystal passing through the center of the substrate is the X-axis and the m-axis passing through the center of the substrate and orthogonal to the X-axis is the Y-axis.
  • the maximum height Wz of the surface swell curve, the root mean square height Wq of the surface swell curve, and the average length WSm of the surface swell curve elements were measured, and each of them was measured.
  • the maximum values among the 9 points were Wz of 31 nm, Wq of 8 nm, and WSm of 4.2 mm.
  • Example 2 A wafer (2) as a gallium nitride free-standing substrate was produced in the same manner as in Example 1 except that the pressure applied to the free-standing substrate was 1.2 MPa when the free-standing substrate was attached to the processing platen.
  • the thickness of the wafer (2) was 500 ⁇ m.
  • the maximum height Wz of the surface swell curve, the root mean square height Wq of the surface swell curve, and the average length WSm of the surface swell curve elements are 59 nm for Wz, 10 nm for Wq, and 2.9 mm for WSm. there were. The results are shown in Table 1.
  • Example 3 A wafer (3) as a gallium nitride free-standing substrate was produced in the same manner as in Example 1 except that the pressure applied to the free-standing substrate was 0.9 MPa when the free-standing substrate was attached to the processing platen.
  • the thickness of the wafer (3) was 500 ⁇ m.
  • the maximum height Wz of the surface swell curve, the root mean square height Wq of the surface swell curve, and the average length WSm of the surface swell curve elements are 113 nm for Wz, 17 nm for Wq, and 1.6 mm for WSm. there were. The results are shown in Table 1.
  • Example 4 A wafer (4) as a gallium nitride free-standing substrate was produced in the same manner as in Example 1 except that the pressure applied to the free-standing substrate was 0.6 MPa when the free-standing substrate was attached to the processing platen.
  • the thickness of the wafer (4) was 500 ⁇ m.
  • the maximum height Wz of the surface swell curve, the root mean square height Wq of the surface swell curve, and the average length WSm of the surface swell curve elements are 147 nm for Wz, 23 nm for Wq, and 1.1 mm for WSm. there were. The results are shown in Table 1.
  • a wafer (C1) as a gallium nitride free-standing substrate was produced in the same manner as in Example 1 except that the pressure applied to the free-standing substrate was 0.3 MPa when the free-standing substrate was attached to the processing platen.
  • the thickness of the wafer (C1) was 500 ⁇ m.
  • the maximum height Wz of the surface swell curve, the root mean square height Wq of the surface swell curve, and the average length WSm of the surface swell curve elements are 202 nm for Wz, 36 nm for Wq, and 0.4 mm for WSm. there were. The results are shown in Table 1.
  • the root mean square roughness Rms was a sufficiently small value that enables good epitaxial growth regardless of the size of the surface waviness. The reason why it does not depend on the size of the surface waviness is considered to be that the local surface roughness is measured.
  • the group III element nitride semiconductor substrate according to the embodiment of the present invention can be used as a substrate for various semiconductor devices.
  • Group III element nitride semiconductor substrate 100'Self-supporting substrate 1
  • Base substrate 1a Main surface of base substrate 1b Back surface of base substrate 1
  • Type 2 crystal film 2a Group III element polar surface of type crystal film 2
  • Group III element nitride layer 4 Functional layer 5
  • Functional element 10 Main surface 10'Main surface 20 Back surface 20' Back surface 30 Side surface

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、第一面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供する。　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、下記（１）～（３）からなる群から選ばれる少なくとも１つである。　（１）第一面の表面うねり曲線の最大高さＷｚが１５０ｎｍ以下である。　（２）第一面の表面うねり曲線の二乗平均平方根高さＷｑが２５ｎｍ以下である。　（３）第一面の表面うねり曲線要素の平均長さＷＳｍが０．５ｍｍ以上である。

Description

ＩＩＩ族元素窒化物半導体基板
　本発明はＩＩＩ族元素窒化物半導体基板に関する。より詳細には、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、第一面内における品質のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板に関する。
　各種半導体デバイスの基板として、窒化ガリウム（ＧａＮ）ウエハ、窒化アルミニウム（ＡｌＮ）ウエハ、窒化インジウム（ＩｎＮ）ウエハなどのＩＩＩ族元素窒化物半導体基板が用いられている（例えば、特許文献１など）。
　半導体基板は、第一面と第二面とを備える。第一面を主面、第二面を裏面としたとき、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。主面上には、エピタキシャル結晶を成長でき、また、各種デバイスを作製できる。
　ＩＩＩ族元素窒化物半導体基板の表面粗さを小さくすることにより、主面上に形成するエピタキシャル結晶の成長膜の結晶性を良好にしたり、主面上に形成するデバイスの性能を良好にしたり、主面上に形成するデバイスの性能のバラツキを低減する技術が報告されている（特許文献２－４）。
　特許文献２においては、直径が４５ｍｍ以上で、一つの極大点または極小点をもつ一様反りがあり中央部での高さＨが１２μｍ以下もしくは反りの曲率半径が２１ｍ以上であって、ＣＭＰ研磨によって表面粗さが０．１ｎｍ≦ＲＭＳ≦５ｎｍで、裏面粗さが０．１ｎｍ≦ＲＭＳ≦５０００ｎｍにしてあり、０．１ｍｍ毎に測定点を取って測定した面内厚さばらつき（ＴＴＶ）が１０μｍ以下であることを特徴とする窒化物半導体基板が報告されている。この特許文献２においては、ＡＦＭを用いて１０μｍ角で測定したＲＭＳを０．１ｎｍ≦ＲＭＳ≦５ｎｍにすること（段落００５９）、０．１ｍｍ毎に測定したＴＴＶが１０μｍ以下にすることにより、エピタキシャル成長後のモフォロジーを良好にすることができること（段落００６１）が報告されている。
　特許文献３においては、処理されるＡｌｘＧａｙＩｎｚＮウエハのＧａ側における１０×１０μｍ２面積内で１ｎｍ未満の根二乗平均（ＲＭＳ）表面粗さを特徴とする表面粗さを有する方法が報告されている。この特許文献３においては、基板上に後で成長させるＡｌＧａＩｎＮ結晶の品質を良好にするためには、表面粗さＲＭＳ（測定範囲１０×１０μｍ２）を１ｎｍ未満とすることが重要であることが報告されている。
　特許文献４においては、ＧａＮ基板の裏面の反りＷ（Ｒ）が、－３５μｍ≦Ｗ（Ｒ）≦４５μｍであり、表面の面粗さＲａが、Ｒａ≦５ｎｍであるＧａＮ結晶基板（ここでの反りの符号は、結晶成長面が凸形状の時に＋、凹形状の時に－）が報告されている。この特許文献４においては、表面粗さＲａを５ｎｍ以下にすることにより、結晶性のよい半導体層を成長させることが可能であること（３Ｄ－ＳＥＭにて８０×１１０μｍ２の範囲およびレーザ変位計７００×７５０μｍ２の範囲で測定）が報告されている（段落００６８）。
　このように、従来、基板表面の１０×１０μｍ２、８０×１１０μｍ２、７００×７５０μｍ２といったレベルのミクロな微小領域の表面粗さを小さくすることにより、ＩＩＩ族元素窒化物半導体基板の主面上に形成するエピタキシャル結晶の成長膜の結晶性を良好にしたり、主面上に形成するデバイスの性能を良好にしたり、主面上に形成するデバイスの性能のバラツキを低減しようとしている。
　ここで、ＩＩＩ族元素窒化物半導体基板は、ＬＥＤやＬＤなどの発光デバイスの下地基板として用いられており、近年では、高周波／ハイパワーの電子デバイスへの適用も注目されている。特に、大電力を扱うデバイスにおいては素子サイズが大きくなることから、ＩＩＩ族元素窒化物半導体基板において、現在主流の２インチ（直径５０．８ｍｍ）から、４インチ（約１００ｍｍ）や６インチ（約１５０ｍｍ）などへの大口径化が求められている。
　ところが、ＩＩＩ族元素窒化物半導体基板の主面上に作製するデバイスのサイズを大きくするにしたがって、デバイス特性が悪化し、同一基板内におけるデバイス間のデバイス特性のバラツキが大きくなるという問題点が顕在化した。
特開２００５－２６３６０９号公報 特許第３５８１１４５号公報 特許第４３５０５０５号公報 特許第４３８０７９１号公報
　本発明の課題は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、第一面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供することにある。
　本発明の一つの実施形態によるＩＩＩ族元素窒化物半導体基板は、
　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
　該第一面の表面うねり曲線の最大高さＷｚが１５０ｎｍ以下である。
　本発明の一つの実施形態によるＩＩＩ族元素窒化物半導体基板は、
　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
　該第一面の表面うねり曲線の二乗平均平方根高さＷｑが２５ｎｍ以下である。
　本発明の一つの実施形態によるＩＩＩ族元素窒化物半導体基板は、
　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
　該第一面の表面うねり曲線要素の平均長さＷＳｍが０．５ｍｍ以上である。
　一つの実施形態においては、上記ＩＩＩ族元素窒化物半導体基板の上記第一面の二乗平均平方根粗さＲｍｓが１０ｎｍ以下である。
　一つの実施形態においては、上記ＩＩＩ族元素窒化物半導体基板の直径が７５ｍｍ以上である。
　本発明によれば、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、第一面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制されたＩＩＩ族元素窒化物半導体基板を提供することができる。
本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。 本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の製造方法を示す概略説明図である。
　本明細書中で「重量」との表現がある場合は、重さを示すＳＩ系単位として慣用されている「質量」と読み替えてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ＩＩＩ族元素窒化物結晶からなる自立基板である。本発明の説明において、「自立基板」とは、取り扱う際に自重で変形または破損せず、固形物として取り扱うことのできる基板を意味する。自立基板は発光素子や電力制御素子等の各種半導体デバイスの基板として使用可能である。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、ウエハ状（略真円状）である。しかし、必要に応じて、それ以外の形状、例えば、矩形等の形状に加工してもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の直径は、本発明の効果を損なわない範囲で、任意の適切な直径を採用し得る。本発明の効果をより発現させ得る点で、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の直径は、好ましくは５０ｍｍ以上であり、より好ましくは７５ｍｍ以上であり、さらに好ましくは１００ｍｍ以上である。特に、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板が、その直径が７５ｍｍ以上のいわゆる大口径のＩＩＩ族元素窒化物半導体基板であれば、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、高周波／ハイパワーの電子デバイスへの適用が容易になり、特に、素子サイズが大きくなるような大電力を扱うデバイスへの適用が容易になる。
　大口径のＩＩＩ族元素窒化物半導体基板としては、具体的には、例えば、４インチウエハー、６インチウエハー、８インチウエハー、１２インチウエハーなどが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、その厚さ（厚さが一定でない場合は最大厚さ箇所の厚さ）が、好ましくは３００μｍ～１０００μｍである。
　ＩＩＩ族元素窒化物としては、代表的には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、またはこれらの混晶が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物は、具体的には、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）である。これらは、各種のｎ型ドーパントまたはｐ型ドーパントでドープされていてもよい。
　ｐ型ドーパントとしては、代表的には、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、ストロンチウム（Ｓｒ）、およびカドミウム（Ｃｄ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ｎ型ドーパントとしては、代表的には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、および酸素（Ｏ）が挙げられる。これらは、１種のみであってもよいし、２種以上であってもよい。
　ＩＩＩ族元素窒化物半導体基板の面方位は、ｃ面、ｍ面、ａ面、およびｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面とすることができ、特に、ｃ面とした際に本発明の効果がより発現される。ｃ面、ａ面、ｍ面それぞれから傾斜した特定の結晶面としては、｛１１－２２｝面や｛２０－２１｝面といった、いわゆる半極性面が例示できる。また、面方位としては、ｃ面、ａ面、ｍ面あるいはこれらから傾斜した特定の結晶面に対して、垂直ないわゆるジャスト面だけでなく、±５°の範囲でのオフ角を含むことが許容される。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板である。第一面を主面、第二面を裏面としたとき、ＩＩＩ族元素窒化物半導体基板の面方位がc面であれば、主面は、代表的には、ＩＩＩ族元素極性面であり、裏面は、代表的には、窒素極性面である。しかしながら、主面を窒素極性面としてもよいし、裏面をＩＩＩ族元素極性面としてもよい。主面上には、エピタキシャル結晶を成長させることができ、また、各種デバイスを作製することができる。裏面は、サセプタなどによって保持させて、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板を移送できる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の説明においては、第一面を主面、第二面を裏面として説明する。したがって、本明細書において、「主面」とあるものは「第一面」と読み替えてもよく、「第一面」とあるものは「主面」と読み替えてもよく、「裏面」とあるものは「第二面」と読み替えてもよく、「第二面」とあるものは「裏面」と読み替えてもよい。
　主面は、鏡面であっても非鏡面であってもよい。好ましくは、主面は鏡面である。
　主面は、デバイス層をエピタキシャル成長させて、作製するデバイスの特性が良好で、デバイス間のデバイス特性のバラツキの少ない半導体デバイスを得る観点からは、加工変質層が実質的に除去され、かつ、ミクロな領域での表面粗さが小さい面が好ましい。
　裏面は、鏡面であっても非鏡面であってもよい。
　鏡面とは、鏡面加工された表面であり、鏡面加工後に、光が反射して鏡面加工された表面上に物が映っていることを目視で確認することができるまで表面の粗さやうねりが低減されている状態の表面を指す。つまり、鏡面加工後の表面の粗さやうねりの大きさが、可視光の波長に対して十分無視できる程度にまで低減されている状態の表面である。
　鏡面加工の方法としては、本発明の効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、テープを用いた研磨装置、ダイヤモンド砥粒を用いたラッピング装置、コロイダルシリカ等のスラリーと不織布の研磨パッドとを用いたＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）装置などを、１つまたは組み合わせて用いて鏡面加工する方法などが挙げられる。加工後の表面に加工変質層が残る場合は、加工変質層を除去する。加工変質層を除去する方法としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：反応性イオンエッチング）や薬液を用いて加工変質層を除去する方法、基板をアニールする方法、などが挙げられる。
　非鏡面とは、鏡面加工されていない表面であり、代表的には、粗面化処理によって得られる粗面が挙げられる。
　粗面化処理の方法としては、本発明の効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、砥石を用いた研削加工、レーザテクスチャ加工、各種薬液やガスを用いたエッチング処理、物理的あるいは化学的なコーティング処理、機械加工によるテクスチャリングなどが挙げられる。
　裏面加工後の表面に加工変質層に起因した残留応力が確認される場合は、加工変質層を除去して残留応力をなくすことが好ましい。加工変質層を除去する方法としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：反応性イオンエッチング）や薬液を用いて加工変質層を除去する方法、基板をアニールする方法などが挙げられる。
　図１は、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の代表的な概略断面図である。図１に示すように、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、代表的には、主面（ＩＩＩ族元素極性面）１０と裏面（窒素極性面）２０を有する。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００は、側面３０を有していてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、本発明の効果を損なわない範囲で、任意の適切な形態を採り得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部は、例えば、主面側と裏面側の面取り部が平坦面となるように面取りされた形状、主面側と裏面側の面取り部がＲ状に面取りされた形状、端部の主面側の面取り部だけが平坦面となるように面取りされている形状、端部の裏面側の面取り部だけが平坦面となるように面取りされている形状などが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の端部が面取りされている場合、その面取りされた部分は、外周部の１周全部にわたって設けられていてよく、あるいは、外周部の一部のみに設けられていてもよい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、下記（１）～（３）からなる群から選ばれる少なくとも１つである。
（１）主面の表面うねり曲線の最大高さＷｚが１５０ｎｍ以下。
（２）主面の表面うねり曲線の二乗平均平方根高さＷｑが２５ｎｍ以下。
（３）主面の表面うねり曲線要素の平均長さＷＳｍが０．５ｍｍ以上。
　すなわち、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、上記（１）を満足して上記（２）および上記（３）を満足しない形態、上記（２）を満足して上記（１）および上記（３）を満足しない形態、上記（３）を満足して上記（１）および上記（２）を満足しない形態、上記（１）および上記（２）を満足して上記（３）を満足しない形態、上記（１）および上記（３）を満足して上記（２）を満足しない形態、上記（２）および上記（３）を満足して上記（１）を満足しない形態、上記（１）および上記（２）および上記（３）の全てを満足する形態、からなる群から選ばれる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板においては、上記（１）～（３）の中で満足する数が多いほど好ましい。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板が、上記（１）～（３）からなる群から選ばれる少なくとも１つである場合、主面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制し得る。
　上記（１）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の最大高さＷｚは、好ましくは１５０ｎｍ以下であり、より好ましくは１２０ｎｍ以下であり、さらに好ましくは８０ｎｍ以下であり、特に好ましくは５０ｎｍ以下である。上記主面の表面うねり曲線の最大高さＷｚの下限値は、小さければ小さいほどよい。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の最大高さＷｚが上記範囲内にあれば、主面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制し得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の最大高さＷｚが上記範囲を外れて大きすぎると、主面上に作製するデバイスのサイズが大きくなると、同一基板内におけるデバイス間のデバイス特性のバラツキが大きくなるおそれがある。
　上記（１）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の最大高さＷｚの測定方法は、後述する。
　上記（２）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の二乗平均平方根高さＷｑは、好ましくは２５ｎｍ以下であり、より好ましくは２０ｎｍ以下であり、さらに好ましくは１２ｎｍ以下であり、特に好ましくは１０ｎｍ以下である。上記主面の表面うねり曲線の二乗平均平方根高さＷｑの下限値は、小さければ小さいほどよい。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の二乗平均平方根高さＷｑが上記範囲内にあれば、主面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制し得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の二乗平均平方根高さＷｑが上記範囲を外れて大きすぎると、主面上に作製するデバイスのサイズが大きくなると、同一基板内におけるデバイス間のデバイス特性のバラツキが大きくなるおそれがある。
　上記（２）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線の二乗平均平方根高さＷｑの測定方法は、後述する。
　上記（３）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線要素の平均長さＷＳｍは、好ましくは０．５ｍｍ以上であり、より好ましくは１．０ｍｍ以上であり、さらに好ましくは１．５ｍｍ以上であり、特に好ましくは３．０ｍｍ以上である。上記主面の表面うねり曲線要素の平均長さＷＳｍの上限値は、測定限界を考慮すると、現実的には１０ｍｍ以下である。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線要素の平均長さＷＳｍが上記範囲内にあれば、主面上に作製するデバイスのサイズが大きくなっても、同一基板内におけるデバイス間のデバイス特性のバラツキが抑制し得る。本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線要素の平均長さＷＳｍが上記範囲を外れて小さすぎると、主面上に作製するデバイスのサイズが大きくなると、同一基板内におけるデバイス間のデバイス特性のバラツキが大きくなるおそれがある。
　上記（３）に関し、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板において、主面の表面うねり曲線要素の平均長さＷＳｍの測定方法は、後述する。
　上記（１）～（３）に関し、主面の表面うねり曲線の最大高さＷｚの測定、主面の表面うねり曲線の二乗平均平方根高さＷｑの測定、主面の表面うねり曲線要素の平均長さＷＳｍの測定は、主面の全領域からデバイスの形成を行わない外周部の面取り部（デバイス非形成領域）を除いた領域で行うことが好ましい。
　主面は、前述の通り、デバイス層をエピタキシャル成長させて、作製するデバイスの特性が良好で、デバイス間のデバイス特性のバラツキの少ない半導体デバイスを得る観点からは、加工変質層が実質的に除去され、かつ、ミクロな領域での表面粗さが小さい面が好ましい。この観点から、主面の、ＡＦＭを用いて１０μｍ角で測定した二乗平均平方根粗さＲｍｓが、好ましくは１０ｎｍ以下であり、より好ましくは３ｎｍ以下であり、さらに好ましくは１ｎｍ以下である。
　主面の加工方法としては、本発明の効果を損なわない範囲で、任意の適切な方法を採用し得る。このような方法としては、例えば、ダイヤモンド砥石を用いた研削装置、テープを用いた研削装置、ダイヤモンド砥粒を用いたラッピング装置、コロイダルシリカ等のスラリーと不織布の研磨パッドとを用いたＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）装置などを、１つまたは組み合わせて用いて鏡面加工する方法などが挙げられる。加工後の表面に加工変質層が残る場合は、加工変質層を除去する。このような方法としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：反応性イオンエッチング）や薬液を用いて加工変質層を除去する方法、基板をアニールする方法、などが挙げられる。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、本発明の効果を損なわない範囲で、任意の適切な方法で製造し得る。以下、本発明の効果をより発現させる点で、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板の好ましい製造方法について説明する。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、代表的には、図２（ａ）に示すように、下地基板１の主面１ａ上に種結晶膜２を形成し、種結晶膜２のＩＩＩ族元素極性面２ａ上にＩＩＩ族元素窒化物層３を形成する。次いで、下地基板１から自立基板となるＩＩＩ族元素窒化物層（種結晶膜２＋ＩＩＩ族元素窒化物層３）を分離し、図２（ｂ）に示すように、主面１０’と裏面２０’を有する自立基板１００’を得る。
　下地基板の材質としては、本発明の効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、サファイア、結晶配向性アルミナ、酸化ガリウム、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）、ＧａＡｓ、ＳｉＣなどが挙げられる。
　種結晶膜の材質としては、本発明の効果を損なわない範囲で、任意の適切な材質を採用し得る。このような材質としては、例えば、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）やＩｎｘＧａ１－ｘＮ（０≦ｘ≦１）が挙げられ、好ましくは、窒化ガリウムである。種結晶膜の材質としては、より好ましくは、蛍光顕微鏡観察により黄色発光効果が認められる窒化ガリウムである。黄色発光とは、バンドからバンドへの励起子遷移（ＵＶ）に加えて、２．２ｅＶ～２．５ｅＶの範囲に現れるピーク（黄色発光（ＹＬ）または黄色帯（ＹＢ））である。
　種結晶膜の形成方法としては、本発明の効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、気相成長法が挙げられ、好ましくは、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法が挙げられる。種結晶膜の形成方法としては、これらの中でも、有機金属化学気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）がより好ましい。
　ＭＯＣＶＤ法による種結晶膜の形成は、例えば、４５０℃～５５０℃にて低温成長緩衝層を２０ｎｍ～５０ｎｍ堆積させた後に、１０００℃～１２００℃にて厚さ２μｍ～４μｍの膜を積層させることにより行うことが好ましい。
　ＩＩＩ族元素窒化物結晶層の育成方向としては、本発明の効果を損なわない範囲で、任意の適切な育成方向を採用し得る。このような育成方向としては、例えば、ウルツ鉱構造のｃ面の法線方向、ａ面、ｍ面それぞれの法線方向、ｃ面、ａ面、ｍ面それぞれから傾斜した面の法線方向が挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としては、種結晶膜の結晶方位に概ね倣った結晶方位を有する形成方法であれば、本発明の効果を損なわない範囲で、任意の適切な形成方法を採用し得る。このような形成方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法等の気相成長法；Ｎａフラックス法、アモノサーマル法、水熱法、ゾルゲル法等の液相成長法；粉末の固相成長を利用した粉末成長法；これらの組み合わせ；などが挙げられる。
　ＩＩＩ族元素窒化物結晶層の形成方法としてＮａフラックス法を採用する場合は、特許第５２４４６２８号公報に記載の製造方法に準じ、適宜、本発明の効果をより発現し得るように条件等を調整して、Ｎａフラックス法を行うことが好ましい。
　次に、ＩＩＩ族元素窒化物結晶層を下地基板から分離することによって、ＩＩＩ族元素窒化物結晶層を含む自立基板を得ることができる。
　ＩＩＩ族元素窒化物結晶層を下地基板から分離する方法としては、本発明の効果を損なわない範囲で任意の適切な方法を採用し得る。このような方法としては、例えば、ＩＩＩ族元素窒化物結晶層を育成した後の降温工程において熱収縮差を使用してＩＩＩ族元素窒化物結晶層を下地基板から自発分離させる方法、ＩＩＩ族元素窒化物結晶層を下地基板からケミカルエッチングによって分離する方法、図２（ａ）に示すように、下地基板１の裏面１ｂ側から矢印Ａのようにレーザ光を照射し、ＩＩＩ族元素窒化物結晶層を下地基板からレーザリフトオフ法によって剥離する方法、ＩＩＩ族元素窒化物結晶層を下地基板から研削によって剥離する方法、などが挙げられる。また、ＩＩＩ族元素窒化物結晶層を、ワイヤソーなどを利用してスライスすることにより、ＩＩＩ族元素窒化物結晶層を含む自立基板を得てもよい。
　次いで、自立基板の外周部を研削加工することにより、所望の直径の円形状に整える。
　次いで、研削、ラップ、研磨加工などの表面加工により主面および／または裏面を除去加工することによって、所望の厚さに薄板化および平坦化した自立基板を得る。
　研削、ラップ、研磨加工などの表面加工を行うにあたっては、通常、ワックスを用いる等により自立基板を加工定盤に貼り付けて行う。この際、自立基板を加工定盤に貼り付ける圧力、具体的には、自立基板を加工定盤に貼り付ける際に該自立基板に印加する圧力を適切に調整すると、好ましくは、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板が、下記（１）～（３）からなる群から選ばれる少なくとも１つとなり得る。
（１）主面の表面うねり曲線の最大高さＷｚが１５０ｎｍ以下。
（２）主面の表面うねり曲線の二乗平均平方根高さＷｑが２５ｎｍ以下。
（３）主面の表面うねり曲線要素の平均長さＷＳｍが０．５ｍｍ以上。
　シリコンのような硬度が低い材料を主として含む自立基板の場合、該自立基板の表面が反っていたとしても、該表面が平坦になる程度の圧力を該自立基板全体に印加することで、加工定盤の表面の平面度にならって該自立基板の該表面の全体が滑らかに変化し、該自立基板の該表面が一様に平坦化した状態で、容易に加工定盤に貼り付けられる。
　一方で、ＩＩＩ族元素窒化物のような硬度の高い材料を主として含む自立基板の場合は、該自立基板の表面が反っている場合、該表面が平坦になる程度の圧力では、該表面の全体が均一に加工定盤の表面の平面度に倣わない。そのため、ミリメートル単位の局所的な視点で見た時に、自立基板の表面にうねりが生じた状態で加工定盤に貼り付けられる。そして、この状態で自立基板の表面加工を行い、表面加工後に加工定盤から取り外すと、自立基板の表面にうねりが生じてしまう。
　自立基板を加工定盤に貼り付ける際の圧力を、反った自立基板の表面が平坦になる圧力以上に大きくすることで、局所的に反った形状を有する基板表面も平坦に貼り付けられる。さらには、自立基板を加工定盤に貼り付ける際に、自立基板上にシリコーンシートのような柔らかい材料を載せてプレスすることにより、自立基板全体により均一な圧力が印加され、局所的に湾曲した形状を有する表面を平坦に貼り付けることができる。この状態で自立基板の表面加工を行い、加工定盤から取り外すと、表面うねりの小さい自立基板を作製することができる。自立基板を加工定盤に貼り付ける際の好ましい圧力は、反った自立基板の表面が平坦になる圧力の２倍以上である。
　反った自立基板の表面が平坦になる具体的な圧力値は、下記式より算出される値を使用できる。なお、代表的には下記式に基づいて圧力値を算出することができるが、自立基板の厚みや結晶品質が不均一な領域がある等の原因で、下記式に基づいてより算出される圧力値では、反った自立基板の表面が十分に平坦にならない場合は、必要に応じてさらに圧力を大きくしてもよい。
　Ｓ＝２．１×１０－１１×Ｂ×Ｔ３
（Ｓは圧力（単位はＭＰａ）、Ｂは自立基板の反り（単位はμｍ）、Ｔは自立基板の厚み（単位はμｍ）である。）
　ただし、自立基板を加工定盤に貼り付ける際に、過剰に高い圧力を自立基板に印加すると、該自立基板が割れたり、該自立基板にクラックが生じたり、自立基板と加工定盤とを接着するのに必要なワックス量が自立基板と加工定盤間に残らなかったりするおそれがあるため、該自立基板に割れやクラックが生じず、自立基板と加工定盤とが接着できる圧力で貼り付けることが重要であり、自立基板を加工定盤に貼り付ける際の好ましい圧力は、１０ＭＰａ以下である。
　したがって、前述の通り、「自立基板を加工定盤に貼り付ける際の好ましい圧力」は、反った自立基板の表面が平坦になる圧力の２倍以上であるので、該「自立基板を加工定盤に貼り付ける際の好ましい圧力」は（２×Ｓ）以上であり、より好ましくは（３×Ｓ）以上である。
　自立基板の厚さ（厚さが一定でない場合は最大厚さ箇所の厚さ）は、好ましくは３００μｍ～１０００μｍである。
　必要に応じて、研削加工により、自立基板外周エッジの面取りをする。主面表面に加工変質層が残る場合は、加工変質層を実質的に除去する。また、裏面表面に加工変質層に起因した残留応力が残る場合は、残留応力を除去し、最終的に、本発明の実施形態によるＩＩＩ族元素窒化物半導体基板１００を得る。
　得られるＩＩＩ族元素窒化物半導体基板１００は、その主面（ＩＩＩ族元素極性面）１０上に結晶をエピタキシャル成長させることができ、図２（ｃ）に示すように機能層４を成膜し、機能素子５を得る。２０は裏面（窒素極性面）である。
　得られるＩＩＩ族元素窒化物半導体基板上に成長させるエピタキシャル結晶としては、窒化ガリウム、窒化アルミニウム、窒化インジウムまたはこれらの混晶を例示できる。このようなエピタキシャル結晶としては、具体的には、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａｘＡｌ１－ｘＮ（１＞ｘ＞０）、ＧａｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＡｌｘＩｎ１－ｘＮ（１＞ｘ＞０）、ＧａｘＡｌｙＩｎｚＮ（１＞ｘ＞０、１＞ｙ＞０、ｘ＋ｙ＋ｚ＝１）が挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板上に設ける機能層としては、発光層の他、整流素子層、スイッチング素子層、パワー半導体層などが挙げられる。また、得られるＩＩＩ族元素窒化物半導体基板のＩＩＩ族元素極性面上に機能層を設けた後に、窒素極性面を加工、例えば、研削、研磨加工することによって、自立基板の厚さや厚さ分布を小さくすることもできる。
　以下、実施例により本発明を具体的に説明するが、本発明はこれら実施例になんら限定されるものではない。なお、実施例等における、試験および評価方法は以下のとおりである。なお、「部」と記載されている場合は、特記事項がない限り「重量部」を意味し、「％」と記載されている場合は、特記事項がない限り「重量％」を意味する。
＜表面うねりの測定＞
　ＩＳＯ　４２８７：１９９７に基づいて、主面の表面うねり曲線の測定を行った。測定長さは８ｍｍ、長波長成分を除去するためのカットオフ波長は８ｍｍ、短波長成分を除去するためのカットオフ波長は０．２５ｍｍとした。測定位置は、基板の半径をＲ（ｍｍ）とした場合、基板の表面における下記９点、（０，０）、（０，Ｒ－５）、（Ｒ－５，０）、（０，－Ｒ＋５）、（－Ｒ＋５，０）、（０，（Ｒ－５）／２）、（（Ｒ－５）／２，０）、（０，（－Ｒ＋５）／２）、（（－Ｒ＋５）／２，０）の座標位置で行った。各点で得られた表面うねり曲線から、各点の表面うねり曲線の最大高さ、表面うねり曲線の二乗平均平方根高さ、表面うねり曲線要素の平均長さを求め、それぞれの９点中の最大値を、その基板における主面の表面うねり曲線の最大高さＷｚ（ｎｍ）、主面の表面うねり曲線の二乗平均平方根高さＷｑ（ｎｍ）、主面の表面うねり曲線要素の平均長さＷＳｍ（ｍｍ）とした。
＜主面の二乗平均平方根粗さＲｍｓの測定＞
　主面の二乗平均平方根粗さＲｍｓの測定は、ＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて行った。測定範囲は１０μｍ角とした。
＜デバイスの特性評価＞
　ＭＯＣＶＤ法にて、得られた自立基板上にＨＥＭＴ構造をエピタキシャル成長させた。ＨＥＭＴ構造は、自立基板上にｉ型ＧａＮ層２μｍ、ＡｌＮ層１ｎｍ、ＡｌＧａＮ層２５ｎｍを順に成膜し、ＡｌＧａＮ層のＡｌ組成は３０％とした。
　ドレイン、ソース電極として、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（厚み１５ｎｍ／７ｎｍ／１０ｎｍ／５０ｎｍ）を蒸着した後、ＲＴＡで７００℃、３０秒間アニールした。その後、ゲート電極として、Ｐｄ／Ｔｉ／Ａｕ（厚み４０ｎｍ／１５ｎｍ／８０ｎｍ）を蒸着にて形成した。パターニングはフォトリソグラフィープロセスで行った。
　パターニングでは、単位ゲート幅は１５０μｍ、ゲート長は２μｍ、素子サイズの縦長さは１ｍｍ、ゲートフィンガの本数を変えることにより素子サイズの横長さを０．５ｍｍ～５ｍｍの範囲で変化させた。その後、素子分離をしてＨＥＭＴ素子を作製した。
　デバイスサイズを変化させて、それぞれの素子サイズで１０個ずつデバイスの特性評価を行った。最大ドレイン電流の、１０素子間でのバラツキを各デバイスサイズ間で比較した。
　デバイス特性のバラツキは、［（最大値―最小値）／（最大値＋最小値）］の絶対値×１００（％）で算出した。
〔実施例１〕
　直径４インチのサファイア基板上に、ＭＯＣＶＤ法によって厚さ２μｍの窒化ガリウムからなる種結晶膜を成膜し、種結晶基板を得た。
　得られた種結晶基板を、窒素雰囲気のグローブボックス内で、アルミナ坩堝の中に配置した。
　次に、Ｇａ／（Ｇａ＋Ｎａ）（ｍｏｌ％）＝１５ｍｏｌ％となるように金属ガリウムと金属ナトリウムを上記坩堝内に充填した。この坩堝を耐熱金属製の容器に入れた後、結晶育成炉の回転が可能な台上に設置した。結晶育成炉を８７０℃、４．０ＭＰａまで昇温加圧後、１００時間保持し容器を回転することで、溶液を撹拌しながら結晶成長させた。その後、室温まで徐冷し、大気圧まで減圧した。その後、結晶育成炉から育成容器を取り出した。
　坩堝の中の固化した金属ナトリウムをアルコールで洗い流して除去し、種結晶基板上にクラックのない窒化ガリウム結晶層（厚み１ｍｍ）を得た。
　ＬＬＯ（レーザリフトオフ）法にて、下地基板を剥離して、窒化ガリウム結晶層を分離し、窒化ガリウム自立基板を得た。
　窒化ガリウム自立基板の外周部を研削加工し、直径１００ｍｍの円形の窒化ガリウム自立基板に整えた。
　得られた自立基板を、ワックスを用いて、セラミックス製の加工用定盤に貼り付け、Ｇａ極性面を研削・ラップ加工した。最終仕上げには粒径０．１μｍのダイヤ砥粒を用いて、二乗平均平方根粗さＲｍｓが１ｎｍ以下になるまで表面加工をし、その後ＲＩＥにより加工変質層を除去した。なお、自立基板を加工定盤に貼り付ける際に、自立基板上に、自立基板表面がすべて覆われるように厚さ２ｍｍのシリコーンシートを載せて荷重を印加した。該自立基板表面全体に印加される圧力は１．５ＭＰａとした。
　表面加工後、基板の中央を通過する窒化ガリウム単結晶のａ軸をＸ軸、基板の中央を通過しＸ軸と直交するｍ軸をＹ軸としたときに、（０，０）、（０，４５）、（４５，０）、（０，－４５）、（－４５，０）、（０，２２．５）、（２２．５，０）、（０，－２２．５）、（－２２．５，０）の９点の座標位置において、表面うねり曲線の最大高さＷｚ、表面うねり曲線の二乗平均平方根高さＷｑ、表面うねり曲線要素の平均長さＷＳｍを測定し、それぞれの９点中の最大値は、Ｗｚは３１ｎｍ、Ｗｑは８ｎｍ、ＷＳｍは４．２ｍｍであった。
　次に、Ｇａ極性面を加工した自立基板を裏返して、ワックスを用いて、セラミックス製の加工用定盤に固定し、窒素極性面を研削・ラップ加工した。最終仕上げには粒径０．１μｍのダイヤ砥粒を用い、鏡面仕上げとし、その後ＲＩＥを用いて加工変質層を除去した。
　このようにして、窒化ガリウム自立基板としてのウエハー（１）を作製した。
　ウエハー（１）の厚みは５００μｍであった。
　結果を表１に示した。
〔実施例２〕
　自立基板を加工定盤に貼り付ける際に、該自立基板に印加する圧力を１．２ＭＰａとした以外は、実施例１と同様に行い、窒化ガリウム自立基板としてのウエハー（２）を作製した。
　ウエハー（２）の厚みは５００μｍであった。
　表面うねり曲線の最大高さＷｚ、表面うねり曲線の二乗平均平方根高さＷｑ、表面うねり曲線要素の平均長さＷＳｍのそれぞれの最大値は、Ｗｚは５９ｎｍ、Ｗｑは１０ｎｍ、ＷＳｍは２．９ｍｍであった。
　結果を表１に示した。
〔実施例３〕
　自立基板を加工定盤に貼り付ける際に、該自立基板に印加する圧力を０．９ＭＰａとした以外は、実施例１と同様に行い、窒化ガリウム自立基板としてのウエハー（３）を作製した。
　ウエハー（３）の厚みは５００μｍであった。
　表面うねり曲線の最大高さＷｚ、表面うねり曲線の二乗平均平方根高さＷｑ、表面うねり曲線要素の平均長さＷＳｍのそれぞれの最大値は、Ｗｚは１１３ｎｍ、Ｗｑは１７ｎｍ、ＷＳｍは１．６ｍｍであった。
　結果を表１に示した。
〔実施例４〕
　自立基板を加工定盤に貼り付ける際に、該自立基板に印加する圧力を０．６ＭＰａとした以外は、実施例１と同様に行い、窒化ガリウム自立基板としてのウエハー（４）を作製した。
　ウエハー（４）の厚みは５００μｍであった。
　表面うねり曲線の最大高さＷｚ、表面うねり曲線の二乗平均平方根高さＷｑ、表面うねり曲線要素の平均長さＷＳｍのそれぞれの最大値は、Ｗｚは１４７ｎｍ、Ｗｑは２３ｎｍ、ＷＳｍは１．１ｍｍであった。
　結果を表１に示した。
〔比較例１〕
　自立基板を加工定盤に貼り付ける際に、該自立基板に印加する圧力を０．３ＭＰａとした以外は、実施例１と同様に行い、窒化ガリウム自立基板としてのウエハー（Ｃ１）を作製した。
　ウエハー（Ｃ１）の厚みは５００μｍであった。
　表面うねり曲線の最大高さＷｚ、表面うねり曲線の二乗平均平方根高さＷｑ、表面うねり曲線要素の平均長さＷＳｍのそれぞれの最大値は、Ｗｚは２０２ｎｍ、Ｗｑは３６ｎｍ、ＷＳｍは０．４ｍｍであった。
　結果を表１に示した。
Figure JPOXMLDOC01-appb-T000001
　実施例１～４、比較例１のいずれにおいても、二乗平均平方根粗さＲｍｓは、表面うねりの大きさとは関係なく、良好なエピタキシャル成長が可能である十分小さな値となった。表面うねりの大きさに依存しない理由は、局所的な表面粗さを測定しているためと考えられる。
　実施例１～４では、デバイスの素子サイズが大きくなっても、デバイス特性のバラツキが十分抑制されていた。一方、比較例１で見られるように、基板の表面うねりが大きくなると、デバイス特性のバラツキが大きくなり、さらには、デバイスの素子サイズが大きくなるにしたがって、デバイス特性のバラツキが大きくなっていった。
　本発明の実施形態によるＩＩＩ族元素窒化物半導体基板は、各種半導体デバイスの基板として利用可能である。
１００　　　ＩＩＩ族元素窒化物半導体基板
１００’　　自立基板
１　　　　　下地基板
１ａ　　　　下地基板１の主面
１ｂ　　　　下地基板１の裏面
２　　　　　種結晶膜
２ａ　　　　種結晶膜２のＩＩＩ族元素極性面
３　　　　　ＩＩＩ族元素窒化物層
４　　　　　機能層
５　　　　　機能素子
１０　　　　主面
１０’　　　主面
２０　　　　裏面
２０’　　　裏面
３０　　　　側面
 

Claims (5)

  1. 　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
    　該第一面の表面うねり曲線の最大高さＷｚが１５０ｎｍ以下である、
    　ＩＩＩ族元素窒化物半導体基板。
  2. 　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
    　該第一面の表面うねり曲線の二乗平均平方根高さＷｑが２５ｎｍ以下である、
    　ＩＩＩ族元素窒化物半導体基板。
  3. 　第一面と第二面とを備えるＩＩＩ族元素窒化物半導体基板であって、
    　該第一面の表面うねり曲線要素の平均長さＷＳｍが０．５ｍｍ以上である、
    　ＩＩＩ族元素窒化物半導体基板。
  4. 　前記ＩＩＩ族元素窒化物半導体基板の前記第一面の二乗平均平方根粗さＲｍｓが１０ｎｍ以下である、請求項１から３までのいずれかに記載のＩＩＩ族元素窒化物半導体基板。
  5. 　前記ＩＩＩ族元素窒化物半導体基板の直径が７５ｍｍ以上である、請求項１から４までのいずれかに記載のＩＩＩ族元素窒化物半導体基板。
     
     
     
PCT/JP2021/020278 2020-10-14 2021-05-27 Ｉｉｉ族元素窒化物半導体基板 WO2022079939A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112021003792.7T DE112021003792T5 (de) 2020-10-14 2021-05-27 Halbleitersubstrat von einem Nitrid der Gruppe III
CN202180051846.6A CN116096936A (zh) 2020-10-14 2021-05-27 Iii族元素氮化物半导体基板
JP2022556389A JPWO2022079939A1 (ja) 2020-10-14 2021-05-27
US18/180,272 US12057307B2 (en) 2020-10-14 2023-03-08 Group-III element nitride semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020173012 2020-10-14
JP2020-173012 2020-10-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/180,272 Continuation US12057307B2 (en) 2020-10-14 2023-03-08 Group-III element nitride semiconductor substrate

Publications (1)

Publication Number Publication Date
WO2022079939A1 true WO2022079939A1 (ja) 2022-04-21

Family

ID=81209113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/020278 WO2022079939A1 (ja) 2020-10-14 2021-05-27 Ｉｉｉ族元素窒化物半導体基板

Country Status (5)

Country Link
US (1) US12057307B2 (ja)
JP (1) JPWO2022079939A1 (ja)
CN (1) CN116096936A (ja)
DE (1) DE112021003792T5 (ja)
WO (1) WO2022079939A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011236078A (ja) * 2010-05-10 2011-11-24 Hitachi Cable Ltd 窒化ガリウム基板
WO2014156914A1 (ja) * 2013-03-29 2014-10-02 日本碍子株式会社 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581145B2 (ja) 1979-03-19 1983-01-10 株式会社井上ジャパックス研究所 導電異方性ゴム又はプラスチツク
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US7045808B2 (en) 2003-12-26 2006-05-16 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
JP4359770B2 (ja) 2003-12-26 2009-11-04 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造ロット
JP5244628B2 (ja) 2009-01-21 2013-07-24 日本碍子株式会社 ３ｂ族窒化物結晶板の製法
JP4380791B2 (ja) 2009-01-23 2009-12-09 住友電気工業株式会社 ＧａＮ結晶基板およびその製造方法
JP6418130B2 (ja) 2015-10-20 2018-11-07 株式会社Sumco 半導体ウェーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011236078A (ja) * 2010-05-10 2011-11-24 Hitachi Cable Ltd 窒化ガリウム基板
WO2014156914A1 (ja) * 2013-03-29 2014-10-02 日本碍子株式会社 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法

Also Published As

Publication number Publication date
JPWO2022079939A1 (ja) 2022-04-21
US20230220587A1 (en) 2023-07-13
CN116096936A (zh) 2023-05-09
US12057307B2 (en) 2024-08-06
DE112021003792T5 (de) 2023-05-17

Similar Documents

Publication Publication Date Title
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP4849296B2 (ja) ＧａＮ基板
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US9428386B2 (en) Process for producing a group-III nitride crystal and process for producing a light-emitting semiconductor element or a semiconductor device comprising a group-III nitride crystal
WO2014057748A1 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
WO2010030805A1 (en) Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP6232853B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US20230119023A1 (en) Free-standing substrate for epitaxial crystal growth, and functional element
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
WO2022079939A1 (ja) Ｉｉｉ族元素窒化物半導体基板
CN111739790B (zh) 一种氮化镓薄膜的外延结构及制备方法
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2023153154A1 (ja) Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子
US20230352298A1 (en) Group-iii element nitride semiconductor substrate
WO2023157547A1 (ja) Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板
US20230246132A1 (en) Group-iii element nitride semiconductor substrate
WO2024127513A1 (ja) Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法
WO2023157387A1 (ja) Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法
WO2022201635A1 (ja) Ｉｉｉ族元素窒化物半導体基板
WO2023176128A1 (ja) Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板
WO2024075328A1 (ja) Ｉｉｉ族元素窒化物半導体基板
CN114381802B (zh) 金刚石形成用结构体、及金刚石形成用结构体的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21879685

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022556389

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21879685

Country of ref document: EP

Kind code of ref document: A1