JP4168546B2 - 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 - Google Patents
半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP4168546B2 JP4168546B2 JP26081399A JP26081399A JP4168546B2 JP 4168546 B2 JP4168546 B2 JP 4168546B2 JP 26081399 A JP26081399 A JP 26081399A JP 26081399 A JP26081399 A JP 26081399A JP 4168546 B2 JP4168546 B2 JP 4168546B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- emitting device
- wafer
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、半導体発光素子用エピタキシャルウェーハ、半導体発光素子の製造方法に関し、さらに詳しくは半導体発光素子用エピタキシャルウェーハの不良個所を効率良く除去する方法、およびこの方法で製造したエピタキシャルウェーハ及び半導体発光素子に関する。
【0002】
【従来の技術】
半導体発光素子は、単結晶基板上にエピタキシャル層を成長した半導体発光素子用エピタキシャルウェーハを使用して、電極形成や裁断(ダイシング)などの加工を経て製造される。半導体発光素子には、用途に応じてその光学的特性、電気的特性、発光面積、素子の高さ、結晶面や電極の状態などの様々な項目について許容できる範囲が定められ、その範囲を超えるものについては不良品として除外しなければならない。
【0003】
不良品を除外した半導体発光素子を得る方法としては、半導体発光素子用エピタキシャルウェーハの検査を実施し不良部分が含まれる領域を除去した後、半導体発光素子に加工する方法、あるいは半導体発光素子用エピタキシャルウェーハを半導体発光素子に加工した後、各素子の検査を実施し不良素子を除去する方法がある。
【0004】
半導体発光素子の検査を実施し不良部分を除去する方法は、不良部分を素子に加工する必要がないこと、およびその部分の素子の検査を実施する必要がないなどの利点がある。
【0005】
一方、半導体発光素子とした後、各素子の検査を実施し不良素子を除去する方法は、各素子について検査をするため、発光素子を製造する工程で発生した不良等のウェーハの状態では検出できない不良についても除去できるなどの利点がある。
【0006】
【発明が解決しようとする課題】
しかしながら、従来の不良品を除去する方法には、以下のような問題がある。半導体発光素子用エピタキシャルウェーハの検査を実施し不良部分を除去する方法では、ウェーハを劈開方向に沿って割る、あるいはグラインダー等で研削することにより不良部分を除去するため、不良部がウェーハ外周にない場合や、ウェーハ面内に点在している場合等では、不良部の周辺の良品部分も除去しなければならない。特にウェーハを劈開に沿って割る場合は、ウェーハを劈開方向に直線で分割する必要があり、良品部が除去される割合も高い。また半導体発光素子用エピタキシャルウェーハは、円形、角形、D形等の一定形状の半導体基板上にエピタキシャル層を成長して製造するため、その形状は一定である。しかし、不良部分を除去することにより、形状が他のウェーハと異なり、面積も小さくなることから、素子製造工程で搬送装置に載らない、あるいは真空吸着をする際全ての吸着口を塞ぐことができないため吸着できない等の取り扱い上の問題がある。
【0007】
また、半導体発光素子とした後各素子の検査を実施し、不良素子を除去する方法では、既に不良であることが分かっている半導体発光素子用エピタキシャルウェーハの部分についても検査する必要がある。1枚の半導体発光素子用エピタキシャルウェーハから製造される半導体発光素子は、例えば2inφから0.3mm角の素子を製造する場合22、000個以上であり、各素子の検査をすることは大きな時間と費用が必要であり、既に不良と分かっている部分の再検査をすることはコストアップとなる。
【0008】
本発明の目的は、良品部を除去することなく、ウェーハの形状を一定に保ち、また半導体発光素子の検査数を減らすことができる半導体発光素子用エピタキシャルウェーハ、半導体発光素子の製造方法およびこの方法で製造した半導体発光素用エピタキシャルウェーハ、半導体発光素子を提供することである。
【0009】
【課題を解決するための手段】
本発明者は、上記の課題を解決すべく鋭意努力検討した結果、本発明に到達した。すなわち本発明は、
[1]半導体発光素子用エピタキシャルウェーハを検査し、ウェーハ上に不良領域を識別できる印を付けることを特徴とする半導体発光素子用エピタキシャルウェーハの製造方法、
[2]半導体発光素子用エピタキシャルウェーハを検査し、ウェーハ上に不良領域を識別できる印を付けた後に、素子に裁断加工することを特徴とする半導体発光素子の製造方法、
[3]半導体発光素子用エピタキシャルウェーハを検査し、ウェーハ上に不良領域を識別できる印を付け、素子に裁断加工した後に、印から識別される不良素子を取り除くことを特徴とする半導体発光素子の製造方法。
[4][1]に記載の方法で製造した半導体発光素子用エピタキシャルウェーハ、
[5][2]または[3]に記載の方法で製造した半導体発光素子、に関する。
【0010】
【発明の実施の形態】
本発明に使用できる半導体発光素子用エピタキシャルウェーハとしては、GaAs、GaAlAs、GaP、GaAsP、AlInGaP、GaNなどがあるが、構成する物質、物質の組成、ウェーハの製法などは特定されることなく適用できる。
【0011】
半導体発光素子用エピタキシャルウェーハの不良部の検出方法としては、エピタキシャル成長終了後のウェーハの厚み検査によって規定の厚さが得られていない部分を不良と判断する方法を用いることができる。
【0012】
また、本発明で、半導体発光素子用エピタキシャルウェーハに印を付ける方法として、ラップ加工により傷を付ける方法を用いることができる。
【0013】
印から識別される、不良素子を除去する方法としては、目視によりバキュームピンセットで取り除く方法等、様々な方法を用いることができる。
【0014】
【実施例】
以下に本発明の実施の形態を、実施例を基に詳しく説明する。
(参考例)50mm×50mmの正方形をしたp型GaAs基板上に、p型GaAlAsクラッド層、p型GaAlAs活性層およびn型GaAlAsクラッド層を順次液相エピタキシャル法で成長し、発光波長660nmで赤色発光する半導体発光素子用エピタキシャルウェーハを作製した。このウェーハに白色光を投射し、フォトルミネッセンス効果により活性層から放出される赤色光を写真に撮影した。この赤色光の明るさは、半導体発光素子の光出力に比例するため、赤色光を撮影した写真で暗い部分は光出力不良の素子となる部分である。写真上のこの領域をウェーハに転写してこの領域に有機系塗料で印を付けた。このウェーハに電極材料を蒸着し、フォトリソグラフィにより電極を形成した。フォトリソグラフィに用いる有機系レジスト除去用溶剤でウェーハを処理した際、有機系塗料が溶けると共にその上に蒸着された電極材料も剥がれ落ちた。このウェーハをダイシングにより分割し、半導体発光素子を得た。得られた素子の中で電極がないものを目視により除去することにより、光出力の低い素子を簡便に除去できた。
【0015】
(実施例1)2inφのn型GaPの上に液相エピタキシャル法によりn型GaP層およびp型GaP層を成長させ黄緑色半導体発光素子用エピタキシャルウェーハを作製した。このウェーハを加工した半導体発光素子は高さが230μmより高いものが不良であるため、ウェーハの厚さが230μm以上の部分についてラップ加工によりエピタキシャル層を加工した。この際、粒度の粗い研磨剤を使用し、不良部分のウェーハ表面に数μmの傷が残る状態に加工した。このウェーハを使用して半導体発光素子を製作し、素子表面に傷が残る素子の領域を目視により除去した。ラップ加工を利用してウェーハに印を付けたことにより、素子の高さが230μm以上となる不良領域を簡便に除去することができた。
【0016】
【発明の効果】
本発明によれば、ウェーハ内の良品部を除去することなく、ウェーハをダイシング後の素子群の外形状を一定に保てるため取り扱い性に優れ、また半導体発光素子の検査を簡略化できる製造方法および半導体発光素子が提供できる。
Claims (2)
- 半導体発光素子用エピタキシャルウェーハの厚さを検査し、ラップ加工によりウェーハ上に不良領域を識別できる印を付けることを特徴とする半導体発光素子用エピタキシャルウェーハの製造方法。
- 半導体発光素子用エピタキシャルウェーハの厚さを検査し、ラップ加工によりウェーハ上に不良領域を識別できる印を付け、素子に裁断加工した後に、印から識別される不良素子を取り除くことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26081399A JP4168546B2 (ja) | 1999-09-14 | 1999-09-14 | 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26081399A JP4168546B2 (ja) | 1999-09-14 | 1999-09-14 | 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085476A JP2001085476A (ja) | 2001-03-30 |
JP4168546B2 true JP4168546B2 (ja) | 2008-10-22 |
Family
ID=17353123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26081399A Expired - Fee Related JP4168546B2 (ja) | 1999-09-14 | 1999-09-14 | 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4168546B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904496B1 (ko) * | 2007-02-09 | 2009-06-24 | 한미반도체 주식회사 | 반도체 패키지 가공시스템 및 반도체 패키지 가공방법 |
-
1999
- 1999-09-14 JP JP26081399A patent/JP4168546B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001085476A (ja) | 2001-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420701B (zh) | Method for manufacturing a template substrate for a semiconductor light-emitting element, a method for manufacturing a semiconductor light-emitting element, and a semiconductor light-emitting element | |
US9105472B2 (en) | Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element | |
JP5169509B2 (ja) | 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法 | |
CN113503840B (zh) | 材料表面雾的检测方法和装置 | |
JP2004096112A (ja) | 半導体ウェーハの処理法 | |
TWI634624B (zh) | GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法 | |
US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
JP2008115074A (ja) | 窒化ガリウム単結晶基板及び表面加工方法 | |
JP4168546B2 (ja) | 半導体発光素子用エピタキシャルウェーハ及び半導体発光素子の製造方法 | |
JP4583060B2 (ja) | 単結晶サファイア基板の製造方法および窒化物半導体発光素子の製造方法 | |
EP1298714A1 (en) | Method of manufacturing compound semiconductor wafer | |
US8124969B2 (en) | Semiconductor light emitting element and method for manufacturing the same | |
TW200421472A (en) | Method for cutting semiconductor using wafer laser scribing process | |
JPH0288261A (ja) | Ledアレイの収率を改善する方法 | |
WO2015140849A1 (ja) | 紫外線発光素子の製造方法、紫外線発光素子 | |
JP6561954B2 (ja) | 半導体ウェーハの製造方法 | |
JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
JP2011096935A (ja) | エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子 | |
TWI741955B (zh) | 處理碳化矽晶圓的方法 | |
US7078343B2 (en) | Method of manufacturing compound semiconductor wafer | |
JP2002082066A (ja) | 傷検査方法および傷検査装置 | |
JP5321666B2 (ja) | エピタキシャルウエハ、エピタキシャルウエハを作製する方法 | |
CN113544817B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
WO2023139759A1 (ja) | Iii-v族化合物半導体単結晶基板およびその製造方法 | |
JPH0886629A (ja) | 半導体素子の検査方法、およびその検査具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4168546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140815 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |