JP2004096112A - 半導体ウェーハの処理法 - Google Patents

半導体ウェーハの処理法 Download PDF

Info

Publication number
JP2004096112A
JP2004096112A JP2003307428A JP2003307428A JP2004096112A JP 2004096112 A JP2004096112 A JP 2004096112A JP 2003307428 A JP2003307428 A JP 2003307428A JP 2003307428 A JP2003307428 A JP 2003307428A JP 2004096112 A JP2004096112 A JP 2004096112A
Authority
JP
Japan
Prior art keywords
wafer
lapping
grinding
backside
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003307428A
Other languages
English (en)
Inventor
Wesley Harrison
ウェスリー ハリソン
David Gore
デイヴィッド ゴア
Roland Vandamme
ローランド ヴァンダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JP2004096112A publication Critical patent/JP2004096112A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

【課題】ウェーハを前面および裏面が平坦で欠陥が無い程度に処理する、背景技術と比較して改善された方法を提供する。
【解決手段】ラッピング工程によって前処理された、前面および裏面が定義されている、裏面にラッピング損傷を有する半導体ウェーハの処理法の場合、この方法は、次の工程:ウェーハの裏面を研削し、ウェーハ材料を除去し、実質的にラッピング損傷を除去する工程;裏面の研削工程の後に、順次にウェーハの裏面および前面を研磨する工程を有する。
【効果】エピタキシャル層の付着後、本発明により処理されたウェーハは、2×2ビンにおいて22nm未満および10×10ビンにおいて70nm未満のHCTレベルを示す。
【選択図】なし

Description

 本発明は、裏面の研削工程を含む半導体ウェーハの処理法に関する。
 半導体ウェーハは、一連の処理工程によって結晶インゴットから製造され、この場合それぞれの工程は、受け容れ可能なウェーハ特性の規定にほぼ準拠してウェーハをもたらすように設計されている。また、それぞれの工程は、ウェーハを次の工程のために準備することもできるし、および/または残存する損傷を早期工程から除去することもできる。ウェーハの規定は、ウェーハに向けられている用途に依存して変動するが、しかし、一般にウェーハは、前面および裏面が平坦で欠陥が無い程度に処理されていなければならない。
 平坦化度は、ウェーハの全面に亘っての厚さの最大値と最小値の差(TTV)と、ビンにおいての厚さの変動の測定値であるかまたは典型的にウェーハから切断されるであろう見込みによるチップのためのダイスと同じ寸法である、サイトとして公知である小さな区画内での厚さの変動の測定値である、SFQRと表わされるサイトフラットネス特性とにより測定される。平坦化度は、ナノトポグラフィーとして公知ある微細な程度の分解能を有するプロセスによって測定されてもよく、この場合には、このプロセスにより、低いビンにおいてのピークからピークへの変化、典型的には2mm×2mmまたは10mm×10mmが測定され、高さの変化の閾値(HCT)として公知である特性値を生じる。欠陥、例えば点蝕は、典型的には例えばスポットライトによるウェーハ表面の目視的外観検査によって検出される。
 ウェーハは、最初回転円盤形鋸または線鋸によってインゴットまたはインゴットセグメントからスライスされ、この場合には、研削スラリーを使用してもよい。次に、ウェーハは、例えば超音波洗浄によって洗浄され、ウェーハの粒子、鋸の粒子および/またはウェーハ表面に粘着しているスラリーの粒子を除去する。更に、ウェーハの端縁は、正確な寸法に研削され、端縁の尖った角は、面取りされて丸みを付けられた端縁に変わり、これは、殆んどチップとは異なるかまたは他の点で殆んどウェーハの亀裂をまねくことはない。
 次に、ウェーハは、典型的に2つの回転板の間で研削スラリーを用いてラッピングされ、互いに平らで平行で前面および裏面を形成する。また、ラッピングは、鋸および鋸スラリーが使用される場合に、鋸および鋸スラリーがスライシング工程の間にウェーハ表面上に発生させる表面損傷を除去する。ラッピングは、典型的には、ウェーハ表面の平坦化度を改善し、前面および裏面を互いによりいっそう平行にし、たとえスライシングによる損傷よりも僅かなマグニチュードであるにも拘わらず、重大な損傷を除去する。
 ラッピング後、ウェーハは、典型的には両面上で混合酸またはアルカリ溶液の片方または両方を用いて両面を化学的にエッチングされ、ラッピングによる損傷が除去される。更に、裏面は、ウェーハの意図される使用に依存して順次にかまたは前面と同時に研磨されてもよいが、少なくともウェーハの前面が研磨される。研磨後、ウェーハは、前面でのエピタキシャル層の場合による付着の前に洗浄および検査のために準備され、さらに集積回路への処理のために準備される。
 シン(Xin)による米国特許第6214704号明細書には、ラッピング後に微細に研削する方法をウェーハの前面に適用することが記載されており、また、この研削工程の間にラッピングによる損傷がウェーハの裏面上にそのまま残存することが必要とされる。前面を研削し、前面のみをエッチングした後に、シン(Xin)によれば、ウェーハの前面と裏面を同時に研磨することが開示されている。シン(Xin)には、ウェーハの裏面上でのゲッタリングを簡易化する目的のために、ウェーハの裏面上に損傷をそのまま残すことが開示されている。
 また、バンダム(Vandamme)他による米国特許第6114245号明細書には、エッチング後に微細に研削する方法をウェーハの前面に適用することが記載されており、この場合には、ウェーハのラッピングが続く。また、バンダムには、ラッピング工程を含まない方法で前面を微細に研削し、ラッピング工程またはエッチング工程を含まない方法で両面を微細に研削することが記載されている。
米国特許第6214704号明細書 米国特許第6114245号明細書
 本発明には、前記背景技術の記載を改善するという課題が課された。
 本発明の1つの実施態様は、ラッピング工程によって処理された半導体ウェーハを処理する方法において、ラッピングによる損傷を実質的に除去する程度にウェーハの裏面を研削し、次に好ましくは順次にウェーハの裏面および前面を研磨することを含む。ウェーハの裏面の研削は、好ましくは微細に研削することにあり、好ましくは、ウェーハ材料の実質的な除去を含む介在工程なしにラッピング後に実施される。ウェーハの裏面は、好ましくはウェーハの任意の前面の研磨とは別の1つの工程での研削後に研磨される。ウェーハの裏面が研磨された後、前面は有利に研磨される。
 図1に示されているように、半導体インゴットからのウェーハの処理における第1の工程は、インゴットまたはインゴットセグメントからのウェーハのスライシングであり、この場合これらインゴットまたはインゴットセグメントには、参考の目的のために、既に平坦部にトリミングおよび研削が行なわれているか、またはインゴットの長さに沿ってノッチが形成されている。更に、ウェーハの端縁は、好ましくは望ましい寸法にウェーハの直径を減少させるため、および適当な配置の面取りされた端縁を形成させるために、研削されている。ウェーハ端縁の形状および角度は、典型的には集積回路へのウェーハのその後の処理のための要件に応じて規定されている。
 ウェーハは、スライシングおよび端縁の研削の後、ウェーハの前面および裏面にスライシングによる損傷を有し、この場合この損傷は、鋸引きによるテーパーおよび弓反りならびに前面と裏面との非平行現象、ならびにウェーハの厚さおよび表面損傷における変化を含む。更に、ウェーハは、任意の適当なラッピング装置によってラッピングされ、スライシングによる損傷を減少させる。ラッピングは、好ましくは、ウェーハの両面へのアルミナを基礎とするスラリーの導入を含み、一方で、ウェーハは、2個の回転する合金板の間で圧縮される。ラッピングスラリー中での例えばAl2O3の粒径は、好ましくは、少なくとも約7μmないし約15μm以下の範囲内にあり、一方で、この粒径は、目標とされるウェーハの除去量に対してラッピングに必要とされる時間に影響を及ぼすため、および生じるラッピングの損傷の深さに影響を及ぼすために調節されることができる。
 ラッピング処理は、実質的にスライシングの損傷を除去し、ウェーハの両面上に殆んど損傷を与えることなくウェーハ用へしを留める。ラッピングされたウェーハ表面は、典型的には、ラッピングスラリー中で使用された粒径とほぼ同程度の間隔で表面中に広がる欠陥を示す。
 ウェーハは、好ましくはラッピング後に洗浄され、スラリーを除去し、この洗浄工程は、典型的には、実質的な量のウェーハ材料を全く除去しない。
 更に、ウェーハの裏面は、研削処理、好ましくは微細な研削処理が行なわれる。好ましくは、ウェーハの裏面の微細な研削により、実質的にラッピングによる損傷が排除される。上記の記載のように、ラッピングによる損傷のマグニチュードは、ラッピング処理の特性により変動しうる。好ましくは、裏面の微細な研削において、少なくとも約5μmと約18μm以下との間でウェーハ材料は、除去され、最も好ましくは、少なくとも約10μmないし約12μm以下の範囲でウェーハ材料は、除去される。
 裏面を微細に研削する工程は、好ましくは垂直なスピンドルおよび円周方向研削ホイールを含む研削装置を用いて実施され、即ち研削ホイールは、中心軸線の周囲を回転し、この場合この軸線は、実質的に研削の間にウェーハの外周または端縁と心合わせされる。即ち、研削の間、ウェーハは、好ましくは研削ホイールの方向とは反対方向に中心軸線の周囲を回転する。日本のディスコ コーポレーション(Disco Corporation)によって製作されたDFG840グラインダーは、適当な研削装置の1例である。
 裏面を微細に研削する際の研削ホイールは、典型的には少なくとも約3000rpm、好ましくは少なくとも約4500rpm、特に好ましくは約5000rpmないし約6000rpmの範囲で回転される。研削ホイールは、典型的には、少なくとも約0.18μm/秒ないし約1μm/秒以下の送り込み速度でウェーハに向かって供給される。好ましくは、最適な裏面のための送り込み速度は、約0.33μm/秒である。
 研削ホイールは、好ましくは樹脂マトリックス中に埋設されたダイヤモンド粒子から構成された表面を含む。典型的には、粒子は、ディスコ(Disco)によって製作されたIF−01−1−5/10ホイールの1つ中の少なくとも約1500メッシュ程度の小さな粒子であり、これは、約5μm〜約10μmの規定された粒径を有する。好ましくは、粒子は、ディスコ(Disco)によって製作されたIF−01−1−4/6ホイールの1つ中の少なくとも約2000メッシュ程度の小さな粒子であり、これは、約4μm〜約6μmの規定された粒径を有する。典型的には、水溶液または他の適当な溶液は、裏面を微細に研削する間の滑剤として使用される。選択的に、ウェーハ材料を除去するための他の型の研削装置または他の装置は、実質的にラッピングによる損傷を除去する程度にグラインダーに代わって使用されることができる。
 研削後、ウェーハは、好ましくはレーザーでマークされ、ウェーハに独特の同一コードを確立し、前面と裏面を区別する。一般に、前面は、集積回路中でのデバイスの付着にとってその後の処理に使用されている。
 また、ラッピング後、好ましくは裏面を微細に研削した後にまでではないが、ウェーハは、好ましくはアルカリ溶液で洗浄され、さらに好ましくは、混合された酸溶液でエッチングされる。選択的に、アルカリ溶液および/または酸溶液は、裏面を微細に研削する前に適用されてもよい。裏面を微細に研削することが、アルカリ溶液および/または酸溶液の適用後に実施されるとしても、水よりも粘稠な滑剤が必要されうるものと確信する。
 アルカリ溶液を用いての洗浄は、好ましくは超音波エネルギーの適用と組み合わされる。好ましくは、ウェーハ材料の約4μmは、この工程で除去される。アルカリ溶液および酸溶液を適用することによるウェーハ材料の全除去量は、典型的には、約20μm〜約35μmである。酸を用いてのエッチングは、好ましくはウェーハ材料の約28〜32μmが除去される。好ましくは、エッチング後に、ウェーハは、約3.0μm未満、よりいっそう好ましくは約1.5μm未満のTTVを示す。
 研削後、ウェーハは、常用の装置による端縁の研磨および端縁の研磨の洗浄工程によって処理されることができる。
 更に、ウェーハの裏面は、好ましくは、約10.5〜12のpHを有するコロイド状シリカスラリーを用いて、化学機械研磨(CMP)装置によって有利に研磨される。適当なCMP装置の例は、SpeedFam-Ipec Corporation of Chandler, Arizonaによって製作されたオーリガ(Auriga)C装置である。好ましくは、ウェーハは、オーリガ(Auriga)C装置を用いる場合と同様に、裏面を研削する工程のためにウェーハをロウ付けして取り付けることなく、オリンピアンキャリヤー(olympian carrier)に真空によって取り付けられる。
 ウェーハの裏面の研磨により、好ましくは、ウェーハ材料の約0.5μmのみの除去後に、スポットライトによる外観検査で目視的に損傷を有しない鏡面が生じる。好ましくは、裏面の研磨により、ウェーハ材料約4μm以下、好ましくは約1.75μm以下が除去される。この範囲内での裏面の研磨により、ウェーハの裏面の平坦化が最適化されるものと確信され、この場合この平坦化は、その後の加工においてウェーハのへし前面を形成させるのに役立ちうる。典型的には、裏面の研磨は、約1.5分間以下で達成される。選択的に、ウェーハの裏面は、前面の研磨についての以下の記載と同様に、ロウによる取付け系中で研磨されることができる。
 好ましくは、裏面の研磨後に、ウェーハの前面は、研磨される。前面の研磨の好ましいモードにおいて、熱い粘着性のロウは、ウェーハの裏面に適用され、さらにウェーハは、平坦部、好ましくはアルミナ板上に浮き袋系を用いての型押しによって取り付けられる。型押し後、ロウは、冷却され、硬化し、ウェーハの裏面とアルミナ研磨板との間で光接着剤として作用する。型押しの間、ウェーハの裏面は、板に対して平らにされる、即ち平坦化されるものと確信され、裏面の任意の不規則性は、ウェーハのバルクによって前面の表面に移行される。その後の研磨において、前面は、さらに平らなアルミナ研磨板に対して平坦化されている。ウェーハの裏面が裏面の研磨工程において平面化された程度に平面化が改善されていてもよい板に対してウェーハの裏面が平面化されている程度に、前面もウェーハの裏面に対して平面化され、この場合には、ウェーハのための平坦化度の改善された測定値を生じる。
 アルカリコロイド状シリカスラリーは、ウェーハの前面を研磨するために使用され、またラッピング工程、洗浄工程および/またはエッチング工程により残存する前面からの残存損傷を除去する。典型的には、前面の研磨工程において約8μm〜約15μmがウェーハの前面から除去される。生じる表面は、鏡面であり、スポットライトによる外観検査で目視的に損傷を有しない。
 典型的には、アルミナ板からのウェーハの分離のためにプラスチックナイフが使用され、ウェーハ上に残存する任意の残存ロウは、洗浄工程によって裏面から除去される。更に、同じ方法によって操業される多重のウェーハは、任意の不規則性について目視的に検査され、平坦化度および粒子による汚染について分類される。
 典型的には、エピタキシャルシリコンの薄層は、ウェーハの前面上に熱的に付着されてよいし、ウェーハの意図される用途に応じてウェーハの前面上に熱的に付着されなくてもよい。今や、ウェーハは、集積回路または他のデバイスへのその後の処理のために準備されている。エピタキシャル層の付着後、本発明により処理されたウェーハは、2×2ビンにおいて22nm未満および10×10ビンにおいて70nm未満のHCTレベルを示す。
 本明細書中に記載された対象は、本明細書中に開示された種々の要素、特徴、機能および/または性質の新規で容易に推考できない全ての組合せおよび二次的組合せを含む。同様に、同様に、特許請求の範囲に”1つの”または”第1の”要素または等価のものが記載されている場合には、このような請求項は、1つ以上のかかる要素の組み込みを含み、2つ以上のかかる要素を必要とするわけでもないし、排除するわけでもない。特許請求の範囲には、特に開示された実施態様の1つに向けられかつ新規であり、容易に推考できるものでもない一定の組合せおよび二次的組合せが特に指摘されているものと確信する。特徴、機能、要素および/または性質の他の組合せおよび二次的組合せに組織化された本発明は、現在の請求項の補正または本願または関連した出願中の新規請求項の表現によって特許保護が請求されてもよい。また、このような補正された請求項または新規請求項は、異なる発明に向けられているか、同じ発明に向けられているか、元来の特許請求の範囲内の記載と異なるか、広いか、狭いか、或いは等しいかに応じて、本発明の開示の対象内に含まれると見なされる。
本発明による半導体ウェーハを処理するための好ましい一連の工程A〜Kを示すブロック図である。
断面で示されている処理された半導体ウェーハ上での図1による選択された工程の効果を略示するものである。付加的に、R〜Rは、それぞれ工程D(R)、F(RおよびR)、G(R)およびI(R)によって除去された物質に帰因する。

Claims (3)

  1.  ラッピング工程によって前処理された、前面および裏面が定義されている、裏面にラッピング損傷を有する半導体ウェーハの処理法において、この方法は、次の工程:
    ウェーハの裏面を研削し、ウェーハ材料を除去し、実質的にラッピング損傷を除去する工程;
    裏面の研削工程の後に、順次にウェーハの裏面および前面を研磨する工程を有することを特徴とする、半導体ウェーハの処理法。
  2.  前面および裏面が定義されている、ラッピングのために準備された半導体ウェーハの処理法において、この方法は、次の工程:
    ウェーハをラッピングする工程;および
    ウェーハをラッピングする工程の後に、ウェーハの裏面を微細に研削する工程を有することを特徴とする、半導体ウェーハの処理法。
  3.  前面および裏面が定義されている、ラッピングのために準備された半導体ウェーハの処理法において、この方法は、次の工程:
    ウェーハをラッピングする工程;
    ウェーハをラッピングする工程の後に、ウェーハの裏面を研削する工程;
    ウェーハをラッピングする工程の後に、ウェーハをアルカリ物質で処理し、かつウェーハを酸物質で処理する工程;
    ウェーハの裏面の研削工程の後に、ウェーハの裏面を研磨する工程;および
    ウェーハの裏面の研磨工程の後に、ウェーハの前面を研磨する工程を有することを特徴とする、半導体ウェーハの処理法。
JP2003307428A 2002-08-30 2003-08-29 半導体ウェーハの処理法 Pending JP2004096112A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/233,117 US7416962B2 (en) 2002-08-30 2002-08-30 Method for processing a semiconductor wafer including back side grinding

Publications (1)

Publication Number Publication Date
JP2004096112A true JP2004096112A (ja) 2004-03-25

Family

ID=31887678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307428A Pending JP2004096112A (ja) 2002-08-30 2003-08-29 半導体ウェーハの処理法

Country Status (5)

Country Link
US (1) US7416962B2 (ja)
JP (1) JP2004096112A (ja)
KR (1) KR100572556B1 (ja)
CN (1) CN1487566A (ja)
DE (1) DE10333810B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009747A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP4795614B2 (ja) * 2002-10-23 2011-10-19 Hoya株式会社 情報記録媒体用ガラス基板及びその製造方法
US9368428B2 (en) 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US10873002B2 (en) * 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
CA2695630A1 (en) * 2007-08-28 2009-03-12 Rem Technologies, Inc. Method for inspecting and refurbishing engineering components
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) * 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
CN105081893B (zh) * 2015-05-13 2018-11-06 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
WO2017052558A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Techniques for revealing a backside of an integrated circuit device, and associated configurations
KR102498148B1 (ko) 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
JP7205413B2 (ja) * 2019-08-07 2023-01-17 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
EP1019955A1 (en) * 1997-08-21 2000-07-19 MEMC Electronic Materials, Inc. Method of processing semiconductor wafers
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
DE19953152C1 (de) * 1999-11-04 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur naßchemischen Oberflächenbehandlung einer Halbleiterscheibe
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
KR100792774B1 (ko) * 2000-06-29 2008-01-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009747A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの製造方法
US8389409B2 (en) 2009-06-24 2013-03-05 Siltronic Ag Method for producing a semiconductor wafer

Also Published As

Publication number Publication date
US7416962B2 (en) 2008-08-26
US20040043616A1 (en) 2004-03-04
KR20040019998A (ko) 2004-03-06
DE10333810B4 (de) 2010-02-11
CN1487566A (zh) 2004-04-07
DE10333810A1 (de) 2004-03-18
KR100572556B1 (ko) 2006-04-24

Similar Documents

Publication Publication Date Title
JP2004096112A (ja) 半導体ウェーハの処理法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP5628224B2 (ja) 基板表面を研磨するための方法
JP6187579B2 (ja) 半導体ウェーハの加工方法
US6114245A (en) Method of processing semiconductor wafers
JP6013858B2 (ja) ウェーハの加工方法
JP2009283964A (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
CN108352310A (zh) 半导体晶片的加工方法
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP5498857B2 (ja) ウェーハの加工方法
JP2017092135A (ja) デバイスの製造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
CN118402045A (zh) 半导体结晶晶圆的制造方法及制造装置
JP2008277602A (ja) 半導体集積回路装置の製造方法
JP2001007064A (ja) 半導体ウエーハの研削方法
JP3550644B2 (ja) 高平坦度ウェーハの再加工方法
JP3399179B2 (ja) ウェーハの加工方法
JPH0957586A (ja) ウェーハの加工方法
EP2192609A1 (en) Method of producing wafer for active layer
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPS6381934A (ja) ウエハおよびその製造方法
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
TWI302003B (en) Method for processing a semiconductor wafer including back side grinding
CN108496242B (zh) 用于处理具有多晶面层的半导体晶片的方法
KR20050113463A (ko) 국소 플라즈마에 의한 웨이퍼 측면 가공을 포함하는웨이퍼 후면 연마 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080118

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729