KR20040019998A - 후면연삭을 포함하는 반도체웨이퍼의 처리방법 - Google Patents

후면연삭을 포함하는 반도체웨이퍼의 처리방법 Download PDF

Info

Publication number
KR20040019998A
KR20040019998A KR1020030059883A KR20030059883A KR20040019998A KR 20040019998 A KR20040019998 A KR 20040019998A KR 1020030059883 A KR1020030059883 A KR 1020030059883A KR 20030059883 A KR20030059883 A KR 20030059883A KR 20040019998 A KR20040019998 A KR 20040019998A
Authority
KR
South Korea
Prior art keywords
wafer
grinding
lapping
back side
polishing
Prior art date
Application number
KR1020030059883A
Other languages
English (en)
Other versions
KR100572556B1 (ko
Inventor
하리손웨슬리
고어데이비드
밴담롤랜드
Original Assignee
와커 실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와커 실트로닉 아게 filed Critical 와커 실트로닉 아게
Publication of KR20040019998A publication Critical patent/KR20040019998A/ko
Application granted granted Critical
Publication of KR100572556B1 publication Critical patent/KR100572556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Abstract

본 발명은 웨이퍼를 랩핑한 후에 반도체웨이퍼의 후면을 처리하는 방법을 제공한다. 그 처리방법은 웨이퍼 후면으로부터 웨이퍼 물질을 제거하고, 랩핑 대미지(damage)을 충분히 제거하기 위한 웨이퍼 후면의 연삭을 포함한다. 다음으로 웨이퍼의 후면은 클리닝, 에칭, 및 연마시킨다. 그 다음 웨이퍼 전면을 연마시킨다. 후면의 연마는 랩핑 후에 웨이퍼 물질의 상당한 제거를 수반하는 다른 단계를 거치지 않고 실시할 수 있다. 웨이퍼 후면의 연마는 CMP 머신으로 실시할 수 있고, 경면표면이 형성될 수 있으며, 헤이즈램프(haze lamp)하에서 육안검사시 결함이 없고, 웨이퍼 물질을 약 0.5㎛ 정도 제거할 수 있다. 웨이퍼 전면의 연마 후에 웨이퍼의 전면에 에피택셜층을 적층할 수 있다.

Description

후면연삭을 포함하는 반도체웨이퍼의 처리방법{Method for Processing a Semiconductor Wafer Including Back Side Grinding}
반도체웨이퍼는 필요한 웨이퍼 특성을 얻기 위한 설계에 더욱 가깝게 웨이퍼를 가공할 수 있도록 디자인된 일련의 처리단계에 따라 결정잉곳(crystal ingots)으로부터 만들어진다. 또한 각 단계는 다음단계를 위하여 웨이퍼를 준비하고, 또는전 단계에서 발생한 잔류대미지를 제거하도록 구성된다. 웨이퍼 설계는 그 웨이퍼가 사용될 용도에 따라 차이가 있기는 하지만, 일반적으로 웨이퍼의 전면과 후면이 평탄하고 결함이 없도록 처리되어야 한다.
평탄도(flatness)는 웨이퍼의 모든 표면에서의 두께편차의 총합(total thickness variation ; TTV)과, SFQR로 표시되는 사이트 평탄도 특성(site flatness characteristic)으로 측정되며, SFQR은 사이트(site)로 알려진 빈스 (bins) 또는 작은 구역 내에서의 두께의 차이로 측정되는데, 사이트는 일반적으로 웨이퍼로부터 형성되는 칩을 위한 다이(dies)의 크기와 같다. 평탄도는 나노토포그래피(nanotopography)로 알려진 고해상도 장비를 사용하여 측정되는데, 일반적으로 2mm×2mm, 10mm×10mm 정도인 작은 빈스 내에서 피크(peak)와 밸리(valley)의 변화를 통하여 높이변화임계값(height change thershold ; HCT)을 측정한다. 피팅(pitting)과 같은 결함은 일반적으로 헤이즈램프(haze lamp) 하에서 육안에 의한 웨이퍼 표면의 검사로 확인된다.
웨이퍼는 회전원판톱(rotating disc saw) 또는 줄톱에 의하여 잉곳 또는 잉곳조각으로부터 슬라이싱(slicing)되며, 또한 이때 마모(abrasive) 슬러리(slurry)도 사용된다. 다음으로, 톱질 및/또는 웨이퍼의 표면에 점착된 슬러리에 의한 파편을 제거하기 위하여 일반적으로 초음파 클리닝 방법으로 웨이퍼를 클리닝한다. 다음으로, 정확한 직경이 되도록 웨이퍼의 에지를 연삭하고, 에지의 뾰족한 모서리를 깎아 둥근 에지로 만드는데, 칩 또는 다른 것들이 웨이퍼의 균열을 초래할 가능성이 미약하게 존재한다.
다음으로 웨이퍼는 랩핑(lapping)되는데, 일반적으로 두개의 회전평판 사이에서 마모 슬러리를 이용하여 전면과 후면이 평탄하고 서로 평행하게 랩핑한다. 또한 랩핑은 슬라이싱 단계에서 웨이퍼 표면에 발생할 수 있는 톱과 톱 슬러리에 의한 표면대미지를 제거한다. 일반적으로 랩핑은 웨이퍼 표면의 평탄도를 향상시키고, 서로 더욱 평행하도록 만들며, 또한 슬라이싱 대미지보다 규모가 작기는 하지만 시그너추어(signature) 대미지를 남긴다.
랩핑 후에, 일반적으로 웨이퍼는 랩핑 대미지를 제거하기 위하여 양쪽 면이 혼합산 과 알칼리 용액 중 어느 하나 또는 둘 다에 의하여 화학적으로 에칭된다. 다음으로, 웨이퍼의 용도에 따라 후면 역시 전면과 연속적으로 또는 동시에 연마될 수도 있지만, 최소한 전면이 연마된다. 연마 후, 엑피택셜 층(epitaxial layer)을 전면에 선택적으로 적층(deposition)하기 전, 더 나아가 집적회로로 진행되기 전에 웨이퍼의 클리닝, 정밀검사를 실시할 준비를 한다.
특허문헌(Xin; U.S. No. 6,214,704) 명세서에는 랩핑 후에 웨이퍼의 전면을 정밀하게 연삭하는 방법에 대하여 기재되어 있는데, 이 연삭 단계에서도 웨이퍼 후면의 랩핑 대미지는 그대로 남아있게 된다. 전면을 연삭하고, 전면 만을 에칭한 후, 씬은 동시에 웨이퍼의 전면과 후면을 연마하는 방법을 공개했다. 씬은 웨이퍼 후면을 용이하게 게터링(gettering)하기 위하여 웨이퍼 후면의 대미지를 그대로 남겨둔다고 밝혔다.
반담(Vandamme) 등의 미국특허 U.S. No. 6,114,245 명세서에서도 웨이퍼의 랩핑에 후속되는 에칭 후에, 웨이퍼의 전면을 정밀하게 연삭하는 방법이 기재되어있다. 반담은 또한 랩핑단계가 포함되지 않은 공정에서의 전면의 정밀 연삭방법을 설명했고, 랩핑단계 또는 에칭단계가 포함되지 않는 공정 중에서 양면의 정밀 연삭방법을 설명하였다.
본 발명은 웨이퍼 가공에 있어서 웨이퍼 후면 연삭을 공정에 포함시켜 웨이퍼의 평탄도를 보다 더 향상시킬 수 있는 방법을 제공함을 목적으로 한다.
도 1은 본 발명에 따른 반도체웨이퍼의 순차적인 처리공정을 A단계부터 K단계까지 나타낸 처리공정도이다.
도 2는 도 1의 각 단계를 거친 반도체웨이퍼의 횡단면을 개략적으로 나타내어 각 단계별 처리효과를 나타낸다. 또한 R1~ R5는 각 단계를 통하여 대미지(damage)이 제거된 상태를 나타내는데, D단계를 통하여 R1;F단계를 통하여 R2, R3;G단계를 통하여 R4; I단계를 통하여 R5상태가 됨을 각각 나타낸다.
본 발명은 랩핑단계를 거친 반도체웨이퍼에 있어서, 웨이퍼 후면의 랩핑 대미지를 충분히 제거할 수 있도록 연삭하는 방법과, 연속적으로 후면과 전면을 연마하는 방법을 제공한다. 바람직하게는 웨이퍼 후면을 정밀하게 연삭하고, 또한 웨이퍼 물질의 상당한 제거를 수반하는 다른 단계를 거치지 않고 랩핑 후에 연삭을 실시한다. 또한 바람직하게는 웨이퍼 전면 연마로부터 분리된 단계에서 연삭 후에 웨이퍼 후면을 연마하고, 웨이퍼 후면연마 후 전면이 연마된다.
도 1에서 보는 바와 같이 반도체 잉곳에서 웨이퍼를 만드는 첫 단계는 잉곳 또는 잉곳 조각으로부터 웨이퍼를 슬라이싱하는 것이며, 트리밍(trimming), 평면 연삭 또는 웨이퍼의 용도에 따라 노치(notch) 형성을 실시한다. 바람직하게는 그 다음으로 웨이퍼의 직경을 원하는 크기로 감소시키고, 적합한 형태의 모서리가 되도록 웨이퍼 에지를 연삭한다. 웨이퍼 에지의 형상과 각도는 일반적으로 웨이퍼가집적회로에 적용되는 단계에서 요구되는 바에 따라 특징지어진다.
슬라이싱과 에지 연삭 후에 웨이퍼의 전면과 후면에 슬라이싱 대미지가 발생하는데, 톱질로 부터 발생하는 테이퍼(taper)와 보우(bow), 전면과 후면의 불평형성, 웨이퍼의 두께편차와 표면대미지 등이 슬라이싱 대미지에 해당한다. 다음으로 웨이퍼는 슬라이싱 대미지를 제거하기 위하여 적합한 랩핑머신에 의하여 랩핑된다. 바람직하게는 두 회전 합금판 사이에서 웨이퍼가 프레스 되는 동안 웨이퍼의 양 표면에 알루미나(alumina) 기재의 슬러리가 삽입된다. 랩핑 슬러리에 함유된 산화알루미늄(Al2O3)의 입자크기는 랩핑에 할당된 시간, 웨이퍼의 제거량, 랩핑대미지의 정도에 따라 달라질 수 있지만, 7㎛에서 15㎛사이의 크기를 가지는 것이 바람직하다.
랩핑은 대체로 슬라이싱 대미지를 제거하고, 웨이퍼를 더 평탄하게 하며, 웨이퍼의 양 표면에 대미지를 적게 남긴다. 일반적으로 랩핑된 웨이퍼 표면에는 랩핑 슬러리에 사용되는 입자의 크기와 같은 정도로 거칠게 결함이 나타난다.
랩핑 후, 바람직하게는 슬러리의 제거를 위해 웨이퍼가 클리닝되고, 이 클리닝 단계는 일반적으로 웨이퍼 물질을 많이 제거하지 않는다.
다음으로, 웨이퍼 후면이 연삭의 대상이 되고, 바람직하게는 정밀하게 연삭 된다. 웨이퍼 후면의 정밀 연삭은 랩핑 대미지를 상당부분 제거하게 된다. 상기한 바와 같이 랩핑 대미지의 규모는 랩핑 공정의 특성에 따라 다양하다. 바람직하게는 후면 정밀 연삭단계에서 약 5㎛ ~ 18㎛ 사이의 웨이퍼 물질이 제거되고, 가장 바람직하게는 약 10㎛ ~ 12㎛ 사이의 웨이퍼 물질이 제거된다.
후면 정밀 연삭 단계는 수직 수핀들(spindle)과 주변 연삭 휠이 결합된 연삭 기구를 사용하여 실시하는 것이 바람직하다. 즉 연삭 휠이 중심축에서 회전하고, 축은 대체로 연삭 중에 외주변부 또는 웨이퍼의 에지에 정렬된다. 또한 연삭 중 웨이퍼는 중심축 주변에서 연삭 휠의 반대방향으로 회전되는 것이 바람직하다. 일본의 디스코 주식회사(Disco Corporation)가 제작한 DFG840 그라인더는 적합한 연삭 기구의 하나의 예이다.
후면 정밀 연삭에서 연삭 휠은 일반적으로 최소 약 3000 RPM 정도로 회전하고, 바람직하게는 최소 약 4500 RPM, 가장 바람직하게는 약 5000 RPM ~ 약 6000 RPM 으로 회전한다. 연삭 휠은 약 0.18 ㎛/sec ~ 약 1 ㎛/sec 의 속도로 웨이퍼 방향으로 진행하고, 최적의 후면을 만들기 위해서는 약 0.33 ㎛/sec 인 것이 바람직하다.
연삭 휠은 수지 매트릭스(resin matrix)에 다이아몬드 입자가 매립되어 있는 표면을 포함하는 것이 바람직하다. 일반적으로 입자는 디스코사에서 만들어낸 IF-01-1-5/10 중의 하나와 같이 약 1500 메쉬(mesh)보다 작고, 기프트 사이즈(gift size)가 약 5 ~ 10 ㎛정도이다. 바람직하게는 입자가 디스코사에서 만들어낸 IF-01-1-4/6 중의 하나와 같이 약 2000 메쉬(mesh) 보다 작고, 기프트 사이즈(gift size)가 약 4 ~ 6 ㎛ 정도이다. 후면 정밀연삭 중에 일반적으로 수용액 또는 다른 적합한 용액이 윤활제로 사용된다. 또 다른 타입의 연삭기구 또는 웨이퍼 물질제거 기구가 그라인더 대신 랩핑 대미지를 제거하기 위해 사용될 수 있다.
연삭 후에, 바람직하게는 웨이퍼에 독자적인 식별코드를 나타내거나 전면과 후면을 구별하기 위하여 레이저로 표시한다. 일반적으로 전면은 집적회로에서 디바이스를 부착하는 위한 후속 공정에 사용된다.
또 랩핑 후, 바람직하게는 후면 정밀 연삭 후에 웨이퍼는 알칼리 수용액으로 클리닝 시키고, 그 다음 혼합산 용액으로 에칭시키는 것이 바람직하다. 또 알칼리 및/또는 산 용액은 후면 정밀 연삭 전에 처리할 수도 있다. 알칼리 및/또는 산 용액을 처리한 다음 후면 정밀 연삭이 실시될 경우, 물보다 점도가 더 높은 윤활제를 필요로 한다.
알칼리 용액의 클리닝 처리는 초음파 에너지의 처리와 병행하는 것이 바람직하다. 바람직하게는 약 4㎛의 웨이퍼 물질이 이 단계에서 제거된다. 알칼리와 산 용액의 처리에 의한 웨이퍼 물질의 총 제거량은 일반적으로 약 20㎛ ~ 약 35㎛이다. 산을 이용한 에칭은 웨이퍼 물질 약 28㎛ ~ 약 32㎛ 정도를 제거하는 것이 바람직하다. 에칭 후에 그 웨이퍼는 TTV가 약 3.0 ㎛ 이하이고, 가장 바람직하게는 약 1.5 ㎛ 이하이다.
연삭 후에, 그 웨이퍼는 통상의 수단에 의하여 에지 연마시켜 처리하고, 에지 연마 클리닝 스텝을 밟아 처리할 수 있다.
그 다음, 웨이퍼 후면은 PH 약 10.5 ~ 약 12.0의 콜로이드상 실리카 슬러리를 사용하여 화학-기계적 연마(CMP)머신에 의하여 연마처리하는 것이 바람직하다. 적합한 CMP머신의 한 예로는 아우리가 C머신(Auriga C machine)(미국 애리조나 주 Chandler 시, speedFam-Ipec Corporation 회사 제작)이 있다. 이 웨이퍼는 아우리가 C 머신의 처리 경우에서와 같이 후면연마 처리스텝에서 웨이퍼에 왁스부착(wax mounting)없이 올림피안 캐리어(Olympian carrier)에 진공부착시키는 것이 바람직하다.
그 웨이퍼 후면을 연마시켜 웨이퍼물질 약 0.5㎛ 정도만을 제거시킨 다음에 헤이즈 램프(haze lamp)하에서 육안검사에 의해 결함이 없는 경면표면(specular surface)을 형성하는 것이 바람직하다.
그 웨이퍼 후면연마는 약 4 ㎛이하의 웨이퍼물질을 제거시키는 것이 바람직하며, 약 1.75㎛이하의 제거가 더 바람직하다.
이 제거량 범위 내에서의 웨이퍼 후면연마는 그 웨이퍼 후면의 평면화(planarization)를 최적화시켜, 그 다음 처리공정에서 웨이퍼의 전면을 더 평탄하게 형성하는데 도움을 준다.
그 후면연마는 주로 약 1.5분 이내에 완료된다. 또, 그 웨이퍼의 후면은 전면연마에 대한 아래의 설명과 같이 왁스 마운팅 시스템(wax mounting system)내에서 연마될 수 있다.
바람직하게는 후면이 연마된 후에 전면이 연마된다. 선택된 전면연마 모드에서 뜨겁고 끈적끈적한 왁스가 웨이퍼의 후면에 공급되고, 뒤이어서 웨이퍼는 평면에 올려지며, 이때 바람직하게는 에어 블래더 시스템(air bladder system)으로 스템핑(stamping)되어 알루미나 플레이트(plate)에 올려진다. 스템핑 후에 왁스는 식고, 굳어지며, 웨이퍼 후면과 알루미나 연마 플레이트 사이에서 고착된다. 스템핑 동안 웨이퍼의 후면은 평탄하게 되는데, 즉 플레이트에 대응하여 평면화되고, 후면의 표면 불규칙성은 웨이퍼를 통해 전면으로 전이된다. 후속되는 연마에서 전면은 알루미나 연마 플레이트의 평탄함에 대응하여 평면화된다. 후면연마단계에서 웨이퍼 후면이 평면화되는 정도로 평면화도 또한 향상되며, 플레이트에 대응하여 웨이퍼 후면이 평면화되는 정도로, 전면 역시 웨이퍼 후면에 대응하여 평면화 되며, 결과적으로 웨이퍼의 평면도를 향상시킨다.
알칼리 콜로이드상 실리카 슬러리는 웨이퍼의 전면연마에 사용되며, 또한 랩핑과 클리닝 및/또는 에칭 단계에서 전면에 남겨진 잔류대미지들을 제거하는데 사용된다. 일반적으로 전면 연마단계에서 웨이퍼 전면으로부터 약 8㎛ ~ 15㎛정도가 제거된다. 결과적으로 표면은 헤이즈램프 하에서 육안으로 대미지가 발견되지 않는 경면표면이 된다.
일반적으로 알루미나 플레이트로부터 웨이퍼를 분리할 때 플라스틱제 나이프가 사용되고, 웨이퍼에 남아있는 잔류왁스는 클리닝 단계를 통해 후면에서 제거된다. 다음으로, 같은 공정을 통해 대량생산된 웨이퍼는 육안에 의하여 불규칙성이 검사되고, 평탄도와 미립자 오염물질에 따라 분류된다.
일반적으로, 에피택셜 실리콘의 얇은 층은 열적으로 웨이퍼 전면에 적층되며, 웨이퍼의 용도에 따라서 적층되지 않을 수 있다. 웨이퍼는 후속되는 집적회로 또는 다른 디바이스로 처리될 준비가 된다. 에피택셜 층의 적층 후에, 본 발명에 따라 처리된 웨이퍼는 높이변화임계값(height change threshold ; HCT) 레벨이 2×2 빈(bin)에서 22nm 이하이며, 10×10 빈에서 70nm 이하를 나타낸다.
본 발명은 랩핑단계를 거친 반도체웨이퍼의 후면에 남아있는 대미지를 제거하기위해, 웨이퍼 가공공정에 웨이퍼 후면연삭과정을 포함시켜 웨이퍼의 평탄도를 더욱 향상시키는 방법을 제공한다.

Claims (3)

  1. 전면과 후면을 가지며 이미 랩핑단계를 거치고 후면에 랩핑대미지가 남아있는 반도체웨이퍼의 처리방법에 있어서,
    웨이퍼 물질을 제거하고, 랩핑 대미지를 충분히 제거하기 위하여 웨이퍼의 후면을 연삭(grinding)하는 단계와 ;
    후면연삭단계에 이어서 순차적으로 후면과 전면을 연마(polishing)하는 단계로 구성됨을 특징으로 하는 반도체웨이퍼의 처리방법.
  2. 전면과 후면을 가지며 랩핑 처리를 준비하기 위한 반도체웨이퍼의 처리방법에 있어서,
    웨이퍼를 랩핑하는 단계와 ;
    웨이퍼를 랩핑한 후에 웨이퍼의 후면을 정밀하게 연삭하는 단계로 구성됨을 특징으로 하는 반도체 웨이퍼의 처리방법.
  3. 전면과 후면을 가지며 랩핑을 준비하는 반도체웨이퍼의 처리방법에 있어서,
    웨이퍼를 랩핑하는 단계와 ;
    웨이퍼를 랩핑한 후에 웨이퍼 후면을 연삭하는 단계와 ;
    웨이퍼를 랩핑한 후에 알칼리 물질로 처리하고, 산 물질로 처리하는 단계와 ;
    웨이퍼 후면을 연삭한 후에 웨이퍼 후면을 연마하는 단계와 ;
    웨이퍼 후면을 연마한 후에 웨이퍼 전면을 연마하는 단계로 구성됨을 특징으로 하는 반도체 웨이퍼의 처리방법.
KR1020030059883A 2002-08-30 2003-08-28 후면연삭을 포함하는 반도체웨이퍼의 처리방법 KR100572556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/233,117 US7416962B2 (en) 2002-08-30 2002-08-30 Method for processing a semiconductor wafer including back side grinding
US10/233,117 2002-08-30

Publications (2)

Publication Number Publication Date
KR20040019998A true KR20040019998A (ko) 2004-03-06
KR100572556B1 KR100572556B1 (ko) 2006-04-24

Family

ID=31887678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059883A KR100572556B1 (ko) 2002-08-30 2003-08-28 후면연삭을 포함하는 반도체웨이퍼의 처리방법

Country Status (5)

Country Link
US (1) US7416962B2 (ko)
JP (1) JP2004096112A (ko)
KR (1) KR100572556B1 (ko)
CN (1) CN1487566A (ko)
DE (1) DE10333810B4 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP4795614B2 (ja) 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
US9368428B2 (en) 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US7393790B2 (en) * 2004-09-10 2008-07-01 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US10873002B2 (en) * 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
JP2008166805A (ja) * 2006-12-29 2008-07-17 Siltron Inc 高平坦度シリコンウェハーの製造方法
CN101801602B (zh) * 2007-08-28 2014-07-23 雷姆技术公司 检查和再磨光工程部件的方法
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) * 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JPWO2011105255A1 (ja) * 2010-02-26 2013-06-20 株式会社Sumco 半導体ウェーハの製造方法
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
CN105081893B (zh) * 2015-05-13 2018-11-06 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN107924831B (zh) * 2015-09-24 2023-10-10 英特尔公司 用于显露集成电路器件的背侧和相关配置的技术
KR102498148B1 (ko) 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910507B2 (ja) 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2001516145A (ja) * 1997-08-21 2001-09-25 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 半導体ウエハの加工方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
DE19953152C1 (de) * 1999-11-04 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur naßchemischen Oberflächenbehandlung einer Halbleiterscheibe
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US7332437B2 (en) * 2000-06-29 2008-02-19 Shin-Etsu Handotai Co., Ltd. Method for processing semiconductor wafer and semiconductor wafer
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben

Also Published As

Publication number Publication date
DE10333810A1 (de) 2004-03-18
JP2004096112A (ja) 2004-03-25
KR100572556B1 (ko) 2006-04-24
US7416962B2 (en) 2008-08-26
DE10333810B4 (de) 2010-02-11
CN1487566A (zh) 2004-04-07
US20040043616A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100572556B1 (ko) 후면연삭을 포함하는 반도체웨이퍼의 처리방법
US6672943B2 (en) Eccentric abrasive wheel for wafer processing
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
KR100909140B1 (ko) 반도체웨이퍼의 제조방법 및 웨이퍼
TWI515783B (zh) Processing method of semiconductor wafers
KR20010030567A (ko) 반도체 웨이퍼의 가공방법
US20010024877A1 (en) Cluster tool systems and methods for processing wafers
JP3328193B2 (ja) 半導体ウエーハの製造方法
TWI786006B (zh) 半導體結晶晶圓的製造方法及製造裝置
EP1145296B1 (en) Semiconductor wafer manufacturing method
CN108352310A (zh) 半导体晶片的加工方法
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
CN111758152A (zh) 晶片的制造方法
JP5498857B2 (ja) ウェーハの加工方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP3924641B2 (ja) 半導体ウェーハの製造方法
JP2011029355A (ja) レーザマーク付き半導体ウェーハの製造方法
US20020052169A1 (en) Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
TWI818091B (zh) 晶圓的加工方法
JP4342631B2 (ja) ハードレーザマーキングウェーハの製造方法
US20020004265A1 (en) Grind polish cluster and methods to remove visual grind pattern
JP2001007064A (ja) 半導体ウエーハの研削方法
JPH0957586A (ja) ウェーハの加工方法
US20010023082A1 (en) Grind and single wafer etch process to remove metallic contamination in silicon wafers
EP2192609A1 (en) Method of producing wafer for active layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee