TWI634624B - GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法 - Google Patents

GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI634624B
TWI634624B TW104117543A TW104117543A TWI634624B TW I634624 B TWI634624 B TW I634624B TW 104117543 A TW104117543 A TW 104117543A TW 104117543 A TW104117543 A TW 104117543A TW I634624 B TWI634624 B TW I634624B
Authority
TW
Taiwan
Prior art keywords
gaas semiconductor
main surface
iii
gaas
semiconductor substrate
Prior art date
Application number
TW104117543A
Other languages
English (en)
Other versions
TW201533853A (zh
Inventor
西浦隆幸
Original Assignee
住友電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電氣工業股份有限公司 filed Critical 住友電氣工業股份有限公司
Publication of TW201533853A publication Critical patent/TW201533853A/zh
Application granted granted Critical
Publication of TWI634624B publication Critical patent/TWI634624B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明之GaAs半導體基板係主表面(10m)相對於(100)面(10a)具有6~16°的傾斜角,主表面(10m)中的氯原子濃度為1×1013cm-2以下。又,本發明之GaAs半導體基板之製造方法包含:研磨GaAs半導體晶圓之研磨步驟、清洗經研磨的GaAs半導體晶圓之1次清洗步驟、對1次清洗後之GaAs半導體晶圓的厚度及主表面的平坦度進行檢查之檢查步驟、及利用除鹽酸以外的酸及鹼中的任一者對檢查後的GaAs半導體晶圓進行清洗之2次清洗步驟。藉此,本發明提供一種即使在主表面上使至少1層的包含3種以上元素之III-V族化合物半導體層成長,亦可獲得具有較高特性的III-V族化合物半導體裝置之GaAs半導體基板及其製造方法。

Description

GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
本發明係關於一種適宜用作III-V族化合物半導體裝置的基板之GaAs半導體基板及其製造方法、與包含該GaAs半導體基板之III-V族化合物半導體裝置及其製造方法。
GaAs半導體基板目前被廣泛用作LED(light emitting diode,發光二極體)、LD(laser diode,雷射二極體)等III-V族化合物半導體裝置之基板。此處,III-V族化合物半導體裝置,係藉由在GaAs半導體基板的主表面上形成1層以上的III-V族化合物半導體層而獲得。
若在GaAs半導體基板的主表面上存在較多的成為雜質之酸性物質,則會導致其主表面變粗。使得形成於該GaAs半導體基板的粗化主表面上之III-V族化合物半導體層中產生形狀缺陷。因此,導致III-V族化合物半導體裝置的良率下降。
因此,為了提高III-V族化合物半導體裝置的良率,例如提出有一種在研磨及清洗後之表面上每1cm2酸性物質的原子個數為5×1012以下之III-V族化合物半導體晶圓及其製造方法(參照日本專利第3480411號 說明書(日本專利特開2001-223191號公報))。
但是,本發明者發現:若在主表面中的氯原子濃度較高之GaAs半導體基板的主表面上使至少1層的III-V族化合物半導體層成長而製作III-V族化合物半導體裝置,則不僅半導體裝置的良率會下降,而且半導體裝置的特性亦會下降。特別是發現,於使包含3種以上元素的III-V族化合物半導體層成長之情形時,所獲得半導體裝置的特性下降程度較大。
因此,本發明之目的在於提供一種即使在其主表面上使至少1層的包含3種以上元素的III-V族化合物半導體層成長,亦可獲得具有較高特性的III-V族化合物半導體裝置之GaAs半導體基板及其製造方法。
本發明係關於一種GaAs半導體基板,其主表面相對於(100)面具有6~16°的傾斜角,主表面中的氯原子濃度為1×1013cm-2以下。此處,較好的是,主表面中的氯原子濃度為3×1012cm-2以下。
又,本發明係關於一種GaAs半導體基板之製造方法,其係製造上述GaAs半導體基板者,其包含:研磨GaAs半導體晶圓之研磨步驟、清洗經研磨的GaAs半導體晶圓之1次清洗步驟、對1次清洗後的GaAs半導體晶圓的厚度及主表面的平坦度進行檢查之檢查步驟、及利用除鹽酸以外的酸及鹼中的任一者對檢查後的GaAs半導體晶圓進行清洗之2次清洗步驟。
於本發明之GaAs半導體基板之製造方法中,1次清洗步驟可包含用鹽酸清洗經研磨的GaAs半導體晶圓之鹽酸清洗子步驟。
又,於本發明之GaAs半導體基板之製造方法中,1次清洗步驟、檢查步驟及2次清洗步驟係在無塵室內進行;於無塵室內,可自室外通過純水的霧中而導入空氣,所導入的空氣通過含活性碳的過濾器而 循環。此處,可將2次清洗後之無塵室內的氯原子含有濃度調整為1500ng.m-3以下,進而調整為400ng.m-3以下。
又,本發明係關於一種III-V族化合物半導體裝置,其包含:上述GaAs半導體基板、及在GaAs半導體基板的主表面上形成之至少1層的包含3種以上元素之III-V族化合物半導體層。
又,本發明係關於一種III-V族化合物半導體裝置之製造方法,其係製造上述III-V族化合物半導體裝置者,其包含:準備GaAs半導體基板之步驟、使在GaAs半導體基板的主表面上成長至少1層的包含3種以上元素之III-V族化合物半導體層之步驟。
根據本發明,可提供一種即使在其主表面上使至少1層的包含3種以上元素的III-V族化合物半導體層成長,亦可獲得具較高特性的III-V族化合物半導體裝置之GaAs半導體基板及其製造方法。
結合附圖,自本發明之下述[實施方式]將易瞭解本發明之前述及其他目的、特徵、態樣及優點。
1‧‧‧無塵室
2‧‧‧純水洗滌室
2w‧‧‧純水的霧
3‧‧‧除濕室
4‧‧‧過濾器室
4f‧‧‧過濾器
5‧‧‧負壓緩衝室
6,6a,6b,6c,6d,6e‧‧‧空氣管路
7‧‧‧空氣循環裝置
10‧‧‧GaAs半導體基板
10a‧‧‧(100)面
10m‧‧‧主表面
20‧‧‧III-V族化合物半導體層
21‧‧‧n型Alx1Gay1In1-x1-y1P半導體層
22‧‧‧多重量子井結構的發光層
23‧‧‧p型Alx2Gay2In1-x2-y2P半導體層
25‧‧‧p型GaAs接觸層
30‧‧‧p側電極
40‧‧‧n側電極
100‧‧‧面
A~G‧‧‧點
S1~S4‧‧‧步驟
θ‧‧‧角度
圖1係表示本發明之GaAs半導體基板的一實施形態之概略剖面圖。
圖2係表示本發明之GaAs半導體基板之製造方法的一實施形態之流程圖。
圖3係表示本發明之GaAs半導體基板之製造方法中所使用無塵室的一實施形態之概略圖。
圖4係表示本發明之III-V族化合物半導體裝置的一實施形態之概略剖面圖。
圖5係表示磊晶層之構造之一例之概略剖面圖。
圖6係表示2次清洗後之基板周圍的環境氣體氯原子含有濃度與基板主表面中的氯原子濃度之關係的圖表。
圖7係表示基板主表面中的氯原子濃度與形成於基板主表面上之AlGaInP磊晶層的PL強度之關係的圖表。
(實施形態1)
參照圖1,本發明GaAs半導體基板之一實施形態為:主表面10m相對於(100)面10a具有6~16°的傾斜角θ,主表面10m中的氯原子濃度為1×1013cm-2以下。即使在該GaAs半導體基板的主表面上使至少1層的包含3種以上元素之III-V族化合物半導體層成長,亦可獲得具有較高特性之III-V族化合物半導體裝置。
本實施形態之GaAs半導體基板10,因其主表面10m相對於(100)面10a所具有的傾斜角θ為6~16°,故可在該主表面上結晶性良好且容易地使包含3種以上元素之III-V族化合物半導體層成長。若傾斜角θ小於6°或者傾斜角θ大於16°,則會使半導體層的結晶性下降,且使III-V族化合物半導體裝置的特性下降。
又,本實施形態之GaAs半導體基板10,因其主表面10m中的氯原子濃度為1×1013cm-2以下,故即使在其主表面10m上使包含3種以上元素的III-V族化合物半導體層成長1層以上,亦可獲得具有較高特性之III-V族化合物半導體裝置。
此處,所謂含有3種以上元素之III-V族化合物半導體層,係指III-V族化合物半導體層,係指含有選自III族元素及V族元素中的3種以上元素之層(III-V族多元素化合物半導體層),並無特別限制,例如可舉出:含有Al、Ga及As的3種元素之AlxGa1-xAs(0<x<1)半導體層、含有Al、Ga、In及P的4種元素之AlxGayIn1-x-yP(0<x,0<y,x+y<1)半導體層等。
若主表面10m中的氯原子濃度高於1×1013cm-2,則氯原子容易進入含有3種以上元素之III-V族化合物半導體層,從而導致III-V族化合 物半導體裝置的特性下降。此處,GaAs半導體基板10的主表面10m中之氯原子濃度,可利用TXRF(Total Reflection X-ray Fluorescence,全反射螢光X線分析)進行測定。進而,於本實施形態中,就可獲得特性較高的III-V族化合物半導體裝置之觀點而言,較好的是主表面10m中之氯原子濃度為3×1012cm-2以下。
(實施形態2)
本發明GaAs半導體基板之製造方法之一實施形態,參照圖2,係實施形態一之GaAs半導體基板之製造方法,其包含:研磨GaAs半導體晶圓之研磨步驟S1、清洗經研磨的GaAs半導體晶圓之1次清洗步驟S2、對1次清洗後之GaAs半導體晶圓的厚度及主表面的平坦度進行檢查之檢查步驟S3、及利用除鹽酸以外的酸及鹼中之任一者對檢查後的GaAs半導體晶圓進行清洗之2次清洗步驟S4。藉由該製造方法,可製造實施形態一之GaAs半導體基板。
本實施形態之GaAs半導體基板,參照圖2,具體而言係以下述方式製造。首先,準備GaAs半導體晶圓。GaAs半導體晶圓可藉由下述方法而獲得:以相對於(100)面具有6~16°傾斜角的相互平行的面對GaAs半導體結晶塊進行切片,研磨其外周以修整外形,利用蝕刻去除其表面部的加工變質層。此處,使GaAs半導體結晶塊成長之方法並無特別限制,可利用HB(horizontal Bridgman,水平布裏奇曼法)法、LEC(Liquid Encapsulated Czochralski,液面被覆蓋的柴氏法)法、VB(vertical Bridgman,垂直布裏奇曼法)法等各種方法使其成長。
其次,對以上述方式獲得之GaAs半導體晶圓進行研磨(研磨步驟S1)。研磨步驟可包含1個以上的子步驟。為了提高晶圓的研磨效率,較好的是包含研磨(rubbing)、粗(粗糙)拋光、微細(精細)拋光之3個子步驟。此處,於研磨中,較好的是使用平均粒徑為2μm~10μm左右 的氧化鈰研磨粒或氧化鋁研磨粒。又,於粗拋光中,較好的是使用膠體氧化矽與氯系研磨劑之混合物。又,於微細拋光中,較好的是使用氯系研磨劑。
其次,對經研磨之GaAs半導體晶圓進行1次清洗(1次清洗步驟S2)。1次清洗步驟可包含1次以上的子清洗步驟。為了提高晶圓的清洗效率,較好的是包含:有機溶劑清洗、使用酸及鹼中的任一者之清洗、純水清洗等子步驟。又,為了去除清洗劑,較好的是進行純水清洗作為1次清洗步驟的最終子步驟。
此處,就提高GaAs半導體晶圓主表面的平坦度之觀點而言,較好的是,1次清洗步驟S2包含用鹽酸清洗GaAs半導體晶圓之鹽酸清洗子步驟S2a。但是,因鹽酸清洗子步驟S2a後之GaAs半導體晶圓的主表面上殘存有5×1012cm-2左右濃度的氯原子,故較好的是利用除鹽酸以外的酸及鹼中的任一者清洗該子步驟後之GaAs半導體晶圓。
繼而,使1次清洗後之GaAs半導體晶圓乾燥。該乾燥步驟中可包含1個以上的子步驟。為了提高晶圓的乾燥效率,較好的是包含醇蒸氣乾燥(例如異丙醇蒸氣乾燥)、旋轉乾燥、馬南哥尼乾燥(Marangoni drying)、Rotagoni乾燥等子步驟。
其次,檢查1次清洗後之GaAs半導體晶圓的厚度及主表面的平坦度(檢查步驟S3)。此處,所謂主表面的平坦度,係指晶圓的厚度變動(TTV:Total Thickness Variation)、翹曲(Warp)等遍及晶圓整個面之平面的形狀精度,係利用菲佐干涉儀(Fizeau干涉儀)等進行測定。晶圓的厚度與晶圓的機械強度有關。又,晶圓主表面的平坦度,當在形成於其主表面上的III-V族化合物半導體層上形成圖案而製造III-V族化合物半導體裝置時,決定了該圖案的精度。因此,半導體晶圓的厚度及主表面的平坦度,係與III-V族化合物半導體裝置的特性相關之重要檢查項目。
其次,利用除鹽酸以外的酸及鹼中的任一者清洗檢查後之GaAs半導體晶圓(2次清洗步驟S4)。其原因在於,於上述檢查步驟S3中,有時亦會在晶圓的主表面上附著氯原子。存在於晶圓主表面的氯原子與Ga、In、As、P或存在於主表面上的氨等鹼發生反應而形成氯化物。該氯化物,可藉由使用除鹽酸以外的酸及鹼中的任一者進行清洗,而容易地將其去除。其後,對利用除鹽酸以外的酸及鹼中的任一者所清洗之GaAs半導體晶圓,進行純水清洗,繼而進行乾燥。此處,乾燥方法,可採用與1次清洗後的乾燥同樣之方法。
其次,對經2次清洗之GaAs半導體晶圓(將其稱為GaAs半導體基板)進行必要最小限度的表面檢查後,將其置入由PP(polypropylene,聚丙烯)、PC(polycarbonate,聚碳酸酯)、PBT(polybutylene terephthalate,聚對苯二甲酸丁二醇酯)等材質所形成之容器中,將該容器置入由積層有氧阻隔性較高的鋁箔之PE(polyethylene,聚乙烯)等材質所形成的袋中,將該袋內調整為665Pa(5Torr)以下的真空度後,加入氮氣,再將該袋密封,藉此將晶圓封入氮氣環境內。
或者,將置入有上述表面檢查後的GaAs半導體基板之上述容器置入氧透過率為0.5ml.m-2.day-1.atm-1以上的第1樹脂袋中,將第1樹脂袋密封(1次密封)。繼而,將經1次密封後之第1樹脂袋與脫氧劑一同置入氧透過率小於0.5ml.m-2.day-1.atm-1的第2樹脂袋中,再將第2樹脂袋密封(2次密封)。此處,藉由使用亦具有脫水作用者(例如鐵粉、二氧化鈦粉等)作為脫氧劑,亦可降低上述容器內部的水分。
此處,參照圖3,於本實施形態之GaAs半導體基板之製造方法中,較好的是:在無塵室1內進行1次清洗步驟、檢查步驟及2次清洗步驟,於無塵室1內,自室外導入通過純水霧2w中之空氣,所導入之空氣通過含活性碳的過濾器4f而循環。無塵室1內的空氣在循環時通過過濾器4f,而且室外的空氣在導入無塵室1內時通過純水的霧2w, 藉此可有效率地降低無塵室1內的氯原子含有濃度,且可維持較低的氯原子濃度。藉由在該無塵室內進行GaAs半導體晶圓的1次清洗步驟、檢查步驟及2次清洗步驟,可維持較低的2次清洗步驟後之GaAs半導體基板的主表面的氯原子濃度。
參照圖3,自室外向無塵室1內導入空氣,例如係以以下方式而進行。此處,圖3的箭頭表示空氣管路6中的空氣流動。首先,室外的空氣通過空氣管路6a被導入純水洗滌室2內。純水洗滌室2內形成有純水的霧2w,空氣通過純水的霧2w中,藉此可降低空氣中的氯原子含有濃度。通過純水的霧2w中的空氣,通過空氣管路6b被導入除濕室3中,以降低空氣中的濕度。通過除濕室3內的空氣,通過空氣管路6c被導入過濾器室4。過濾器室4內配置有含活性碳的過濾器4f,空氣通過含活性碳的過濾器4f,藉此進一步降低空氣中的氯原子含有濃度。如此,通過含活性碳的過濾器4f之氯原子含有濃度被極度降低的空氣,通過空氣管路6d被導入無塵室1內。
又,無塵室內的空氣循環,例如係利用設置於空氣管路6e中之空氣循環裝置7並以以下方式進行。無塵室1內之空氣,經由負壓緩衝室5再通過空氣管路6e及6c而流動至過濾器室4內。空氣通過過濾器4室內的含活性碳的過濾器4f,藉此有效率地降低自無塵室1的微小間隙等中滲入無塵室1內的氯原子、室內所產生的氯原子等,從而進一步降低空氣中的氯原子含有濃度,並維持較低的氯原子濃度。該氯原子含有濃度被進一步降低且維持較低濃度之空氣,通過空氣管路6d而返回至無塵室1內。此處,作為空氣循環裝置7,係使用循環送風機、循環泵等。
以上述方式獲得氯原子含有濃度被降低且得以維持之無塵室1,在該無塵室1內進行GaAs半導體晶圓之1次清洗步驟、檢查步驟及2次清洗步驟,藉此獲得主表面中的氯原子濃度得以降低之GaAs半導體 基板。此處,就獲得主表面中的氯原子濃度為1×1013cm-2以下之GaAs半導體基板之觀點而言,2次清洗後之無塵室內的氯原子含有濃度較好的是1500ng.m-3以下。又,就獲得主表面中的氯原子濃度為3×1012cm-2以下之GaAs半導體基板之觀點而言,2次清洗後之無塵室內的氯原子含有濃度更好的是400ng.m-3以下。
(實施形態3)
參照圖4,本發明之III-V族化合物半導體裝置之一實施形態包含:主表面10m相對於(100)面10a具有6~16°的傾斜角θ,且主表面10m中的氯原子濃度為1×1013cm-2以下之GaAs半導體基板10;及形成於GaAs半導體基板10的主表面10m上之至少1層的包含3種以上元素之III-V族化合物半導體層20。該半導體裝置,因GaAs半導體基板的主表面中的氯原子濃度為1×1013cm-2以下,故進入III-V族化合物半導體層的氯原子較少,從而半導體裝置的特性得以提高。
本實施形態之III-V族化合物半導體裝置,例如參照圖4,係一種LED,其包含:GaAs半導體基板10即n型GaAs半導體基板;及作為在GaAs半導體基板10的主表面10m上所形成的至少1層的包含3種以上元素之III-V族化合物半導體層20之、n型Alx1Gay1In1-x1-y1P(0<x1,0<y1,x1+y1<1)半導體層21、由5對井層(Gay3In1-y3P(0<y3<1)層)與障壁層(Alx4Gay4In1-x4-y4P(0<x4,0<y4,x4+y4<1)層)所形成之多重量子井結構的發光層22以及p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半導體層23。
又,本實施形態之LED,在包含3種以上元素之III-V族化合物半導體層20的最上層即p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半導體層23上形成有p型GaAs接觸層25,在該p型GaAs接觸層25上具有Au-Zn電極作為p側電極30,在n型GaAs半導體基板(GaAs半導體基板10)的未形成III-V族化合物半導體層20的主表面上具有Au-Ge電極作 為n側電極40。
本實施形態之LED,因GaAs半導體基板10的主表面10m中的氯原子濃度為1×1013cm-2以下,故進入III-V族化合物半導體層20中的氯原子較少,因此不會妨礙來自發光層22的發光,故可獲得較高的發光強度。
(實施形態4)
本發明之III-V族化合物半導體裝置之製造方法之一實施形態,參照圖4,係實施形態三之III-V族化合物半導體裝置之製造方法,其包括:準備GaAs半導體基板10之步驟、及在GaAs半導體基板10的主表面10m上使至少1層的包含3種以上元素之III-V族化合物半導體層20成長之步驟。藉由該製造方法,可容易地獲得具有較高特性之III-V族化合物半導體裝置。
此處,於準備GaAs半導體基板10之步驟中,例如,可準備藉由實施形態二的製造方法所獲得之GaAs半導體基板。
又,參照圖4,於在GaAs半導體基板10的主表面10m上使至少1層的包含3種以上元素之III-V族化合物半導體層20成長之步驟中,例如在GaAs半導體基板10即n型GaAs半導體基板的主表面上,利用MOVPE(Metal Organic Vapor Phase Epitaxial,有機金屬氣相磊晶)法,使作為至少1層的包含3種以上元素的III-V族化合物半導體層20之、n型Alx1Gay1In1-x1-y1P(0<x1,0<y1,x1+y1<1)半導體層21、由5對井層(Gay3In1-y3P(0<y3<1)層)與障壁層(Alx4Gay4In1-x4-y4P(0<x4,0<y4,x4+y4<1)層)所形成之多重量子井結構之發光層22以及p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半導體層23依序成長。
其次,利用MOVPE(有機金屬氣相磊晶)法,在III-V族化合物半導體層20的最上層即p型Alx2Gay2In1-x2-y2P(0<x2,0<y2,x2+y2<1)半導體層23上,使p型GaAs接觸層25成長。
其次,利用真空蒸鍍法在p型GaAs接觸層25上形成Au-Zn電極作為p側電極30,且利用真空蒸鍍法在n型GaAs半導體基板(GaAs半導體基板10)的未形成III-V族化合物半導體層20的主表面上形成Au-Ge電極作為n側電極40。
(實施例1)
1. 準備GaAs半導體晶圓
以與自(100)面向[011]方向傾斜15°的面相平行之方式,用鋼絲鋸對利用縱型晶舟(垂直式布里居曼法)法而成長之GaAs半導體錠進行切片,而獲得GaAs半導體晶圓。該GaAs半導體晶圓的主表面,係相對於自(100)面向[011]方向傾斜15°的面為0.1°以下之面。用金剛石研磨石研磨該GaAs半導體晶圓的外周部分,以修整外形。為了去除外形修整後之GaAs半導體晶圓的加工變質層,而用含有氨及過氧化氫的水溶液(氨濃度為4質量%,過氧化氫濃度為4質量%)對其主表面進行蝕刻。
2. 研磨步驟(S1)
在與GaAs半導體晶圓的進行研磨的主表面相反側之主表面(主背面)上塗布蠟,再將其接著於經加熱的陶瓷板上。在將該陶瓷板冷卻後,依以下順序實施GaAs半導體晶圓主表面的研磨、粗拋光、微細拋光。首先,使用平均粒徑為6μm的SiC研磨粒或氧化鋁研磨粒實施研磨。繼而,使用平均粒徑為0.03μm的膠體氧化矽與氯系研磨劑(FUJIMI INCORPORATED公司製INSEC NIB)之混合物實施粗拋光。繼而,使用氯系研磨劑(FUJIMI INCORPORATED公司製造INSEC NIB)實施微細拋光。
3. 1次清洗步驟(S2)
在進行上述研磨後,用超純水(於本申請案中,係指經純化至電阻率為10MΩ.cm以上之純水,以下相同)清洗GaAs半導體晶圓,再將 晶圓自陶瓷板上分離。其次,將上述研磨後之GaAs半導體晶圓向移動至無塵室內,於無塵室內實施以下之有機溶劑清洗、使用酸及鹼中的任一者的清洗、純水清洗。首先,用異丙醇對晶圓主背面的蠟實施有機溶劑清洗。繼而,使用1質量%的鹽酸及0.5質量%的TMAH(tetramethylammonium hydroxide,四甲基氫氧化銨)中的任一者實施清洗。繼而,用超純水進行純水清洗。繼而,於無塵室內,用異丙醇對1次清洗後之GaAs半導體晶圓進行醇蒸氣乾燥。
4. 檢查步驟(S3)
其次,於無塵室內,對乾燥後之GaAs半導體晶圓的厚度及主表面的平坦度進行檢查。對於檢查方法並無特別限制,可利用非接觸厚度計等檢查晶圓的厚度,利用Fizeau干涉儀等檢查主表面的平坦度。
5. 2次清洗步驟(S4)
其次,於無塵室內,依以下順序對檢查後之GaAs半導體晶圓實施使用除鹽酸以外的酸及鹼中的任一者的清洗、純水清洗。首先,實施使用1質量%的硝酸及0.5質量%的氨中的任一者的清洗。繼而,用超純水實施純水清洗。繼而,用異丙醇對2次清洗後之GaAs半導體晶圓實施醇蒸氣乾燥。
參照圖3,於進行上述1次清洗步驟、檢查步驟及2次清洗步驟之無塵室1中,自室外通過純水的霧2w中而導入空氣,所導入之空氣通過含活性碳的過濾器4f而循環。因此,將無塵室內的氯原子含有濃度維持在較低濃度,上述2次清洗後之無塵室內的氯原子含有濃度為120ng.m-3
對經過上述步驟後之GaAs半導體晶圓(即GaAs半導體基板)進行表面檢查,於無塵室內放置2小時。利用TXRF測定此時GaAs半導體基板的主表面中的氯原子濃度,結果為167×1010cm-2。結果匯總於表1。
6. AlxGayIn1-x-yP(0<x,0<y,x+y<1)磊晶層之成長
其次,參照圖5,在GaAs半導體基板10的主表面10m上,利用MOVPE(有機金屬氣相磊晶)法,依序使厚度為1μm的n型Alx1Gay1In1-x1-y1P(x1=0.25,y1=0.25)半導體層21、由5對厚度為10nm的井層(Gay3In1-y3P(y3=0.5)半導體層)與厚度為10nm的障壁層(Alx4Gay4In1-x4-y4P(x4=0.25,y4=0.25)半導體層)所形成之多重量子井結構的發光層22以及p型Alx2Gay2In1-x2-y2P(x2=0.25,y2=0.25)半導體層23進行磊晶成長,而作為至少1層的包含3種以上元素之III-V族化合物半導體層20。將如此獲得之複數個磊晶成長層稱為AlGaInP磊晶層。
以如下方式測定上述所獲得之AlGaInP磊晶層的PL(photoluminescence,光激發螢光)強度。向AlGaInP磊晶層照射作為激發光之Ar雷射光,對作為自AlGaInP磊晶層中釋放的PL光之波長為600nm以上700nm以下範圍的光進行分光,用光電倍增器進行檢測並計算PL強度。本實施例中之AlGaInP磊晶層的PL強度為70AU(任意單位)。結果匯總於表1。
(實施例2)
除了2次清洗後之無塵室內的氯原子含有濃度X為750ng.m-3以外,其餘以與實施例1同樣之方式,對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基板。本實施例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為668×1010cm-2。其次,以與實施例1同樣之方式,在該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本實施例中之AlGaInP磊晶層的PL強度Z為64AU。結果匯總於表1。
(比較例1)
除了不在上述無塵室內進行1次清洗步驟、檢查步驟及2次清洗步驟,且2次清洗後之基板周圍的環境氣體氯原子濃度X為1514ng.m-3 以外,其餘以與實施例1同樣之方式,對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基板。本比較例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為1302×1010cm-2。其次,以與實施例1同樣之方式,於該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本比較例中之AlGaInP磊晶層的PL強度Z為60AU。結果匯總於表1。
(比較例2)
除了2次清洗後之基板周圍的環境氣體氯原子濃度X為5387ng.m-3以外,其餘以與比較例1同樣之方式,對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基板。本比較例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為2299×1010cm-2。其次,以與實施例1同樣之方式,在該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本比較例中之AlGaInP磊晶層的PL強度Z為53AU。
(比較例3)
除了2次清洗後之基板周圍的環境氣體氯原子濃度X為2471ng.m-3以外,其餘以與比較例1同樣之方式對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基板。本比較例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為2413×1010cm-2。其次,以與實施例1同樣之方式,於該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本比較例中之AlGaInP磊晶層的PL強度Z為51AU。
(比較例4)
除了2次清洗後之基板周圍的環境氣體氯原子濃度X為5700ng.m-3以外,其餘以與比較例1同樣之方式,對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基 板。本比較例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為4421×1010cm-2。其次,以與實施例1同樣之方式,於該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本比較例中之AlGaInP磊晶層的PL強度Z為38AU。
(比較例5)
除了2次清洗後之基板周圍的環境氣體氯原子濃度X為6800ng.m-3以外,其餘以與比較例1同樣之方式對GaAs半導體晶圓實施研磨步驟、1次清洗步驟、檢查步驟及2次清洗步驟,而獲得GaAs半導體基板。本比較例中所獲得之GaAs半導體基板的主表面中的氯原子濃度Y為4895×1010cm-2。其次,以與實施例1同樣之方式,於該GaAs半導體基板的主表面上形成AlGaInP磊晶層。本比較例中之AlGaInP磊晶層的PL強度Z為32AU。結果匯總於表1。
此處,將實施例1、2及比較例1~5各自的2次清洗後之基板周圍的環境氣體氯原子含有濃度(於實施例1、2中,為無塵室內的氯原子含有濃度)x(單位:ng.m-3)與基板主表面中的氯原子濃度Y(單位:×1010cm-2)之關係分別表示為A點~G點,並繪圖於圖6的圖表中。進而,將 其他實施例及比較例中之上述關係繪圖於圖6的圖表中。
由圖6可明瞭,2次清洗後基板周圍的環境氣體氯原子含有濃度X(單位:ng.m-3)與基板主表面中的氯原子濃度Y(單位:×1010cm-2)之間,以相關係數r=0.8709的強度計,具有式(1)的相關關係:Y=1.3066X0.9261 (1)
再者,於兩對數刻度的圖6中,將(1)式表示為logY=0.9261logX+1.3066。
由式(1)可知,藉由將2次清洗後之無塵室內的氯含有濃度X調整為1500ng.m-3以下,而獲得主表面中的氯原子濃度Y為1×1013cm-2以下之GaAs半導體基板;藉由將2次清洗後之無塵室內的氯含有濃度X調整為400ng.m-3以下,而獲得主表面中的氯原子濃度Y為3×1012cm-2以下之GaAs半導體基板。
又,將實施例1、2及比較例1~5中各自之基板主表面中的氯原子濃度Y(單位:×1010cm-2)與形成於該基板主表面上之AlGaInP磊晶層的PL強度Z(單位:AU(任意單位))的關係分別表示為A點~G點,並繪圖於圖7的圖表中。
由圖7可明瞭,基板主表面中的氯原子濃度Y(單位:×1010cm-2)與形成於基板主表面上之AlGaInP磊晶層的PL強度Z(單位:AU)之間,以相關係數r=0.9972計,具有式(2)的相關關係:Z=-0.0075Y+69.792 (2)
由式(2)可知,主表面中的氯原子濃度Y為1×1013cm-2以下之GaAs半導體基板的主表面上形成具有62AU以上的較高PL強度之AlGaInP磊晶層,在主表面中的氯原子濃度Y為3×1012cm-2以下之GaAs半導體基板的主表面上形成具有69AU以上的更高PL強度之AlGaInP磊晶層。此處,具有PL強度較高的AlGaInP磊晶層之半導體裝置的發光較強,閾值下降因而具有高性能。
儘管已詳細描述並說明本發明,但是顯然其只用於說明及舉例,而非限制,本發明之範疇僅受附加申請專利範圍之條款限制。

Claims (10)

  1. 一種III-V族化合物半導體裝置之製造方法,其特徵在於,其包含:準備GaAs半導體基板之步驟、及在上述GaAs半導體基板之主表面上使至少一層含3種以上元素之III-V族化合物半導體層成長之步驟,所準備之上述GaAs半導體基板,係主表面經研磨,上述主表面相對於(100)面具有6~16°之傾斜角,且上述主表面中的氯原子濃度為1×1013cm-2以下,藉此防止發光強度低落者。
  2. 如請求項1之III-V族化合物半導體裝置之製造方法,其中上述GaAs半導體基板,係上述主表面中的上述氯原子濃度為3×1012cm-2以下者。
  3. 如請求項1或2之III-V族化合物半導體裝置之製造方法,上述準備GaAs半導體基板之方法包含:研磨GaAs半導體晶圓之研磨步驟、清洗經研磨之上述GaAs半導體晶圓之1次清洗步驟、檢查1次清洗後之上述GaAs半導體晶圓的厚度及主表面的平坦度之檢查步驟、及利用鹽酸以外的酸及鹼中的任一者將檢查後之上述GaAs半導體晶圓清洗之2次清洗步驟。
  4. 如請求項3之III-V族化合物半導體裝置之製造方法,其中上述1次清洗步驟包含:用鹽酸清洗經研磨之上述GaAs半導體晶圓之鹽酸清洗子步驟。
  5. 如請求項4之III-V族化合物半導體裝置之製造方法,其中上述1次清洗步驟、上述檢查步驟及上述2次清洗步驟係在無塵室內進行;於上述無塵室內,自室外導入通過純水霧中之空氣,將所導入之上述空氣通過含活性碳的過濾器而使其循環。
  6. 如請求項5之III-V族化合物半導體裝置之製造方法,其中上述2次清洗後之上述無塵室內的氯原子含有濃度為1500ng.m-3以下。
  7. 如請求項5之III-V族化合物半導體裝置之製造方法,其中上述2次清洗後之上述無塵室內的氯原子含有濃度為400ng.m-3以下。
  8. 如請求項3之III-V族化合物半導體裝置之製造方法,其中上述1次清洗步驟、上述檢查步驟及上述2次清洗步驟係在無塵室內進行;於上述無塵室內,自室外導入通過純水霧中之空氣,將所導入之上述空氣通過含活性碳的過濾器而使其循環。
  9. 如請求項8之III-V族化合物半導體裝置之製造方法,其中上述2次清洗後之上述無塵室內的氯原子含有濃度為1500ng.m-3以下。
  10. 如請求項8之III-V族化合物半導體裝置之製造方法,其中上述2次清洗後之上述無塵室內的氯原子含有濃度為400ng.m-3以下。
TW104117543A 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法 TWI634624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007313286A JP2009137776A (ja) 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法
JP2007-313286 2007-12-04

Publications (2)

Publication Number Publication Date
TW201533853A TW201533853A (zh) 2015-09-01
TWI634624B true TWI634624B (zh) 2018-09-01

Family

ID=40674884

Family Applications (3)

Application Number Title Priority Date Filing Date
TW097146001A TW200940757A (en) 2007-12-04 2008-11-27 GaAs semiconductor substrate and method of manufacturing the same, and group III-V compound semiconductor device and method of manufacturing the same
TW101100847A TWI634623B (zh) 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
TW104117543A TWI634624B (zh) 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW097146001A TW200940757A (en) 2007-12-04 2008-11-27 GaAs semiconductor substrate and method of manufacturing the same, and group III-V compound semiconductor device and method of manufacturing the same
TW101100847A TWI634623B (zh) 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8044493B2 (zh)
JP (1) JP2009137776A (zh)
CN (1) CN101452894A (zh)
TW (3) TW200940757A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
DE102013002637A1 (de) 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
JP6310263B2 (ja) * 2014-01-30 2018-04-11 株式会社ニューフレアテクノロジー 検査装置
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
JP2017032457A (ja) * 2015-08-04 2017-02-09 株式会社ニューフレアテクノロジー パターン検査装置
US10964786B2 (en) * 2017-05-26 2021-03-30 Sumitomo Electric Industries, Ltd. Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
CN111376169A (zh) * 2018-12-28 2020-07-07 安集微电子科技(上海)股份有限公司 一种抛光后晶圆的清洗方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738194A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH09278595A (ja) * 1996-04-10 1997-10-28 Sumitomo Electric Ind Ltd Iii −v族化合物半導体ウエハ及びその製造方法
JP2001196333A (ja) * 2000-01-11 2001-07-19 Hitachi Cable Ltd オフアングル付き半導体ウエハ
JP2001223191A (ja) * 2000-02-10 2001-08-17 Sumitomo Electric Ind Ltd Iii−v族化合物半導体ウェハおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905667B2 (ja) * 1992-12-17 1999-06-14 シャープ株式会社 Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置
JPH08130337A (ja) * 1994-09-09 1996-05-21 Sanyo Electric Co Ltd 磁気抵抗素子及びその製造方法
JP3132433B2 (ja) * 1997-09-11 2001-02-05 日本電気株式会社 無秩序化結晶構造の製造方法、半導体レーザの製造方法及びウィンドウ構造半導体レーザの製造方法
US6639926B1 (en) * 1998-03-25 2003-10-28 Mitsubishi Chemical Corporation Semiconductor light-emitting device
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
KR100382481B1 (ko) * 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738194A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH09278595A (ja) * 1996-04-10 1997-10-28 Sumitomo Electric Ind Ltd Iii −v族化合物半導体ウエハ及びその製造方法
JP2001196333A (ja) * 2000-01-11 2001-07-19 Hitachi Cable Ltd オフアングル付き半導体ウエハ
JP2001223191A (ja) * 2000-02-10 2001-08-17 Sumitomo Electric Ind Ltd Iii−v族化合物半導体ウェハおよびその製造方法

Also Published As

Publication number Publication date
TWI634623B (zh) 2018-09-01
CN101452894A (zh) 2009-06-10
TW201533853A (zh) 2015-09-01
US20090140390A1 (en) 2009-06-04
TW201220439A (en) 2012-05-16
JP2009137776A (ja) 2009-06-25
TW200940757A (en) 2009-10-01
US8044493B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
TWI634624B (zh) GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
TWI462165B (zh) Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
Guo et al. Comparative study of etching high crystalline quality AlN and GaN
US9299890B2 (en) III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
TWI487005B (zh) A group III nitride semiconductor substrate, an epitaxial substrate, and a semiconductor device
WO2010082366A1 (ja) 化合物半導体基板、半導体デバイス及びその製造方法
JP5515991B2 (ja) 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
JP6405309B2 (ja) 特定の結晶学的特徴を有するiii−v族基板材料および形成方法
EP3425684B1 (en) Vertical-type ultraviolet light-emitting diode
KR20060127752A (ko) 화합물 반도체 부재의 손상 평가 방법, 화합물 반도체부재의 제조 방법, 질화갈륨계 화합물 반도체 부재 및질화갈륨계 화합물 반도체 막
JP2007103457A (ja) ポリシングスラリー、iii族窒化物結晶の表面処理方法、iii族窒化物結晶基板、エピタキシャル層付iii族窒化物結晶基板、半導体デバイスおよびその製造方法
TW201638378A (zh) Iii族氮化物積層體及具有該積層體之發光元件
JP2014519183A (ja) 窒化ガリウム基板の半極性(20−2−1)平面上に製造されるiii族窒化物光電子素子のための高インジウム取り込みおよび高偏光比
KR20140057249A (ko) 반도체 기판 및 그 형성 방법
Zhong et al. Characterization of GaN nanowall network and optical property of InGaN/GaN quantum wells by molecular beam epitaxy
CN1875462A (zh) 制造p型Ⅲ族氮化物半导体的方法以及Ⅲ族氮化物半导体发光器件
Kurtz et al. Effect of growth rate and gallium source on GaAsN
JP6721816B2 (ja) 窒化物半導体テンプレート及び紫外線led
JP2009182341A (ja) GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法
JP2008117799A (ja) 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP7160815B2 (ja) 窒化ガリウム基板、自立基板および機能素子
JP5648726B2 (ja) GaN基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
Nowak et al. Processing of Mechanically Polished Surfaces of Bulk GaN Substrates