JP2008117799A - 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板 - Google Patents

半導体基板の処理方法、半導体装置の製造方法、及びZnO基板 Download PDF

Info

Publication number
JP2008117799A
JP2008117799A JP2006296847A JP2006296847A JP2008117799A JP 2008117799 A JP2008117799 A JP 2008117799A JP 2006296847 A JP2006296847 A JP 2006296847A JP 2006296847 A JP2006296847 A JP 2006296847A JP 2008117799 A JP2008117799 A JP 2008117799A
Authority
JP
Japan
Prior art keywords
substrate
zno
polished
back surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006296847A
Other languages
English (en)
Inventor
Hiroyuki Kato
裕幸 加藤
Michihiro Sano
道宏 佐野
Taiji Kotani
泰司 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006296847A priority Critical patent/JP2008117799A/ja
Publication of JP2008117799A publication Critical patent/JP2008117799A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Led Devices (AREA)

Abstract

【課題】 結晶面の区別が容易で、かつ結晶性のよいZnO基板を得るために用いることができる半導体基板の処理方法を提供する。
【解決手段】 半導体基板の処理方法は、(a)表面が鏡面研磨され、裏面が鏡面研磨されていない半導体基板を準備する工程と、(b)裏面をエッチングして、該裏面の粗さを減少させるとともに、半導体基板の反りを減少させる工程とを有する。
【選択図】 図2

Description

本発明は、半導体基板の処理方法、及び、半導体装置の製造方法に関し、特に、ZnO基板の処理に適した半導体基板の処理方法、及び、ZnO系化合物半導体を用いた半導体装置の製造方法に関する。本発明はまた、ZnO基板に関する。
ZnOのc軸は、Zn面(+c面、(0001)面)とO面(−c面、(000−1)面)の2つの極性面を有する。この極性の違いが、極性面上に成長させるエピタキシャル層の特性、さらにはデバイス特性に大きく影響を与えうる(例えば、特許文献1の段落[0011]参照)。従って、一方の面にZn面が露出し、その裏側にO面が露出したc面ZnO基板を用いるとき、その裏表を間違えることなく使用しなければならない。
両面が鏡面研磨されたc面ZnO基板が市販されている。なお、鏡面研磨された表面の算術平均粗さRaは、例えば1.0nm程度である。市販のc面ZnO基板の第1の例として、図9(A)及び図9(B)に、一辺10mmの正方形で厚さが0.5mmの角型基板の概略平面図を示す。O面を図9(A)に示し、Zn面を図9(B)に示す。この基板では、基板の2つの角が、相互に違う長さで切り取られており、これにより、基板の裏表(O面であるかZn面であるか)を区別できる。
また、市販のc面ZnO基板の第2の例として、図10に、直径25.4mmで厚さ0.5mmの丸型基板の概略平面図を示す。図10はZn面を示す。この基板では、側面の2箇所を、相互に長さが異なるように切り取ることにより、2つのオリエンテーションフラット(オリフラ)が設けられている。2つのオリフラが、それぞれa軸方向((11−20)方向)とm軸方向((10−10)方向)とを示す。これにより、基板の裏表を区別できるとともに、横方向方位(a軸とm軸)を判別することができる。
これらの基板では、裏表を区別するために、基板の2箇所を切り取っている。これに起因して、基板の有効面積が狭くなってしまう。特に、第2の例の基板では、切り取る面積が小さいと、研磨工程による周辺部のだれにより、2種類のオリフラが判別しにくくなり、基板の裏表が区別しにくくなる。
特開2005−197410号公報
基板の片面のみを研磨して鏡面とし、その裏を粗面のままとした片面研磨基板を用いれば、基板の一部を切り取ることなく、裏表を区別することができる。しかし、片面のみを研磨すると、基板に反りが生じやすい。反りに起因して、基板の結晶性の悪化が懸念される。
本発明の一目的は、結晶面の区別が容易で、かつ結晶性のよいZnO基板を得るために用いることができる半導体基板の処理方法、この処理方法を用いた半導体装置の製造方法、及び、この処理方法を用いて得ることができるZnO基板を提供することである。
本発明の一観点によれば、(a)表面が鏡面研磨され、裏面が鏡面研磨されていない半導体基板を準備する工程と、(b)前記裏面をエッチングして、該裏面の粗さを減少させるとともに、前記半導体基板の反りを減少させる工程とを有する半導体基板の処理方法が提供される。
本発明の他の観点によれば、(a)表面が鏡面研磨され、裏面が鏡面研磨されていないZnO基板を準備する工程と、(b)前記裏面をエッチングして、該裏面の粗さを減少させるとともに、前記ZnO基板の反りを減少させる工程と、(c)前記工程(b)の後、前記表面の上に、ZnO系化合物半導体結晶またはGaN系化合物半導体結晶を成長させて、半導体素子を形成する工程とを有する半導体装置の製造方法が提供される。
本発明のさらに他の観点によれば、表面が鏡面研磨されており、裏面が鏡面研磨されておらず、原子間力顕微鏡で測定した該裏面の二乗平均粗さが20nm以下であるZnO基板が提供される。
片面が鏡面研磨され、その裏面が鏡面研磨されていない半導体基板(例えばZnO基板)の裏面をエッチングして面の粗さを減少させることにより、当該基板の反りを減少させることが可能である。これにより、基板の結晶性を向上させることができる。例えば、ZnO基板の鏡面研磨されていない面の粗さが20nm以下となるようにエッチングを行うことにより、結晶性の良いZnO基板を得ることができる。
図1(A)及び図1(B)を参照して、本発明の第1の実施例によるZnO基板の処理方法について説明する。図1(A)に示すように、まず、表の面1aが鏡面研磨され、裏の面1bが鏡面研磨されていない(未研磨の)片面研磨基板であるc面ZnO基板1を準備する。例えば、表面1a(研磨面1a)がZn面(+c面、(0001)面)であり、裏面1b(未研磨面1b)がO面(−c面、(000−1)面)である。なお、研磨面をZn面とするかO面とするかは、必要に応じて選択すればよい。基板サイズは、例えば、一辺10mmの正方形で厚さが0.5mmである。
次に、研磨面1aを、保護層2により覆う。保護層2として、例えば、紫外線照射により粘着力を低下させて剥離することができる表面保護テープが用いられる。
次に、図1(B)に示すように、研磨面1aが保護されたZnO基板1を、ZnOを溶解するエッチング液3に浸して、未研磨面1bをエッチングする。エッチング液3として、例えば、濃度5%の希硝酸が用いられる。エッチング時間は例えば3分である。なお、エッチング液3として、硝酸以外に、塩酸、硫酸、フッ酸、燐酸等の酸性溶液や、水酸化ナトリウム、水酸化カリウム等のアルカリ溶液を用いることもできる。エッチング後、ZnO基板1を純水洗浄し、さらに有機溶剤により脱水を行う。その後、研磨面1aから保護層2を剥離する。
なお、保護層2として、レジスト等を用いることもできる。保護層2にレジストを用いる場合は、未研磨面1bのエッチング液として、保護層2を溶解させないように、酸性溶液を用いればよい。
次に、図2を参照し、第1の実施例のエッチング処理を施したZnO基板のX線ロッキングカーブを測定した実験について説明する。研磨面はZn面とした。なお、第1の比較例として、同様のZnO基板で、エッチング処理を行わないものに対するX線ロッキングカーブも測定した。(0002)回折面のX線ロッキングカーブを、Zn面(研磨面)で測定した。
図2のグラフの横軸が角度Δωを度単位で示し、縦軸がX線強度をcps単位で示す。曲線A1及びA2が、それぞれ、第1の実施例及び第1の比較例のX線ロッキングカーブを示す。比較例のX線ロッキングカーブは、半値幅が469秒と広く、結晶性が悪い。一方、実施例のX線ロッキングカーブは、半値幅が36秒と狭く、結晶性が良い。なお、X線ロッキングカーブの半値幅が40秒以下であれば、結晶性が良いと判断できる。
すなわち、第1の実施例のエッチング処理により、ZnO基板の結晶性が大きく向上することがわかった。なお、X線ロッキングカーブの測定は、エッチングを施していないZn面(研磨面)で行っているので、結晶性の向上は、研磨歪の除去によるものではない。
次に、図3を参照して、第1の実施例のエッチング処理により、ZnO基板の結晶性が向上する理由について考察する。実施例のエッチング処理により、片面研磨基板の未研磨面の粗さが減少する。片面のみを研磨した基板には反りが生じている。
複数の片面研磨基板を準備し、エッチング条件(例えばエッチング時間)を相互に異ならせてエッチング処理を行い、種々の未研磨面の粗さを持つ試料を作製した。各ZnO基板は、一辺10mmの正方形で厚さが0.5mmであり、研磨面はZn面である。
各試料に対して、未研磨面の粗さと、基板の反り量及びX線ロッキングカーブを測定した。未研磨面の粗さとして、未研磨面上の5μm角の領域に対し原子間力顕微鏡(AFM)を用いて二乗平均粗さ(RMS)を測定した。
まず、未研磨面の粗さに対する基板の反り量の依存性について説明する。反り量は以下のように測定した。平面に基板を置き、この平面に対して、基板表面上の最も高い位置と最も低い位置とをダイヤルゲージで測定し、これらの位置の高さの差を反り量とした(図3を参照)。
図3の曲線A3が、未研磨面の粗さに対する基板の反り量の依存性を示す。グラフの横軸が未研磨面の二乗平均粗さRMSをnm単位で示し、右側の縦軸が反り量をμm単位で示す。未研磨面の二乗平均粗さが5nm以下では、基板の反りが認められない。未研磨面の二乗平均粗さが5nmを超えると、反りが認められ始める。未研磨面の粗さが大きくなるほど、基板の反りも大きくなる。
次に、未研磨面の粗さに対するX線ロッキングカーブの半値幅の依存性について説明する。(0002)回折面のX線ロッキングカーブを、Zn面(研磨面)で測定した。
図3の曲線A4が、未研磨面の粗さに対するX線ロッキングカーブの半値幅の依存性を示す。グラフの左側の縦軸がX線ロッキングカーブの半値幅を秒単位で示す。未研磨面の二乗平均粗さが5nm以下では、X線ロッキングカーブの半値幅がほぼ一定で、23秒程度である。未研磨面の二乗平均粗さが5nmを超えると、X線ロッキングカーブの半値幅が上昇し始める。未研磨面の粗さが大きくなるほど、X線ロッキングカーブの半値幅が広くなる。
このように、未研磨面の粗さが大きくなるほど、基板の反りが大きくなり、かつX線ロッキングカーブの半値幅が広くなる。このことから、基板の反りが、結晶性の悪化の要因であると考えられる。未研磨面をエッチングして面の粗さを減少させることにより、基板の反りも減少し、これに伴って結晶性が向上すると考えられる。なお、基板の反りは、その上へのエピタキシャル成長時の、面内温度分布や熱歪・熱応力に起因する基板破壊の原因となる恐れもある。
上述の測定結果より、未研磨面の二乗平均粗さを5nm以下とすれば、基板の反りがほぼなくなり、X線ロッキングカーブの半値幅を最小に抑えられると考えられる。すなわち、未研磨面の二乗平均粗さを5nm以下とすれば、非常に良い結晶性が得られる。
また、未研磨面の二乗平均粗さが20nmのとき、X線ロッキングカーブの半値幅が36秒である。X線ロッキングカーブの半値幅が40秒以下であれば、結晶性が充分に良いと判断できる。従って、未研磨面の二乗平均粗さを20nm以下とすれば、充分に良い結晶性が得られる。
なお、未研磨面の二乗平均粗さが20nmのとき、基板の反り量が0.2μmであり、未研磨面の二乗平均粗さを20nm以下とすれば、反り量が0.2μm以下に抑えられる。なお、一辺10mmの正方形で厚さが0.5mmの基板について反りを測定したが、基板サイズが変われば、それに応じて反り量は変化するであろう。
次に、図4を参照して、第2の実施例によるZnO層の形成方法について説明する。図4は、成膜装置の概略図である。成膜方法として、分子線エピタキシ(MBE)が用いられる。
超高真空容器10が、Znソースガン11、Oソースガン12、Mgソースガン13、Gaソースガン14、及びNソースガン15を備える。Znソースガン11、Mgソースガン13、及びGaソースガン14は、それぞれ、Zn、Mg、及びGaの固体ソースを収容するクヌーセンセルを含み、それぞれ、Znビーム、Mgビーム、及びGaビームを出射する。
Oソースガン12及びNソースガン15は、それぞれ、高周波(例えば13.56Hz)を用いる無電極放電管を含む。Oソースガン12及びNソースガン15は、それぞれ、無電極放電官内で酸素ガス及び窒素ガスをラジカル化して、Oラジカルビーム及びNラジカルビームを出射する。
超高真空容器10内に、基板ヒータ16が配置され、結晶成長の下地となる基板17が、基板ヒータ16に保持される。基板17として、第1の実施例のエッチング処理を施したZnO基板が用いられる。研磨面上に成膜されるように、基板17が載置される。基板17上に、各ソースガンから出射されたビームを同時に供給することができ、所望の組成のZnO層を成長させることができる。真空ポンプ18が、超高真空容器1の内部を真空排気する。なお、超高真空とは、圧力が1×10−7Torr以下の真空を示す。
ZnO層の成長方法について説明する。この実施例では、Mg、Ga、及びNを添加しないZnO層を成長させる。研磨面をZn面とする。まず、洗浄された基板17を基板ヒータ16に保持し、サーマルクリーニングによりさらに基板表面を洗浄する。サーマルクリーニングは、例えば、600℃〜1000℃で30分行う。
次に、サーマルクリーニングを施した基板17上に、Znビーム及びOラジカルビームを同時に照射することにより、バッファ層を成長させる。基板温度は300℃〜500℃(例えば350℃)とし、膜厚は例えば30nm〜100nmとする。バッファ層を成長させたらZnビーム及びOラジカルビームの供給を一旦停止し、基板温度を700℃〜1000℃として、10分〜30分、バッファ層のアニールを行う。これにより、バッファ層表面の平坦性が改善される。
バッファ層のアニールの後、バッファ層上に、Znビーム及びOラジカルビームを同時に照射することにより、厚いZnO層を成長させる。基板温度は650℃〜700℃とし、膜厚は例えば1μmとする。
次に、図5を参照し、第2の実施例の方法で成長させたZnO層のX線ロッキングカーブの測定結果について説明する。なお、第2の比較例として、第1の実施例によるエッチング処理を施さない片面研磨ZnO基板のZn研磨面上に、第2の実施例と同様な方法でZnO層を成長させ、このZnO層に対するX線ロッキングカーブも測定した。(0002)回折面のX線ロッキングカーブを、Zn面(研磨面)で測定した。図5に第2の実施例の測定結果を示し、図8に第2の比較例の測定結果を示す。図5及び図8のグラフの横軸が角度Δωを度単位で示し、縦軸がX線強度をcps単位で示す。
比較例のX線ロッキングカーブは、半値幅が218秒と広く、結晶性が良くない。また、X線ロッキングカーブの形状の正規分布からのずれが大きい。一方、実施例のX線ロッキングカーブは、半値幅が31秒と狭く、結晶性が良い。実施例のX線ロッキングカーブの形状は正規分布に近い。
このように、第1の実施例のエッチング処理を行った片面研磨基板を用いることにより、エッチング処理を行わない片面研磨基板を用いる場合に比べて、結晶性の良いエピタキシャル層を成長させることができる。エピタキシャル層は下地の基板の結晶性を引き継ぐので、基板の結晶性を向上させるエッチング処理により、エピタキシャル層の結晶性も向上させることができる。
次に、図6(A)〜図6(C)を参照して、第3の実施例によるZnO系半導体発光素子の作製方法について説明する。図4を参照して説明した成膜装置が用いられる。図6(A)は、第3の実施例の発光素子の概略断面図である。
第2の実施例と同様にして、基板17上にバッファ層20を形成し、バッファ層20のアニールを行う。次に、バッファ層20の表面上に、Gaをドーピングしたn型ZnO層21を形成する。n型ZnO層21は、500℃〜1000℃に加熱した基板上に、Znビーム、Oラジカルビーム、及びGaビームを同時に照射することにより成長させる。n型ZnO層21の厚さは1μm〜2μmで、Ga密度は1×1018cm−3以上であることが好ましい。
続いて、n型ZnO層21の表面上に、Gaをドーピングしたn型ZnMgOクラッド層22を形成する。n型ZnMgOクラッド層22は、500℃〜1000℃で、かつn型ZnO層21の成長温度より低い温度とした基板上に、Znビーム、Oラジカルビーム、Mgビーム、及びGaビームを同時に照射することにより成長させる。n型ZnMgOクラッド層22の厚さは100nm〜600nmで、Ga密度は1×1018cm−3以上であることが好ましい。
次に、n型ZnMgOクラッド層22の表面上に、ZnO井戸層とZnMgO障壁層とが交互に積層された量子井戸構造を有する発光層23を形成する。
発光層23は、図6(B)に示すように、1層の井戸層23wの上に1層の障壁層23bを積層した構造としてもよいし、図6(C)に示すように、井戸層23wと障壁層23bとを交互に複数層ずつ積層した多重量子井戸構造としてもよい。なお、発光層23としてZnO層を単層で形成し、ダブルヘテロ構造としてもよい。
井戸層23wは、500℃〜1000℃に加熱した基板上に、Znビーム及びOラジカルビームを同時に照射することにより成長させる。障壁層23bは、350℃〜800℃に加熱した基板上に、Znビーム、Oラジカルビーム、及びMgビームを同時に照射することにより成長させる。
次に、発光層23の表面上に、Nをドーピングしたp型ZnMgOクラッド層24を形成する。p型ZnMgOクラッド層24は、500℃〜1000℃に加熱した基板上に、Znビーム、Oラジカルビーム、Mgビーム、及びNラジカルビームを同時に照射することにより成長させる。p型ZnMgOクラッド層24の厚さは100nm〜300nmで、N密度は1×1018cm−3以上であることが好ましい。
最後に、p型ZnMgOクラッド層24の表面上に、Nをドーピングしたp型ZnO層25を形成する。p型ZnO層25は、500℃〜1000℃に加熱した基板上に、Znビーム、Oラジカルビーム、及びNラジカルビームを同時に照射することにより成長させる。p型ZnO層25の厚さは100nm〜200nmで、N密度は1×1019cm−3以上であることが好ましい。
次に、電極を形成する。p型ZnO層25までが形成されたウエハを成膜装置から取り出した後、p型ZnO層25上に、レジスト膜または保護膜等を設けてパタニングし、n側電極が形成される領域に対応する切り欠き窓を有するエッチングマスクを形成する。このエッチングマスクを用いて、例えばウエットエッチングやリアクティブイオンエッチング(RIE)により、p型ZnO層25からn型ZnMgOクラッド層22までをエッチングして、n型ZnO層21を露出させる。
次に、露出したn型ZnO層21の表面に、例えば、厚さ2nm〜10nmのTi層を形成し、このTi層に厚さ300nm〜500nmのAl層を積層することにより、n側電極30を形成する。n側電極30の形成後、エッチングマスクを除去する。
次に、p型ZnO層25の表面に、例えば、厚さ0.5nm〜1nmのNi層を形成し、このNi層に厚さ10nmのAu層を積層することにより、p側電極31を形成する。さらに、p側電極31の上に、例えば厚さ500nmのAu層からなるボンディング電極32を形成する。なお、p側の電極材料がn側電極30上に積層されないように、適宜マスクを用いて、p側電極31及びボンディング電極32を形成する。
これらの電極を形成した後、例えば400℃〜800℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば1分〜10分である。このようにして、第3の実施例による発光素子が作製される。
以上、第1の実施例で説明したように、片面のみが鏡面研磨されたZnO基板の、未研磨面をエッチングして未研磨面の粗さを減少させるとともに、基板の反りを減少させることにより、当該ZnO基板の結晶性を向上させることができる。
このような基板は、片面のみが研磨されているので、容易に裏表(例えばZn面かO面か)の区別がつく。裏表を区別するための、2箇所の切り取り部分を設ける必要がない。なお、片面研磨基板の縁部を1箇所切り取ってオリフラを設ければ、横方向方位まで判別可能になる。図7に、1箇所のオリフラを設けた円形の片面研磨基板の概略平面図を示す。
c面ZnO基板(表面及び裏面の一方がZn面で他方がO面)の場合を説明したが、他の結晶面を表面または裏面とする片面研磨ZnO基板でも同様に、未研磨面のエッチング処理で未研磨面の粗さが減少し、基板の反りが小さくなり、結晶性が向上することが期待される。
なお、ZnO基板について説明したが、表面と裏面とに相互に極性の異なる面が露出するような他の半導体基板、例えばGaN基板やSiC基板等にも、第1の実施例の基板処理方法を応用することができるであろう。このような他の半導体基板についても、片面研磨基板を使えば、基板の裏表が区別しやすくなる。未研磨面のエッチング処理を行うことにより、未研磨面の粗さを減少させるとともに、基板の反りを小さくして、基板の結晶性を向上させることが可能であろう。
未研磨面のエッチング方法として、研磨面を保護した状態で、基板全体をエッチング液に漬ける方法を説明したが、エッチング方法はこれに限らない。例えば、未研磨面上にエッチング液を垂らす方法を用いてもよい。この方法であれば、研磨面を保護層で覆う必要がない。
また、RIE等のドライエッチングを用いることもできると考えられる。RIEでの使用ガスとして、メタン系及びフッ素系のガス、例えばCHF、CH、SF等を用いることができるであろう。
第2の実施例で説明したように、未研磨面がエッチング処理され、結晶性が向上したZnO基板上には、未研磨面がエッチング処理されていない基板上に成長させるよりも、結晶性の良いZnO層をエピタキシャル成長させることができる。
なお、実施例では結晶成長方法として、MBEを用いたが、結晶成長方法はこれに限らない。例えば、有機金属化学気相堆積(MOCVD)やパルスレーザ堆積(PLD)を用いることもできると考えられる。
第3の実施例では、ZnO基板上に、ZnO系化合物半導体結晶を成長させて半導体素子を形成する例について説明したが、GaN系化合物半導体結晶を成長させて半導体素子を形成することもできるであろう。ZnOと格子定数が近いGaNをZnO基板上に成長させる場合に対しても、実施例のエッチング処理により、GaNの結晶性向上が期待される。
なお、発光ダイオード(LED)を作製する例を説明したが、例えば、へき開でキャビティを形成して、レーザダイオード(LD)を作製することもできる。ZnO系半導体を用いることにより、短波長(紫外〜青、緑)の発光素子を得ることができる。さらに、これらの発光素子の応用製品、例えば、各種インジケータや、ディスプレイ、光ディスク用の光源等を作ることもできる。
また、LEDを、その発光波長の補色を生成する蛍光体と組み合わせて、白色LEDを作ることもできる。さらに、白色LEDの応用製品、例えば、照明器具、各種インジケータ、ディスプレイ、各種表示器のバック照明等を作ることもできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
図1(A)及び図1(B)は、本発明の第1の実施例による基板処理工程を説明するための、基板の概略断面図である。 図2は、第1の実施例の処理を施した基板、及び、第1の比較例の処理を施した基板のX線ロッキングカーブを示す。 図3は、未研磨面の粗さに対する基板の反り量及びX線ロッキングカーブの半値幅の依存性を示すグラフである。 図4は、成膜装置の概略図である。 図5は、第2の実施例のZnO層のX線ロッキングカーブを示す。 図6(A)〜図6(C)は、第3の実施例の発光素子の概略断面図である。 図7は、1箇所のオリフラを設けた片面研磨基板の概略平面図である。 図8は、第2の比較例のZnO層のX線ロッキングカーブを示す。 図9(A)及び図9(B)は、市販のZnO基板の第1の例を示すZnO基板の概略平面図である。 図10は、市販のZnO基板の第2の例を示すZnO基板の概略平面図である。
符号の説明
1 ZnO基板
1a 表面(鏡面研磨面)
1b 裏面(未研磨面)
2 保護層
3 エッチング液
10 超高真空容器
11 Znソースガン
12 Oソースガン
13 Mgソースガン
14 Gaソースガン
15 Nソースガン
16 基板ヒータ
17 基板
18 真空ポンプ
20 n型ZnOバッファ層
21 n型ZnO層
22 n型ZnMgOクラッド層
23 発光層
23w 井戸層
23b 障壁層
24 p型ZnMgOクラッド層
25 p型ZnO層
30 n側電極
31 p側電極
32 ボンディング電極

Claims (9)

  1. (a)表面が鏡面研磨され、裏面が鏡面研磨されていない半導体基板を準備する工程と、
    (b)前記裏面をエッチングして、該裏面の粗さを減少させるとともに、前記半導体基板の反りを減少させる工程と
    を有する半導体基板の処理方法。
  2. 前記工程(b)は、前記裏面をエッチング液に晒すことにより行われる請求項1に記載の半導体基板の処理方法。
  3. 前記半導体基板がZnO基板である請求項1または2に記載の半導体基板の処理方法。
  4. 前記工程(b)は、原子間力顕微鏡で測定した前記裏面の二乗平均粗さが20nm以下となるように該裏面をエッチングする請求項3に記載の半導体基板の処理方法。
  5. (a)表面が鏡面研磨され、裏面が鏡面研磨されていないZnO基板を準備する工程と、
    (b)前記裏面をエッチングして、該裏面の粗さを減少させるとともに、前記ZnO基板の反りを減少させる工程と、
    (c)前記工程(b)の後、前記表面の上に、ZnO系化合物半導体結晶またはGaN系化合物半導体結晶を成長させて、半導体素子を形成する工程と
    を有する半導体装置の製造方法。
  6. 前記工程(b)は、原子間力顕微鏡で測定した前記裏面の二乗平均粗さが20nm以下となるように該裏面をエッチングする請求項5に記載の半導体装置の製造方法。
  7. 表面が鏡面研磨されており、裏面が鏡面研磨されておらず、原子間力顕微鏡で測定した該裏面の二乗平均粗さが20nm以下であるZnO基板。
  8. 前記表面で測定した(0002)回折面のX線ロッキングカーブの半値幅が40秒以下である請求項7に記載のZnO基板。
  9. 前記表面及び裏面の一方がZn面であり、他方がO面である請求項7または8に記載のZnO基板。
JP2006296847A 2006-10-31 2006-10-31 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板 Withdrawn JP2008117799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006296847A JP2008117799A (ja) 2006-10-31 2006-10-31 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006296847A JP2008117799A (ja) 2006-10-31 2006-10-31 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板

Publications (1)

Publication Number Publication Date
JP2008117799A true JP2008117799A (ja) 2008-05-22

Family

ID=39503536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006296847A Withdrawn JP2008117799A (ja) 2006-10-31 2006-10-31 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板

Country Status (1)

Country Link
JP (1) JP2008117799A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050410A1 (ja) * 2008-10-27 2010-05-06 昭和電工株式会社 半導体発光素子の製造方法
JP2011009563A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 半導体発光素子の製造方法及び半導体発光素子
JP2014004544A (ja) * 2012-06-26 2014-01-16 Kaneka Corp 基板保持部材の洗浄方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050410A1 (ja) * 2008-10-27 2010-05-06 昭和電工株式会社 半導体発光素子の製造方法
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
JP2011009563A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 半導体発光素子の製造方法及び半導体発光素子
JP2014004544A (ja) * 2012-06-26 2014-01-16 Kaneka Corp 基板保持部材の洗浄方法

Similar Documents

Publication Publication Date Title
JP3749498B2 (ja) 結晶成長用基板およびZnO系化合物半導体デバイス
US7915714B2 (en) Semiconductor light emitting element and wafer
JP6910341B2 (ja) 縦型紫外発光ダイオード
WO2001008229A1 (fr) ELEMENT ELECTROLUMINESCENT A SEMI-CONDUCTEUR A BASE D'UN COMPOSE ZnO
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2007290960A (ja) 非極性m面窒化物半導体の製造方法
JP7351546B2 (ja) エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
US20190115499A1 (en) Semiconductor Wafer
JP4953879B2 (ja) 半導体装置とその製造方法、及びテンプレート基板
US10026869B2 (en) Nitride semiconductor light-emitting device and method for producing the same
JP2022509539A6 (ja) エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
JP2009071174A (ja) 半導体発光素子
KR101510377B1 (ko) 질화물 반도체 및 수직형 발광 소자의 제조방법
JPH11274560A (ja) 半導体素子およびその製造方法
JP4425376B2 (ja) シリコン基板を用いたZnO系化合物半導体発光素子およびその製法
JP2008277323A (ja) 半導体発光素子およびウエハ
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2008117799A (ja) 半導体基板の処理方法、半導体装置の製造方法、及びZnO基板
JP5187634B2 (ja) ZnO単結晶層及び半導体発光素子とその製造方法
JP2001044500A (ja) A面サファイア基板を用いたZnO系化合物半導体発光素子およびその製法
JP2008282942A (ja) 半導体素子及びその製造方法
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP4840345B2 (ja) エピタキシャルウエハ、エピタキシャルウエハを作製する方法
JP5321666B2 (ja) エピタキシャルウエハ、エピタキシャルウエハを作製する方法
CN113287205B (zh) 通过外延横向过生长获得平滑表面的方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105