JP2008282942A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008282942A
JP2008282942A JP2007125238A JP2007125238A JP2008282942A JP 2008282942 A JP2008282942 A JP 2008282942A JP 2007125238 A JP2007125238 A JP 2007125238A JP 2007125238 A JP2007125238 A JP 2007125238A JP 2008282942 A JP2008282942 A JP 2008282942A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group
semiconductor
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007125238A
Other languages
English (en)
Inventor
Sadanori Yamanaka
貞則 山中
Tomoyuki Takada
朋幸 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2007125238A priority Critical patent/JP2008282942A/ja
Publication of JP2008282942A publication Critical patent/JP2008282942A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】簡便な方法で高い発光出力を有する六方晶系3−5族窒化物半導体を含む半導体素子を製造することができる半導体素子の製造方法を提供すること。
【解決手段】バッファ層202上に機能層が形成されて成る半導体素子を製造する場合、半導体素子を構成する結晶主面が{0001}になるように、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長して形成したバッファ層202を、分離溝221で、[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った分画して複数のバッファ層に形成し、複数のバッファ層のそれぞれの上に六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長して機能層を形成することにより、半導体素子を構成する側面の結晶面を粗面に加工する。
【選択図】図5

Description

本発明は、発光出力を向上させることができる六方晶系3−5族窒化物半導体を含む半導体素子及びその製造方法に関する。
紫外もしくは青色の発光ダイオードやレーザダイオード等の半導体発光素子の材料として、一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族窒化物半導体が知られている。3−5族窒化物半導体は、3族元素の組成を変えることにより幅広い波長の光エネルギーに対応させることができるという特長を有しており、3−5族窒化物半導体を用いた発光素子が広く使用されるようになってきている。現在広く実用化されている発光素子用の3−5族窒化物半導体成長用基板はサファイアであり、サファイア基板の上に有機金属気相成長法(MOCVD法)等で六方晶系3−5族窒化物半導体をエピタキシャル成長させて発光素子を得る方法が一般的に用いられている。
最近、この種の発光素子が広く使用されるようになるに従って、さらに高い発光出力が得られる3−5族窒化物半導体発光素子が求められるようになってきた。そこで、3−5族窒化物半導体を含む発光出力の高い半導体発光素子の、光取出し効率を高めることにより、発光出力を向上させるようにした技術が種々提案されている。例えば、特許文献1によれば、窒化ガリウム系化合物半導体層の一部分の側面を傾斜させて、この半導体層の一部分の側面での光反射により損失を低減させ、これにより光取出し効率を高めて発光出力を向上させるようにした技術が提案されている。
特開平10−32189号公報
しかし、この提案された従来技術によると、ドライエッチングに限定され、現在要求されている発光出力の改善を充分満足させ得るものではなく、さらなる発光出力の増大を図ることが望まれていた。
本発明の目的は、従来技術における上述の問題点を解決することができる発光デバイス用の半導体素子及びその製造方法を提供することにある。
本発明の目的は、また、簡便な方法で高い発光出力を有する六方晶系3−5族窒化物半導体を含む半導体素子を製造することができる半導体素子の製造方法を提供することにある。
本発明者らは、上記課題を解決すべく、種々検討し実験を行った結果、六方晶系3−5族窒化物半導体を含む半導体素子を構成する側面の結晶面が、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない面に沿って加工されることにより、高い発光出力を有する六方晶系3−5族窒化物半導体を含む半導体素子が得られることを見出し、この知見に基づいてさらに種々の検討を加えて本発明を完成した。
請求項1の発明によれば、六方晶系3−5族窒化物半導体を含む半導体素子の製造方法であって、前記半導体素子を構成する側面の結晶面を、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない面に沿って加工をする工程を含むことを特徴とする半導体素子の製造方法が提案される。
請求項2の発明によれば、請求項1に記載の発明において、前記半導体素子を構成する結晶主面が{0001}であり、前記半導体素子を構成する側面を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った加工をする半導体素子の製造方法が提案される。
請求項3の発明によれば、六方晶系3−5族窒化物半導体を含む半導体素子の製造方法であって、成長用基板上に、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を、前記半導体素子を構成する結晶主面が{0001}になるように成長させる工程と、該エピタキシャル結晶を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿って加工し前記半導体素子を構成する側面を形成する工程とを備えたことを特徴とする半導体素子の製造方法が提案される。
請求項4の発明によれば、六方晶系3−5族窒化物半導体を含む半導体素子であって、バッファ層上に機能層が形成されて成る半導体素子の製造方法であって、前記半導体素子を構成する結晶主面が{0001}になるように、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長をしてバッファ層を形成する工程と、該バッファ層を、[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った加工で複数の領域に分画し、分画された複数のバッファ層を形成する工程と、前記分画された複数のバッファ層のそれぞれの上に六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長して前記機能層を形成する工程とを備えたことを特徴とする半導体素子の製造方法が提案される。
請求項5の発明によれば、請求項1、2、3又4に記載の発明において、前記半導体素子が発光素子である半導体素子の製造方法が提案される。
請求項6の発明によれば、請求項1、2、3、4又は5に記載の発明において、前記側面が傾斜している半導体素子の製造方法が提案される。
請求項7の発明によれば、請求項1、2、3、4、5又は6に記載の発明において、前記半導体素子が、n型3−5族窒化物半導体層と、発光層としての3−5族窒化物半導体層と、p型3−5族窒化物半導体層と、n+ 型3−5族窒化物半導体層とをこの順で有するダブルへテロ構造の3−5族窒化物半導体を含むエピタキシャル結晶を有する半導体素子の製造方法が提案される。
請求項8の発明によれば、請求項1、2、3、4、5、6又は7に記載の方法によって製造された半導体素子が提案される。
本発明の製造方法によれば、六方晶系3−5族窒化物半導体を含む半導体素子を構成する側面の結晶面が、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない面に沿った加工することによって、発光出力特性が向上する半導体素子を得ることができる。これは側面加工配置の変更だけで済むので簡便に作製でき生産性も上がり、発光出力の高い半導体素子となり得、屋内表示用だけではなく、照明用、屋外表示用、ディスプレイ用、信号灯用など高い輝度が求められる用途に好適に使用することができ、工業的に極めて有用である。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
本発明による半導体素子の製造方法は、六方晶系3−5族窒化物半導体を含んで成る半導体素子を構成している半導体結晶の側面を、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない結晶面に沿って加工することを特徴としている。
本発明の六方晶系3−5族窒化物半導体は、図1に示すように、6回回転軸を有する六方晶単位格子であり、結晶構造としてはウルツ鉱型である。その主なる結晶面としては、{1−100}(M面)、{11−20}(A面)、{0001}(C面)、{1−102}(R面)、{1−123}(N面)、{1−101}(S面)、{11−22}が挙げられる。これらの主なる結晶面は、単位格子を構成する、或いはへき開性等を有する等の比較的安定した特徴ある結晶面である。
本発明は、六方晶系3−5族窒化物半導体を含んで成る単結晶半導体素子の側面を、これらの主なる結晶面とずらした軸に沿って加工した面とすることにより、単結晶半導体素子の側面に粗面が現れるようにし、これにより光素子としての特性が向上する半導体素子を得るようにしたものである。但し、単位格子、結晶構造はこれらに限定されるものではなく、例えば立方晶系等にも適用できる。
半導体素子を構成する側面を粗面とするための上述の加工とは、ウェハ、チップ加工等において採用されている、単結晶半導体を切削し、切断し、研磨する加工を含むのは勿論、通常のエピタキシャル成長などの結晶成長による側面形成をも含むものである。例えば、下地層上に、或いはバッファ層上に3−5族窒化物半導体をエピタキシャル成長してエピタキシャル結晶を成長させていくと、エピタキシャル結晶の成長につれてその側面が形成されていくが、この側面の形成過程もまたここで言う加工である。通常のエピタキシャル成長などの結晶成長による側面形成のより具体的な例は、以下の実施形態の説明において明らかになる。このように、半導体素子を構成する側面を粗面とするための加工は、通常のエピタキシャル成長などの結晶成長や、ウェハ、チップ加工等の工程中に容易に取り込めるので、半導体素子の製造において簡便な工程である。
以下、本発明の一実施形態について具体的に説明する。先ず、成長用基板としてサファイア基板を用意し、サファイア基板の上に3−5族窒化物半導体としてGaNを成長させる。ここでは、GaNの成長面をサファイア基板の{0001}面と等価である(0001)面(C面)とする。したがって、GaNは(0001)軸(C軸)方向にエピタキシャル成長する。一般にサファイアとGaNは、GaN(0001)[1−100]//Al2 3 (0001)[2−1−10]の結晶方位関係にある。つまりC軸を中心に30度回転した結晶方位関係で、サファイア基板の{0001}面上にGaNがエピタキシャル成長する。このようにして、サファイア基板上に六方晶系3−5族窒化物半導体を含んで成る半導体が形成されたエピタキシャル基板を製作する。
図2は、以上のようにして得られたエピタキシャル基板を用いて、本発明の方法により半導体素子を製造するための、半導体素子の構成側面の加工について説明するための説明図である。図2の(a)に示されているのは、サファイア基板上に形成された六方晶系3−5族窒化物半導体を含むエピタキシャル結晶の結晶主面が{0001}となっているエピタキシャル基板1である。エピタキシャル基板1を加工して3−5族窒化物半導体を含む複数の半導体素子を製造するため、[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った加工線2に沿って、サファイア基板上のエピタキシャル結晶を加工する。この加工によりエピタキシャル結晶は複数に分画され、このとき半導体素子の側面が加工される。
図2の(b)はY=45度(X=1)の場合の加工を示し、図2の(c)はY=135度(X=4)の場合の加工を示している。この加工によって、エピタキシャル基板1を用いて製造される半導体素子の側面が粗面になる。この結果、得られた半導体素子が発光素子として用いられる場合、側面が粗面となっていることによって、半導体素子の主面からの光の強度が大幅に改善される。このように、発光効率の高い発光素子を簡単な工程により得ることができる。
アラメント精度などが影響する加工精度、つまり[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸作製精度の好ましい範囲は±10度であり、より好ましくは±5度、さらに好ましくは±2度である。
エピタキシャル基板1のエピタキシャル結晶を上述の如く加工することにより、エピタキシャル基板1を用いて製造される半導体素子を構成する側面が、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない面に沿って加工されることになる。これにより形成される側面が粗面となることにより、得られた半導体素子が発光素子である場合、高い発光効率を有する。
図2に示した方法により半導体素子を構成する側面を作製する工程はどのようなものであってもよく、特に限定されない。以下に、側面の加工のいくつかの実施形態について説明する。
1つの実施形態は、エピタキシャル結晶を図2に従う方法により加工して半導体素子を製造するため、
A1)成長用基板上に、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を、六方晶系3−5族窒化物半導体を含む半導体素子を構成する結晶面が{0001}になる成長をさせ、
A2)この成長により得られたエピタキシャル結晶を、六方晶系3−5族窒化物半導体を含む半導体素子の側面を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿って側面を加工し、半導体素子を得るようにした方法が挙げられる。
別の実施形態としては、エピタキシャル結晶を図2に従う方法により加工して半導体素子を製造するため、
B1)六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を、六方晶系3−5族窒化物半導体を含む半導体素子を構成する結晶面が{0001}になる成長をしてバッファ層を形成し、
B2)該バッファ層を、六方晶系3−5族窒化物半導体を含む半導体素子の側面を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った側面の加工により、複数の領域に分画し、
B3)続いて、該分画されたバッファ層上に六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長して機能層を形成することにより、半導体素子を得るようにした方法が挙げられる。
図3は、上記工程A1〜A2を含んでいる本発明の一実施形態をより具体的に説明するための工程図である。図3の(a)は、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶から発光素子を製造するために用いるエピタキシャル基板100の層構造を模式的に示す断面図である。図3の(a)に示したエピタキシャル基板100は、成長用基板101の上に六方晶系3−5族窒化物半導体を含む所要のエピタキシャル結晶を積層する工程を完了した状態を示す。ここでは、成長用基板101はサファイア基板である。
本発明の製造方法において用いる成長用基板としては、サファイアの他、SiC、Si、MgAl2 4 、LiTaO3 、ZrB2 、CrB2 、GaN、AlN、コロイダルシリカ粒子を界面近傍に含有するGaN/サファイア等からなる基板を用いることができる。3−5族窒化物半導体との反応性、熱膨張係数差、高温での安定性、ウェハ入手の容易性等の観点から、サファイア、SiCがより好ましく、さらに好ましくはサファイアである。上記2点の観点から、好ましいのはサファイアである。
例えば、成長用基板としてサファイアを用いる場合、該サファイア結晶面は、高品質な結晶を得るという観点から、{1−100}、{11−20}、{0001}、{1−102}が好ましく、{0001}がより好ましい。
エピタキシャル基板100において、成長用基板101の上に積層されている図3の(a)に示すエピタキシャル結晶は、半導体デバイスを構成するために必要なもので、バッファ層と機能層とを有している。図3の(a)に示すエピタキシャル基板100は、発光ダイオードの製造を予定したものであり、機能層として発光層が形成されている。
成長用基板101の上に積層される、3−5族窒化物半導体を含むエピタキシャル結晶の成長方法としては、有機金属熱分解法(MOCVD法)、ハイドライド気相成長法(HVPE法)、MBE法などが挙げられる。
MOCVD法を用いて3−5族窒化物半導体を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。
3族原料としては、例えばトリメチルガリウム[(CH3 3 Ga、以下TMGと記すことがある]、トリエチルガリウム[(C2 5 3 Ga、以下TEGと記すことがある]等の一般式R1 2 3 Ga(ここで、R1 、R2 、R3 は、低級アルキル基を示す)で表されるトリアルキルガリウム;トリメチルアルミニウム[(CH3 3 Al、以下TMAと記すことがある]、トリエチルアルミニウム[(C2 5 3 Al、以下TEAと記すことがある]、トリイソブチルアルミニウム[(i−C4 9 3 Al]等の一般式R1 2 3 Al(ここで、R1 、R2 、R3 は、低級アルキル基を示す)で表されるトリアルキルアルミニウム;トリメチルアミンアラン[(CH3 3 N:AlH3 ];トリメチルインジウム[(CH3 3 In、以下TMIと記すことがある]、トリエチルインジウム[(C2 5 3 In]等の一般式R1 2 3 In(ここで、R1 、R2 、R3 は、低級アルキル基を示す)で表されるトリアルキルインジウム、ジエチルインジウムクロライド[(C2 5 2 InCl]などのトリアルキルインジウムから1ないし2つのアルキル基をハロゲン原子に置換したもの、インジウムクロライド[InCl]など一般式InX(Xはハロゲン原子)で表されるハロゲン化インジウム等が挙げられる。これらは、単独で用いても混合して用いてもよい。
これらの3族原料の中で、ガリウム源としてはTMG、アルミニウム源としてはTMA、インジウム源としてはTMIが好ましい。
5族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、1,1−ジメチルヒドラジン、1,2−ジメチルヒドラジン、t−ブチルアミン、エチレンジアミンなどが挙げられる。これらは単独でまたは任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは、分子中に炭素原子を含まないため、半導体中への炭素の汚染が少なく好適であり、高純度品が入手しやすい観点からアンモニアがより好適である。
MOCVD法においては、成長時雰囲気ガス及び有機金属原料のキャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。
以上の原料ガスを反応炉に導入して窒化物半導体層を成長させる。反応炉は公知の構成のものを用いることができる。原料供給装置から原料ガスを反応炉に供給する原料供給ラインを備え、反応炉内には基板を加熱するためのサセプタが設けられている構成のものでもよい。サセプタは、窒化物半導体層を均一に成長させるために、通常は回転装置によって回転できる構造となっている。サセプタの内部には、サセプタを加熱するための赤外線ランプ等の加熱装置が備えられている。この加熱により、原料供給ラインを通じて反応炉に供給される原料ガスが成長基板上で熱分解し、基板上に所望の化合物を気相成長させることができるようになっている。反応炉に供給された原料ガスのうち未反応の原料ガスは、排気ラインより反応炉の外部に排出され、排ガス処理装置へ送られる。
また、HVPE法を用いて窒化物半導体層を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。3族原料としては、ガリウム金属を塩化水素ガスと高温で反応させて生成する塩化ガリウムガスやインジウム金属を塩化水素ガスと高温で反応させて生成する塩化インジウムガス等が挙げられる。5族原料としては、アンモニアが挙げられる。キャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。以上の原料ガスを反応炉に導入して3−5族窒化物半導体を成長させる。
また、MBE法を用いて3−5族窒化物半導体を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。3族原料としては、ガリウム、アルミニウム及びインジウム等の金属が挙げられる。5族原料としては、窒素やアンモニア等のガスが挙げられる。キャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。以上の原料ガスを反応炉に導入して3−5族窒化物半導体を成長させる。
次に、図3の(a)に示した、成長用基板101の上に積層される六方晶系3−5族窒化物半導体を含むエピタキシャル結晶の構造について説明する。
このエピタキシャル結晶の構造は、n型3−5族窒化物半導体層と、発光層としての3−5族窒化物半導体層と、p型3−5族窒化物半導体層の順で有するダブルへテロ構造の3−5族窒化物半導体を有する。好ましい構造は、発光出力が高くなるように、n型3−5族窒化物半導体層と、発光層としての3−5族窒化物半導体層と、p型3−5族窒化物半導体層とn+ 層3−5族窒化物半導体層の順で有するダブルへテロ構造の3−5族窒化物半導体である。必要に応じて、n型3−5族窒化物半導体層下にはアンドープ3−5族窒化物半導体層を有していてもよい。
かかる半導体としては、サファイア等の基板上にInGaN、GaN、AlGaN、AlN等からなるバッファ層、n−GaN、n−AlGaN等からなるn型層、InGaN、GaN、AlInGaN等からなる発光層、アンドープGaN、アンドープAlGaN等からなるキャップ層、MgドープAlGaN、MgドープGaNなどからなるp型層、n+ −InGaNなどからなるn+ 型層を、この順でエピタキシャル成長させた積層構造等が挙げられる。必要に応じて、n型3−5族窒化物半導体層下にはInGaN、GaN、AlGaN、AlN等からなるアンドープ3−5族窒化物半導体層を有していてもよい。
n型層は、通常、Si、O、Se、CまたはGeがドープされている3−5族窒化物半導体であり、好ましくはSiまたはGeが高濃度にドープされている3−5族窒化物半導体である。p型層は、通常、Mg、Zn、Cd、Be、C、CaまたはHgがドープされている3−5族窒化物半導体であり、好ましくはMgが高濃度にドープされている3−5族窒化物半導体である。
図3の(a)に示すエピタキシャル結晶構造においては、102はバッファ層、103はn−GaN層である。104は、InGaN層104A〜104EとGaN層104F〜104Jとを交互に繰り返し積層し、InGaN層とGaN層との積層を5組成長させて成る多重量子井戸層である。多重量子井戸層に接してキャップ層105が形成されており、これにより発光層が形成されている。106はp型層、107はn+ 型層である。エピタキシャル基板100は、以上のように、半導体発光素子を構成するのに必要なエピタキシャル結晶層構造を有している。1枚のエピタキシャル基板100は後述するようにしてカットされ、これにより、多数の半導体素子チップが得られる。
図3の(b)に示す工程では、分離溝108を作製する。分離溝108は成長用基板101の上に形成されているエピタキシャル結晶を、ある単位に分画するための溝である。ここでは、エピタキシャル結晶を、分離溝108により、目的のデバイスチップの面積と同程度以上の面積を有する複数の領域に分画している。該分離溝108の作製において、半導体素子を構成する側面109が加工される。
分離溝108の作製は、どのような手段で行ってもよいが、3−5族窒化物半導体の場合、ドライエッチング、レーザーを用いて分離溝108を作製するのが好ましい。また、分離溝108は、バッファ層102及びn−GaN層103を分離するが、分離溝108の底面108aが成長用基板101にまで達していない形態でもよい。好ましくは、図3の(b)に示されるように、分離溝108の底面108aが成長用基板101にまで達している形態とする。例えばレーザーを用い、図3の(b)に示すように、成長用基板101にまで分離溝108の底面108aが達するように分離溝108を形成すると、後のエピタキシャル結晶を積層する工程で、分離溝108の底面108aにエピタキシャル結晶が成長するのを阻止することができるからである。
また、分離溝108を図3の(b)に示す形態に作製すると、エピタキシャル基板100の反りが低減でき、大きいウェハを結晶成長する工程やチップを加工する工程が実施しやすくなり、諸特性の面内均一性が向上する効果もある。
照射するレーザーの波長は、3−5族窒化物半導体に吸収できる程度に短い波長であればよい。例えば、バンドギャップよりエネルギーが大きい光であると吸収は大きいので、主なる六方晶系3−5族窒化物半導体がGaNの場合、GaNのバンドギャップは3.4eV程度なので、365nm程度より短い波長の光であればよい。用いることができるレーザーとして、YAG、YVO4 の3倍高調波(波長355nm)または4倍高調波(波長266nm)、ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)等のエキシマ、等が挙げられる。エネルギー均一性の観点からは、YAG或いはYVO4 レーザーが好ましい。
照射する光は、上記に限定されたものではなく、例えば3−5族窒化物半導体に不純物、欠陥等を導入し、バンドギャップ内準位を生成する等をして、3−5族窒化物半導体への吸収が大きくした場合には、バンドギャップよりエネルギーが小さい光でもよい。
レーザー光を用いる場合の発振形態として、連続発振、ノーマルパルス発振、Qスイッチパルス発振が挙げられるが、熱影響を小さくする観点から、nsオーダーの短パルスと高ピークパワーを有するCW励起Qスイッチパルス発振が好ましい。照射するレーザーのエネルギーは、特に限定されないが、大き過ぎると3−5族窒化物半導体に損傷を与えることがある。
また、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶厚が厚くなるほど、レーザー加工の際に発生する削りカス量が増え、歩留まりに影響する場合がある。この削りカスの再付着を防止するために、レーザー加工前にレジスト、表面保護材等の保護材をコートして、削りカスを除去してもよい。特に、20μm以上とエピタキシャル結晶厚が厚く分画されたエピタキシャル結晶層上に、第二の結晶成長により機能層を含む六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長する場合に効果がある。
半導体素子チップの大きさは、特に限定されないが、100μm2 〜100mm2 程度が挙げられ、好ましくは10000μm2 〜25mm2 、より好ましくは40000μm2 〜10mm2 である。
エピタキシャル結晶の側面、すなわち、分離溝108の溝壁面、は傾斜していてもよい。傾斜した側面の作製方法には、フォトレジストに傾斜側面を形成し、エッチングする方法、又は等方性エッチングと異方性エッチングとを組み合わせる方法などを用いることができる。
フォトレジストに傾斜側面を形成する方法は、フォトレジストの熱処理によるリフローを利用する方法である。フォトレジストのリフローはフォトレジストの構成材料にもよるが、通常130℃以上の温度で生じパターンの端部に傾斜面を生じさせることができる。図4に示す傾斜角αは熱処理温度が高いほど大きくなる。好ましい熱処理温度は130℃以上250℃以下である。130℃以下ではリフローが起こらず傾斜角αは略90度になり好ましくない。250℃以上では傾斜角αが大きくなりすぎ好ましくない。より好ましくは135℃以上230℃以下であり、更に好ましくは140℃以上210℃以下である。このようにして形成した傾斜側面を有するフォトレジストを用いて、ICPドライエッチングなどの異方性エッチングを行うことにより、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶の側面109に傾斜面かつ粗面を形成することができる。
等方性エッチングと異方性エッチングとを組み合わせる方法とは、3−5族窒化物半導体を含むエピタキシャル結晶の表面に一旦異種材料膜を形成した後、この上にフォトレジストでパターンを形成し、RIEなどの等方性エッチングを行うことにより、傾斜側面を異種材料膜に形成し、次にこの傾斜側面の形成された異種材料膜をマスクにしてICPドライエッチングなどの異方性エッチングを行うことにより、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶の側面109に傾斜側面を形成する方法である。異種材料膜としては、SiO2 などの酸化膜、SiNなどの窒化膜やAl、Cu、Niなどの金属膜を用いることができる。
次に、エピタキシャル結晶の下にあるn−GaN層103を露出するメサ加工を行う(図3の(c))。このメサ加工段階でもエピタキシャル結晶の新しい側面が露出するので、本発明の側面の加工となる。引き続き、n+ 型層107の上にn+ 電極110を設ける。図3の(c)では、説明の簡単化のため、n+ 電極110の数は2つであるが、n+ 電極110の数は、実際には、エピタキシャル基板100を用いて製作する半導体デバイスチップの数だけ設けられる。n−GaN層103の上に、n電極111を作製する。これらのn電極111は、前記工程で設けたn+ 電極110に対応して設けられる。
しかる後、各n+ 電極110の上にそれぞれn+ 電極パッド112を設ける。これにより、エピタキシャル基板100は、成長用基板(サファイア基板)101上に形成されたバッファ層102及びn−GaN層103上に、発光デバイスとして機能する機能層が、それぞれ一対の電極が設けられた状態で、設けられている形態となっている。
この電極形成工程では、先ず、成長後の六方晶系3−5族窒化物半導体を含むエピタキシャル結晶表面に、必要に応じて洗浄を行い、Ni/Au、Ni/Au/Pt、Ni/ITO、Au粒子/Pt等からなるオーミックp電極、またはTi/Al、Al、V/Al、ITO、ZnO等からなるオーミックn+電極、ドライエッチング等によりメサ加工して、エピタキシャル結晶下層にある、露出したn型面にTi/Al、Al、V/Al、ITO、ZnO等からなるオーミックn電極を作製する。
しかる後、図3の(d)に示されるように素子分割する。必要に応じて、サファイア薄化するための研削や研磨、レーザスクライブ、ダイヤモンドスクライブなどを用いた分割ラインを入れるためのスクライブ、及びブレーキングの方法などによって各素子を分割すると、本発明の半導体素子チップとなる。ここで、各素子の分割を前記分離溝に沿って行うと、クラック等が抑えられ、生産性が向上し好ましい。また、必要に応じて、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶と成長用基板を剥離してもよい。成長用基板がサファイアの場合、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を電気絶縁性のサファイアから剥離することにより、サファイアによる放熱の妨げがなくなり、高い発光出力を示す高電流密度駆動が可能となる上、発熱に伴う素子破壊も低減されデバイスの信頼性が高くなるという利点がある。
六方晶系3−5族窒化物半導体を含むエピタキシャル結晶と成長用基板を剥離するためには、光照射によって成長用基板を剥離する方法、研磨により成長用基板を除去する方法、界面応力を利用した剥離方法、成長用基板とエピタキシャル結晶界面近傍を化学的エッチングすることにより成長用基板を剥離する方法等がある。ここで、分離溝108はその底面108aが成長用基板101に形成されていると、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長用基板から剥離すると、すぐに半導体素子チップになるので、工程が簡便になり好ましい。
次に、必要に応じて、各チップを、パッケージ或いはサブマウント材に、マウントする。マウント後、必要に応じて、各チップにワイヤーボンディング等して、樹脂等で封止することにより、半導体発光素子を製造することができる。
かくして、本発明の半導体素子が得られるが、この素子の実装型は、光取出し面が、電極側に存在するフェースアップ型発光素子、光取出し面が電極の反転面側に存在するフリップチップ型発光素子、縦方向に通電する縦型発光素子等のあらゆる発光素子に適用できる。
図5は、上述の工程B1〜B3を含んでいる本発明の別の実施形態を説明するための工程図である。
先ず、図5の(a)のように、成長用基板201の上にバッファ層202を成長させる。ここでは、成長用基板201はサファイアである。
次に、分離溝221を作製する(図5の(b))。分離溝221は、図3に示した実施形態における分離溝108と同様な趣旨で設けられるものである。この分離溝221の作製には、ドライエッチング、ウェットエッチング、レーザー加工、ダイサー加工等による方法が挙げられ、好ましくはドライエッチング、レーザー加工である。
分離溝221はバッファ層202を分画し、しかもその底面221aが成長用基板201に達するように形成されている。これは、後述する図5の(c)の工程で、バッファ層202の上に別のエピタキシャル結晶が成長(第2の結晶成長)する場合に、分離溝221内に結晶成長することがある。しかし、例えば分離溝221をレーザー加工してその底面221aが成長用基板201にまで達していると、底面221aの表面はサファイアをレーザー加工した加工面になるため、エピタキシャル結晶成長を抑える効果がある。
次に、図5の(c)において、バッファ層202の上にエピタキシャル結晶の成長により積層される層は、図3の(a)に示すそれと同様である。すなわち、203はn−GaN層である。204は、InGaN層204A〜204EとGaN層204F〜204Jとを交互に繰り返し積層し、InGaN層とGaN層との組を5組成長させて成る多重量子井戸層である。多重量子井戸層に接してキャップ層205が形成されており、これにより発光層が形成されている。206はp型層、207はn+ 型層である。なお、これらの各層は、分画された各バッファ層202のそれぞれの上に積層される。
次に、図5の(d)に示すように、エピタキシャル結晶下層のn−GaN層203を露出するメサ加工を行い、n+ 型層207の上にn+ 電極208を形成し、しかる後、各n−GaN層203上にn電極209を形成する。そして、各n+ 電極208の上にn+ 電極パッド210を形成する。そして、図5の(e)に示されるように、素子分割する。図5の(d)の工程は図3の(c)の工程に対応しており、図5の(e)の工程は図3の(d)の工程に対応している。
しかる後、必要に応じて、サファイア薄化するための研削や研磨、レーザスクライブ、ダイヤモンドスクライブなどを用いた分割ラインを入れるためのスクライブ、及びブレーキングの方法などによって各素子を分割すると、本発明の半導体素子チップとなる。
次に、必要に応じて、各チップを、パッケージ或いはサブマウント材に、マウントする。マウント後、必要に応じて、各チップにワイヤーボンディング等して、樹脂等で封止することにより、半導体素子を製造することができる。
以下、さらに具体的に本発明を実施例により説明するが、本発明は、これに限定されるものではない。
(比較例1)
成長用基板は430μm厚のサファイア(0001)面を鏡面研磨したものを用いた。この成長用基板上に、六方晶系3−5族窒化物半導体をエピタキシャル成長させた。エピタキシャル成長にはMOCVD法を用いた。1気圧で、サセプタの温度を485℃、キャリアガスを水素とし、キャリアガス、アンモニア及びTMGを供給して、厚みが約500ÅのGaNバッファ層を成長した。次に、サセプタ温度1040℃にして炉圧力を1/4気圧に落とし、キャリアガス、アンモニア及びTMGを供給してアンドープGaN層を形成した。続いて、キャリアガス、アンモニア、TMG及びシランを供給してSiドープGaN層を形成した。成長温度の1040℃から室温までゆっくりと冷却した。
続いて、再成長により、SiドープGaNからなるn型層、GaN、InGaNからなるダブルへテロ構造の障壁層と井戸層(多重量子井戸構造)、GaN、AlGaNからなるキャップ層、MgドープGaNからなるp型層、SiドープInGaNからなるn+ 型層を順に形成し、エピタキシャル結晶の厚さとして5μmの青色発光を示す六方晶系3−5族窒化物半導体を作製した。
成長後の3−5族窒化物半導体をN2 中700℃20分の熱処理をし、p型層を低抵抗のp型にした。
傾斜した側面を作製するために、ポジ型フォトレジスト(商品名PFI−241F、住友化学製)を用い、レジスト塗布、レジストベーキング120℃、4分を2回繰り返した。次に、オリフラ軸とフォトマスク(チップの側面パターンと平行と垂直、チップ形状は正方形)を平行にして、パターン露光した。このオリフラ軸は3−5族窒化物半導体で[11―20]軸(図1)となり、これは該3−5族窒化物半導体を含む半導体素子を構成する側面と[11−20]軸となす角度は0度と90度になる。また、パターニングのアライメント精度は±1度以下であった。
引き続きSOPDによるパターン現像、水洗を順次行った後、このフォトレジストのリフロー温度150℃、時間5分にした。
次にICPドライエッチングによって、サファイアが露出する深さまで、エピタキシャル結晶をエッチングし、メサ側面を傾斜露出させた。ICPドライエッチングに用いたエッチングガスは、Cl2 、CH2 Cl2 、Arの混合ガスであり、ガス流量は各々20、10、40sccm、圧力0.8Pa、ICPパワー200W、バイアスパワー100W、処理時間60minである。
ドライエッチング終了後、余分のマスクを除去するために、アセトン溶液による超音波洗浄、超純水による洗浄、硫酸と過酸化水素水の混合溶液による洗浄、超純水による洗浄の順序で行った。
以上のようにして得られた比較例1をSEM(加速電圧:3kV)で観察したところ、サファイアが露出し、サファイアに傾斜していた。傾斜した側面は、比較的平滑な側面であった。
次に、3−5族窒化物半導体のオーミックn電極を形成するためのn型層露出領域のパターニングを行った。具体的には、前記表面上に、前記同様レジスト塗布、レジストベーキング、パターン露光、パターン現像を順次行い、n型層露出領域のパターニングを行った。次にICPドライエッチングによって、n型層露出する深さまで、エピタキシャル結晶をエッチングし、n型層表面をメサ形状に露出させた。ICPドライエッチングに用いたエッチングガスは、Cl2 、CH2 Cl2 、Arの混合ガスであり、ガス流量は各々20、10、40sccm、圧力0.8Pa、ICPパワー200W、バイアスパワー100Wである。ドライエッチング終了後、余分のマスクを有機溶剤で除去した。
次に、3−5族窒化物半導体の表面にオーミックn+ 電極を形成するために、3−5族窒化物半導体表面の洗浄を、アセトン溶液による超音波洗浄、硫酸と過酸化水素水の混合溶液、超純水による超音波洗浄の順序で行った。次に、オーミックn+ 電極となるITO電極を形成するために、真空蒸着装置にてITOを140nm蒸着し、この表面上にレジスト塗布、レジストベーキング、パターン露光、パターン現像を順次行った後、塩化第二鉄水溶液と塩酸溶液とを1:1の割合で混合した溶液でエッチングすることにより、ITO電極パターンを形成した。パターン形成後、残存するレジストを剥離した。
次に、露出したn型層表面上に、オーミックn電極となるV/Al/Ti/Pt/Au電極を形成するために、この表面上にレジスト塗布、レジストベーキング、パターン露光、パターン現像を順次行った後、真空蒸着装置にてVを10nm蒸着し、引き続きAlを100nm蒸着し、引き続きTiを50nm蒸着し、引き続きPtを15nm、引き続きAuを200nm蒸着した。次に、リフトオフ法により、V/Al/Ti/Pt/Au電極パターンを形成した。
次に、ITO電極表面上に、n+ 電極パッドとなるTi/Pt/Au電極パッドを形成するために、この表面上にレジスト塗布、レジストベーキング、パターン露光、パターン現像を順次行った後、真空蒸着装置にてTiを50nm蒸着し、引き続きPtを15nm、引き続きAuを200nm蒸着した。次に、リフトオフ法により、Ti/Pt/Au電極パッドパターンを形成した。
次に、サファイア側を研削、研磨して、サンプル厚を約90μmにし、レーザースクライブ・ブレーキングの方法により、約420μm×420μmの目的の面積を有する半導体発光素子チップを作製した。スクライブラインは、前記サファイアが露出した分離溝に沿った形で作製し、同様ブレーキングを作製した。
このチップを、20mAで駆動させたところ、明瞭な青色発光を示した。光出力の測定で、この例の光出力値を1とした。
(実施例1)
メサ側面の作製条件を除いては、比較例1と同様にして、半導体素子チップを作製した。
傾斜した側面を作製するために、ポジ型フォトレジスト(商品名PFI−241F)を用い、レジスト塗布、レジストベーキング120℃、4分を2回繰り返した。次に、オリフラ軸とフォトマスクを45度なす角度にして、パターン露光した。これは、該3−5族窒化物半導体を含む半導体素子を構成する側面と[11−20]軸となす角度は45度と135度になる。また、パターニングのアライメント精度は±1度以下であった。次にSOPDによるパターン現像、水洗を順次行った後、このフォトレジストのリフロー温度150℃、時間5分にした。
次にICPドライエッチングによって、サファイアが露出する深さまで、エピタキシャル結晶をエッチングし、n型層メサ側面を傾斜露出させた。ICPドライエッチングに用いたエッチングガスは、Cl2 、CH2 Cl2 、Arの混合ガスであり、ガス流量は各々20、10、40sccm、圧力0.8Pa、ICPパワー200W、バイアスパワー100W、処理時間60minである。
以上のようにして得られた半導体素子をSEMで観察したところ、サファイアが露出し、サファイアに傾斜していた。比較例1と比べると、側面にうねりがあり、粗面な3−5族窒化物半導体の側面が形成できていた。
ドライエッチング終了後、余分のマスクを除去するために、アセトン溶液による超音波洗浄、超純水による洗浄、硫酸と過酸化水素水の混合溶液による洗浄、超純水による洗浄の順序で行った。
以降のパターニングは、前記で作製したオリフラ軸と45度なす角度で作製したパターンに合わせて作製したことを除いては、比較例1と同様にして、約420μm×420μmの目的の面積を有する半導体発光素子チップを作製した。
このチップを、20mAで駆動させたところ、明瞭な青色発光を示した。光出力は、比較例1の光出力の2倍であった。
(比較例2)
メサ側面の作製条件を除いては、比較例1と同様にして、半導体発光素子チップを作製した。
側面を作製するために、ポジ型フォトレジスト(商品名PFI−241F)を用い、レジスト塗布、レジストベーキング120℃、4分を2回繰り返した。次に、比較例1と同様、オリフラ軸とフォトマスク(チップの側面パターンと平行)を平行にして、パターン露光した。次にSOPDによるパターン現像、水洗を順次行った。
次にICPドライエッチングによって、サファイアが露出する深さまで、エピタキシャル結晶をエッチングし、メサ側面を傾斜露出させた。ICPドライエッチングに用いたエッチングガスは、Cl2 、CH2 Cl2 、Arの混合ガスであり、ガス流量は各々20、10、40sccm、圧力0.8Pa、ICPパワー200W、バイアスパワー100W、処理時間60minである。
ドライエッチング終了後、余分のマスクを除去するために、アセトン溶液による超音波洗浄、超純水による洗浄、硫酸と過酸化水素水の混合溶液による洗浄、超純水による洗浄の順序で行った。
このようにして得られた比較例2をSEMで観察したところ、サファイアが露出し、サファイア(0001)面に垂直な六方晶系3−5族窒化物半導体の側面が形成できていた。結晶方位関係から、該側面は{1−100}、{11−20}に相当する。
以降の工程は、比較例1と同様にして、約420μm×420μmの目的の面積を有する半導体発光素子チップを作製した。
このチップを、20mAで駆動させたところ、明瞭な青色発光を示した。光出力は、比較例1の光出力と同等であった。
(実施例2)
成長用基板上に第一の結晶成長により、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長させ、該エピタキシャル結晶を、3−5族窒化物半導体デバイスを構成する側面と[11−20]軸となす角度が15度と105度である軸に沿った側面加工により、目的のデバイスチップの面積と同程度以上の面積を有する複数の領域に分画し、続いて該分画されたエピタキシャル結晶層上に第二の結晶成長により素子機能部分を含む六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長したことを以外は、実施例1と同様にして、3−5族窒化物半導体発光素子を作製した。
成長用基板上に、六方晶系3−5族窒化物半導体をエピタキシャル成長させた。エピタキシャル成長にはHVPE法を用いた。全層厚として20μmまでアンドープGaN層を成長させた。
六方晶系3−5族窒化物半導体を含むエピタキシャル結晶の分離溝をレーザー光により作製した。照射したレーザー光は、CW励起YV04 レーザーの3倍高調波(波長355nm)をチョッパーにより周波数30kHzのパルスにしたものであり、Qスイッチパルス幅は8ns程度、発振モードはTEM0 0 、3倍高調波の出力は試料面で約0.2Wである。このレーザー光をエピタキシャル結晶表面側から入射させ、結晶表面に焦点位置が来るように照射した。加工方向は、オリフラ軸と45度なす角度にした。これは、該六方晶系3−5族窒化物半導体を含む半導体素子を構成する側面と[11−20]軸となす角度は45度と135度になる。そのステージを10mm/secでスキャンし、1ライン分の5回スキャン終了後、素子サイズである420μm、平行にステージを移動した。これを繰り返し、エピタキシャル結晶に網目状にレーザー光を照射させ、約420μm×420μmの目的のデバイスチップ面積を有する複数の領域に分画した。
続いて、再成長により、SiドープGaNからなるn型層、GaN、InGaNからなるダブルへテロ構造の障壁層と井戸層(多重量子井戸構造)、GaN、AlGaNからなるキャップ層、MgドープGaNからなるp型層、SiドープInGaNからなるn+ 型層を順に形成し、エピタキシャル結晶の厚さとして25μmの青色発光を示す3−5族窒化物半導体を作製した。
このようにして得られた実施例2の半導体素子をSEMで観察したところ、図6に示すようにサファイアが露出し、うねりをもつ粗面な3−5族窒化物半導体の側面が形成できていた。実施例2は、[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)の範囲内である45度(X=1)と135度(X=4)である軸に沿った加工で側面を製造したもので、図6は、結晶主面からみた側面の走査型電子顕微鏡(SEM)像である。このように、SEM観察により、うねりがある粗面を確認することができた。また、側面から観察しても[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)の範囲外である軸に沿った加工で側面を製造した場合と比較して、うねりがある粗面を確認することができた。これらの結果から、発光特性が向上する半導体素子を得られたことが判る。
以上の工程により、成長用基板上に第一の結晶成長により、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長させ、該エピタキシャル結晶を、3−5族窒化物半導体デバイスを構成する側面と[11−20]軸となす角度が45度と135度である軸に沿った側面加工により、目的のデバイスチップの面積と同程度以上の面積を有する複数の領域に分画し、 続いて該分画されたエピタキシャル結晶層上に第二の結晶成長によりデバイス動作部分を含む六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長した3−5族窒化物半導体から作製し、比較例1と同様にして、約420μm×420μmの目的の面積を有する半導体発光素子チップを作製した。
このチップを、20mAで駆動させたところ、明瞭な青色発光を示した。光出力は、比較例1の光出力の2倍であった。
(実施例3)
成長用基板を剥離することを除いては、実施例2と同様にして、半導体素子チップを作製した。
実施例2と同様にして、n+ 電極パッド作製まで行った後、成長用基板であるサファイアを剥離した。成長用基板であるサファイア剥離するために、サファイアからレーザー光照射を行った。照射した光は、CW励起YV04 レーザーの3倍高調波(波長355nm)をチョッパーにより周波数15kHzのパルスにしたものであり、Qスイッチパルス幅は8ns程度、発振モードはTEM0 0 、3倍高調波の出力は試料面で0.42Wである。この光をサファイア基板側から入射させ、サファイア/エピタキシャル結晶界面からGaN側450μmの位置に焦点位置が来るようにデフォーカスして照射した。試料を真空吸着でステージに固定し、そのステージを350mm/ secで線状にスキャンし、1ライン分のスキャン終了後、15μm、平行にステージを移動し、線状にスキャンを繰り返し、サファイア全面に光を照射させた。
光照射の終わった貼り合せ試料を、サファイアから観察するとサファイアとエピタキシャル結晶界面近傍の全面が、均一に透明から灰色に変色していることが分かった。この界面近傍の変色は、分析により調べたところ、主にGaであった。
光照射後の試料を、4インチ程度のリング治具上に固定した樹脂テープの中心部に載置した。樹脂テープは、約70μ厚のPVC/アクリル系ベースフィルムに約10μ厚、粘着力18gf/25mmの粘着層厚である。フィルム、粘着層両者とも薄く、粘着性の弱いものを用いた。
サファイアを剥離するために、樹脂テープ上に、サファイアを上にエピタキシャル結晶表面を下に載置した試料を約60℃に加熱し、サファイアを剥離した。この段階で、この樹脂テープ上にあるエピタキシャル結晶のサファイア剥離面を、バッファードフッ酸(BHF)、10分に浸し、サファイア分離時に残存したGaを除去した。
サファイア剥離面が上にある試料が載置してある前記樹脂テープから同種の樹脂テープへ移植したことにより、エピタキシャル結晶表面側を一括で上にした。これらにより約420μm×420μmの目的の面積を有する成長用基板であるサファイアが剥離した半導体素子チップを作製した。
このチップを、20mAで駆動させたところ、明瞭な青色発光を示した。光出力は、比較例1の光出力の2. 6倍であった。高電流で駆動させたところ、300mAまで、光出力が増加した。また960mAまで、素子破壊はしなかった。
六方晶系3−5族窒化物半導体の結晶構造を説明するための図。 本発明の方法による半導体素子構成側面の加工を説明するための加工工程図。 本発明の一実施形態をより具体的に説明するための工程図。 フォトレジストにより傾斜側面を形成する方法を説明するための図。 本発明の別の実施形態を説明するための工程図。 実施例の半導体素子をSEMで観察した様子を示す図。
符号の説明
100 エピタキシャル基板
101、201 成長用基板
102、202 バッファ層
103、203 n−GaN層
104、204 多重量子井戸層
104A〜104E、204A〜204E InGaN層
104F〜104J、204F〜204J GaN層
105、205 キャップ層
106、206 p型層
107、207 n+ 型層
108、221 分離溝
109、222 側面
110、208 n+ 電極
111、209 n電極
112、210 n+ 電極パッド

Claims (8)

  1. 六方晶系3−5族窒化物半導体を含む半導体素子の製造方法であって、
    前記半導体素子を構成する側面の結晶面を、{1−100}、{11−20}、{0001}、{1−101}、{1−102}、{1−123}、{11−22}のいずれかではない面に沿って加工をする工程を含むことを特徴とする半導体素子の製造方法。
  2. 前記半導体素子を構成する結晶主面が{0001}であり、前記半導体素子を構成する側面を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った加工をする請求項1に記載の半導体素子の製造方法。
  3. 六方晶系3−5族窒化物半導体を含む半導体素子の製造方法であって、
    成長用基板上に、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を、前記半導体素子を構成する結晶主面が{0001}になるように成長させる工程と、
    該エピタキシャル結晶を[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿って加工し前記半導体素子を構成する側面を形成する工程と
    を備えたことを特徴とする半導体素子の製造方法。
  4. 六方晶系3−5族窒化物半導体を含む半導体素子であって、バッファ層上に機能層が形成されて成る半導体素子の製造方法であって、
    前記半導体素子を構成する結晶主面が{0001}になるように、六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長をしてバッファ層を形成する工程と、
    該バッファ層を、[11−20]軸となす角度Y度がY=15+30X(X=0〜5の整数)である軸に沿った加工で複数の領域に分画し、分画された複数のバッファ層を形成する工程と、
    前記分画された複数のバッファ層のそれぞれの上に六方晶系3−5族窒化物半導体を含むエピタキシャル結晶を成長して前記機能層を形成する工程と
    を備えたことを特徴とする半導体素子の製造方法。
  5. 前記半導体素子が発光素子である請求項1、2、3又4に記載の半導体素子の製造方法。
  6. 前記側面が傾斜している請求項1、2、3、4又は5に記載の半導体素子の製造方法。
  7. 前記半導体素子が、n型3−5族窒化物半導体層と、発光層としての3−5族窒化物半導体層と、p型3−5族窒化物半導体層と、n+ 型3−5族窒化物半導体層とをこの順で有するダブルへテロ構造の3−5族窒化物半導体を含むエピタキシャル結晶を有する請求項1、2、3、4、5又は6に記載の半導体素子の製造方法。
  8. 請求項1、2、3、4、5、6又は7に記載の方法によって製造された半導体素子。
JP2007125238A 2007-05-10 2007-05-10 半導体素子及びその製造方法 Pending JP2008282942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007125238A JP2008282942A (ja) 2007-05-10 2007-05-10 半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007125238A JP2008282942A (ja) 2007-05-10 2007-05-10 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008282942A true JP2008282942A (ja) 2008-11-20

Family

ID=40143524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007125238A Pending JP2008282942A (ja) 2007-05-10 2007-05-10 半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008282942A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140660B1 (ko) * 2010-03-23 2012-05-03 우리엘에스티 주식회사 3족 질화물 반도체 발광소자의 제조방법
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
US8575729B2 (en) 2010-05-18 2013-11-05 Panasonic Corporation Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140660B1 (ko) * 2010-03-23 2012-05-03 우리엘에스티 주식회사 3족 질화물 반도체 발광소자의 제조방법
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
US8575729B2 (en) 2010-05-18 2013-11-05 Panasonic Corporation Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法

Similar Documents

Publication Publication Date Title
JP5003033B2 (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP5194334B2 (ja) Iii族窒化物半導体デバイスの製造方法
TWI426620B (zh) 第iii-v族氮化物半導體之製造方法及發光元件之製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US20190259914A1 (en) Light emitting device with improved extraction efficiency
JP5180050B2 (ja) 半導体素子の製造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JP2001085736A (ja) 窒化物半導体チップの製造方法
JPH10114600A (ja) 発光素子および発光素子用ウエハならびにその製造方法
KR20070007137A (ko) 화합물 반도체 발광소자 웨이퍼의 제조방법
US20100155754A1 (en) Group III Nitride Semiconductor Light Emitting Device and Method for Producing the Same
JP2013542608A (ja) 複合基板の形成方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP5128335B2 (ja) GaN系半導体基板、その製造方法および半導体素子
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
JP2003347590A (ja) 半導体装置の製造方法
JP2002241198A (ja) GaN単結晶基板及びその製造方法
JP2008282942A (ja) 半導体素子及びその製造方法
JP2008053372A (ja) 半導体デバイスの製造方法
JP2015532012A (ja) 成形された基板を含む発光デバイス
JP2007123858A (ja) 3−5族窒化物半導体の製造方法
US20100155899A1 (en) Etching method, etching mask and method for manufacturing semiconductor device using the same
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2003332237A (ja) 半導体薄膜の製造方法