TWI679733B - Iii-v族化合物半導體基板及附磊晶層之iii-v族化合物半導體基板 - Google Patents

Iii-v族化合物半導體基板及附磊晶層之iii-v族化合物半導體基板 Download PDF

Info

Publication number
TWI679733B
TWI679733B TW107116939A TW107116939A TWI679733B TW I679733 B TWI679733 B TW I679733B TW 107116939 A TW107116939 A TW 107116939A TW 107116939 A TW107116939 A TW 107116939A TW I679733 B TWI679733 B TW I679733B
Authority
TW
Taiwan
Prior art keywords
main surface
epitaxial layer
substrate
particles
compound semiconductor
Prior art date
Application number
TW107116939A
Other languages
English (en)
Other versions
TW201901862A (zh
Inventor
藤原新也
Shinya Fujiwara
三好知顕
Tomoaki MIYOSHI
Original Assignee
日商住友電氣工業股份有限公司
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電氣工業股份有限公司, Sumitomo Electric Industries, Ltd. filed Critical 日商住友電氣工業股份有限公司
Publication of TW201901862A publication Critical patent/TW201901862A/zh
Application granted granted Critical
Publication of TWI679733B publication Critical patent/TWI679733B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

作為III-V族化合物半導體基板之InP基板於主表面上以0.22個/cm2 以下含有粒徑為0.19 μm以上之粒子或以20個/cm2 以下含有粒徑為0.079 μm以上之粒子。作為附磊晶層之III-V族化合物半導體基板的附磊晶層之InP基板包含上述InP基板與配置於InP基板之主表面上之磊晶層，於磊晶層之厚度為0.3 μm時之主表面上以10個/cm2 以下含有等面積圓直徑為0.24 μm以上之LPD或以30個/cm2 以下含有等面積圓直徑為0.136 μm以上之LPD。藉此，本發明提供一種可減少於主表面上生長之磊晶層之缺陷的III-V族化合物半導體基板及附磊晶層之III-V族化合物半導體基板。

Description

III-V族化合物半導體基板及附磊晶層之III-V族化合物半導體基板
本發明係關於一種III-V族化合物半導體基板及附磊晶層之III-V族化合物半導體基板。本申請案係主張基於2017年5月26日提出申請之國際申請案PCT/JP2017/019722號之優先權，並引用上述國際申請案所記載之全部記載內容。
磷化銦基板、砷化鎵基板等III-V族化合物半導體基板較佳地用作半導體裝置之基板，為了於其主表面上使高品質之磊晶層生長而獲得高特性之半導體裝置，要求主表面之潔淨。
日本專利特開2010-248050號公報(專利文獻1)揭示一種銦磷基板之製造方法，其包括：準備銦磷基板(InP基板)之步驟、將銦磷基板利用硫酸過氧化氫水混合物洗淨之步驟、及於利用硫酸過氧化氫水混合物進行洗淨之步驟後將銦磷基板利用磷酸洗淨之步驟。進而，揭示一種銦磷基板，其係具有表面者，並且於上述表面，硫酸根離子之濃度為0.6ng/cm2以下，且與硫以外鍵結之氧之濃度及碳之濃度為40atomic%以下。
國際公開第2012/157476號(專利文獻2)揭示一種化合物半導體基 板，其係至少一主面經鏡面研磨之GaAs、InP、GaP等化合物半導體基板，並且該鏡面研磨面經含有氫(H)、碳(C)及氧(O)之有機物被覆。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-248050號公報
[專利文獻2]國際公開第2012/157476號
本揭示之第1態樣之III-V族化合物半導體基板係磷化銦基板(InP基板)，並且於主表面上以0.22個/cm2以下含有粒徑為0.19μm以上之粒子。
本揭示之第2態樣之III-V族化合物半導體基板係磷化銦基板(InP基板)，並且於主表面上以20個/cm2以下含有粒徑為0.079μm以上之粒子。
本揭示之第3態樣之附磊晶層(epilayer)之III-V族化合物半導體基板包含第1態樣之III-V族化合物半導體基板(即InP基板)、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層，於磊晶層之厚度為0.3μm時之主表面上以10個/cm2以下含有等面積圓直徑為0.24μm以上之光點缺陷(LPD)。
本揭示之第4態樣之附磊晶層(epilayer)之III-V族化合物半導體基板包含第2態樣之III-V族化合物半導體基板(即InP基板)、與配置於上述III- V族化合物半導體基板之上述主表面上之磊晶層，於上述磊晶層之厚度為0.3μm時之主表面上以30個/cm2以下含有等面積圓直徑為0.136μm以上之光點缺陷(LPD)。
本揭示之第5態樣之III-V族化合物半導體基板係導電性砷化鎵基板(導電性GaAs基板)，並且於主表面上以1.0個/cm2以下含有粒徑為0.079μm以上之粒子。
本揭示之第6態樣之附磊晶層(epilayer)之III-V族化合物半導體基板包含第5態樣之III-V族化合物半導體基板(即導電性GaAs基板)、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層，於上述磊晶層之厚度為5μm時之主表面上以5個/cm2以下含有等面積圓直徑為3.0μm以上之光點缺陷(LPD)。
本揭示之第7態樣之附磊晶層(epilayer)之III-V族化合物半導體基板包含III-V族化合物半導體基板、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層，上述III-V族化合物半導體基板係半絕緣性砷化鎵基板(半絕緣性GaAs基板)，並且於主表面上以12個/cm2以下含有粒徑為0.079μm以上之粒子，於上述磊晶層之厚度為5μm時之主表面上以10個/cm2以下含有等面積圓直徑為3.0μm以上之光點缺陷(LPD)。
10‧‧‧III-V族化合物半導體基板
10m‧‧‧主表面
20‧‧‧洗淨裝置
21‧‧‧保持器
23‧‧‧洗淨液罐
25‧‧‧腔室
C‧‧‧洗淨液
P1‧‧‧內周部
P2‧‧‧外周部
S10‧‧‧加工步驟
S20‧‧‧研磨步驟
S30‧‧‧粗洗淨步驟
S40‧‧‧精密洗淨步驟
S41‧‧‧硫酸過氧化氫水混合物洗淨步驟
S42‧‧‧磷酸洗淨步驟
S43‧‧‧乾燥步驟
S50‧‧‧保護膜形成步驟
圖1係表示半絕緣性InP基板(摻Fe)之主表面每1cm2之等面積圓直徑 0.19μm以上之粒子個數、與附磊晶層之半絕緣性InP基板(摻Fe)之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD個數之關係之一例的圖。
圖2係表示導電性InP基板(摻S)之主表面每1cm2之等面積圓直徑0.19μm以上之粒子個數、與附磊晶層之導電性InP基板(摻S)之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD個數之關係之一例的圖。
圖3係表示導電性InP基板(摻Sn)之主表面每1cm2之等面積圓直徑0.19μm以上之粒子個數、與附磊晶層之導電性InP基板(摻Sn)之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD個數之關係之一例的圖。
圖4係表示半絕緣性InP基板(摻Fe)之主表面每1cm2之等面積圓直徑0.079μm以上之粒子個數、與附磊晶層之半絕緣性InP基板(摻Fe)之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD個數之關係之一例的圖。
圖5係表示導電性InP基板(摻S)之主表面每1cm2之等面積圓直徑0.079μm以上之粒子個數、與附磊晶層之導電性InP基板(摻S)之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD個數之關係之一例的圖。
圖6係表示導電性InP基板(摻Sn)之主表面每1cm2之等面積圓直徑0.079μm以上之粒子個數、與附磊晶層之導電性InP基板(摻Sn)之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD個數之關係之一例的圖。
圖7係表示III-V族化合物半導體基板之主表面之內周部與外周部之一 例之概略俯視圖。
圖8係表示InP基板之製造方法之一例之流程圖。
圖9係表示III-V族化合物半導體基板之洗淨方法之一例之模式圖。
圖10係表示導電性GaAs基板之主表面每1cm2之等面積圓直徑0.19μm以上之粒子個數、與附磊晶層之導電性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD個數之關係之一例的圖。
圖11係表示導電性GaAs基板之主表面每1cm2之等面積圓直徑0.079μm以上之粒子個數、與附磊晶層之導電性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD個數之關係之一例的圖。
圖12係表示半絕緣性GaAs基板之主表面每1cm2之等面積圓直徑0.19μm以上之粒子個數、與附磊晶層之半絕緣性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD個數之關係之一例的圖。
圖13係表示半絕緣性GaAs基板之主表面每1cm2之等面積圓直徑0.079μm以上之粒子個數、與附磊晶層之半絕緣性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD個數之關係之一例的圖。
圖14係表示導電性GaAs基板及半絕緣性GaAs基板之製造方法之一例之流程圖。
[本揭示所欲解決之問題]
日本專利特開2010-248050號公報(專利文獻1)所揭示之銦磷基板存在如下問題：雖然其表面之硫酸根離子之濃度為0.6ng/cm2以下且與硫以 外鍵結之氧之濃度及碳之濃度為40atomic%以下，雜質之濃度得到降低，但有於其上生長之磊晶層之缺陷變多之情形。
國際公開第2012/157476號所揭示之化合物半導體基板存在如下問題：雖然可將鏡面研磨面中之雜質維持為較低，但有於其上生長之磊晶層之缺陷變多之情形。
因此，本發明之目的在於解決上述問題，提供一種可減少於主表面上生長之磊晶層之缺陷且主表面上之雜質較少、即主表面潔淨之III-V族化合物半導體基板及附磊晶層之III-V族化合物半導體基板。
[本揭示之效果]
根據本揭示，可提供一種能夠減少於主表面上生長之磊晶層之缺陷且主表面上之雜質較少、即主表面潔淨之III-V族化合物半導體基板及附磊晶層之III-V族化合物半導體基板。
[本發明之實施形態之說明]
首先，列舉本發明之實施態樣進行說明。
[1]本發明之第1態樣之III-V族化合物半導體基板係InP基板(磷化銦基板，以下相同)，並且於主表面上以0.22個/cm2以下含有粒徑為0.19μm以上之粒子。藉此，可減少配置於作為III-V族化合物半導體基板之InP基板之主面上的磊晶層之缺陷。
[2]本發明之第2態樣之III-V族化合物半導體基板係InP基板，並且於主表面上以20個/cm2以下含有粒徑為0.079μm以上之粒子。藉此，可減少配置於作為III-V族化合物半導體基板之InP基板之主面上的磊晶層之缺陷。
[3]第1態樣或第2態樣之III-V族化合物半導體基板(即InP基板)係半絕緣性InP基板(半絕緣性磷化銦基板，以下相同)，並且主表面可經保護膜被覆。藉此，將半絕緣性InP基板之主表面維持為潔淨。即，主表面經保護膜被覆之半絕緣性InP基板即便於保管1年後，亦可減少配置於保管後之InP基板之主面上之磊晶層之缺陷。此處，該保護膜於磊晶生長前之升溫過程中蒸發，不會殘留於磊晶生長前之表面。
[4]第1態樣或第2態樣之III-V族化合物半導體基板(即InP基板)係半絕緣性InP基板，並且保護膜可含有界面活性劑。藉此，將半絕緣性InP基板之主表面維持為更潔淨。
[5]第1態樣或第2態樣之III-V族化合物半導體基板(即InP基板)係半絕緣性InP基板，並且保護膜可具有0.3nm以上且3nm以下之厚度。藉此，將半絕緣性InP基板之主表面維持為更潔淨。
[6]第1態樣之III-V族化合物半導體基板係半絕緣性InP基板，並且可於主表面上以0.22個/cm2以下含有粒徑為0.19μm以上之粒子，主表面經 保護膜被覆，保護膜含有界面活性劑，且具有0.3nm以上且3nm以下之厚度。藉此，可進一步減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。
[7]第2態樣之III-V族化合物半導體基板係半絕緣性InP基板，並且可於主表面上以20個/cm2以下含有粒徑為0.079μm以上之粒子，主表面經保護膜被覆，保護膜含有界面活性劑，且具有0.3nm以上且3nm以下之厚度。藉此，可進一步減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。
[8]本發明之第3態樣之附磊晶層之III-V族化合物半導體基板(附磊晶層之III-V族化合物半導體基板，以下相同)包含第1態樣之III-V族化合物半導體基板(即InP基板)與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為0.3μm時之主表面上以10個/cm2以下含有等面積圓直徑為0.24μm以上之LPD(光點缺陷)。藉此，可獲得包含缺陷較低之磊晶層之附磊晶層之InP基板。
[9]本發明之第4態樣之附磊晶層之III-V族化合物半導體基板(附磊晶層(epitaxial layer)之III-V族化合物半導體基板)包含第2態樣之III-V族化合物半導體基板(即InP基板)與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為0.3μm時之主表面上以30個/cm2以下含有等面積圓直徑為0.136μm以上之LPD(光點缺陷)。藉此，可獲得包含缺陷較低之磊晶層之附磊晶層之InP基板。
[10]本發明之第5態樣之III-V族化合物半導體基板係導電性GaAs基板(導電性砷化鎵基板，以下相同)，並且於主表面上以1.0個/cm2以下含有粒徑為0.079μm以上之粒子。藉此，可減少配置於作為III-V族化合物半導體基板之導電性GaAs基板之主面上的磊晶層之缺陷。
[11]本發明之第6態樣之附磊晶層之III-V族化合物半導體基板(附磊晶層(epitaxial layer)之III-V族化合物半導體基板)包含第5態樣之III-V族化合物半導體基板(即導電性GaAs基板)與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為5μm時之主表面上以5個/cm2以下含有等面積圓直徑為3.0μm以上之LPD(光點缺陷)。藉此，可獲得包含缺陷較低之磊晶層之附磊晶層之導電性GaAs基板。
[12]本發明之第7態樣之附磊晶層之III-V族化合物半導體基板(附磊晶層(epitaxial layer)之III-V族化合物半導體基板)包含III-V族化合物半導體基板、與配置於III-V族化合物半導體基板之主表面上之磊晶層，III-V族化合物半導體基板為半絕緣性GaAs基板(半絕緣性砷化鎵基板，以下相同)，並且於主表面上以12個/cm2以下含有粒徑為0.079μm以上之粒子，於磊晶層之厚度為5μm時之主表面上以10個/cm2以下含有等面積圓直徑為3.0μm以上之光點缺陷。藉此，可獲得包含缺陷較低之磊晶層之附磊晶層之III族化合物半導體基板(即附磊晶層之i-GaAs基板)。
[本發明之實施形態之詳細內容] ≪實施形態1≫
<III-V族化合物半導體基板>
本實施形態之III-V族化合物半導體基板係InP基板(磷化銦基板)，並且於主表面上以0.22個/cm2以下、較佳為以0.11個/cm2以下含有粒徑為0.19μm以上之粒子。作為本實施形態之III-V族化合物半導體基板之InP基板由於主表面每1cm2之粒徑為0.19μm以上之粒子之個數為較少之0.22個/cm2以下，故而可減少配置於InP基板之主面上之磊晶層之缺陷。
此處，粒子係指附著於晶圓(包含基板及/或磊晶層之板狀者)之主表面上之微粒子。主表面每1cm2之粒子之個數係根據於暗室內之聚光燈下在晶圓之主表面上所觀察到之光散射亮點、即LPD(光點缺陷)進行評價。又，缺陷係指晶圓之主表面上之LPD，根據於暗室內之聚光燈下在晶圓之主表面上所觀察到之光散射亮點進行評價。又，磊晶層係指藉由於基板之主表面上進行磊晶生長所形成之層。
本發明者等人對為了減少配置於InP基板之主表面上的磊晶層之主表面之LPD所需要之InP基板之主表面之各種特性進行了研究。如圖1~圖3所示，發現InP基板之主表面每單位面積之粒徑為0.19μm以上之粒子之個數與配置於該InP基板之主表面上之磊晶層之厚度為0.3μm時之主表面每單位面積之等面積圓直徑為0.24μm以上之LPD之個數之間具有正相關關係。進而，發現藉由將InP基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數設為0.22個/cm2以下(較佳為0.11個/cm2以下)，可將配置於InP基板上之磊晶層之厚度為0.3μm時之主表面每1cm2之等面積圓直徑0.24 μm以上之LPD之個數降低至10個/cm2以下(較佳為6個/cm2以下)。再者，根據先前之經驗，設想磊晶層之LPD越低則半導體裝置之劣化越少。如此，完成本實施形態之發明。
此處，InP基板之主表面上之粒子之粒徑係指與作為LPD測定之粒子之面積為等面積之圓之直徑。又，磊晶層之主表面上之LPD之等面積圓直徑係指與所測定之LPD之面積為等面積之圓之直徑。
又，InP基板之主表面每1cm2之粒徑0.19μm以上之粒子及磊晶層之主表面每1cm2之等面積圓直徑為0.24μm以上之LPD之個數係使用波長488nm之氬離子雷射作為上述聚光燈之光源而進行測定。作為測定裝置，例如可列舉Tencor公司製造之Surfscan 6220等。
又，參照圖7，關於作為III-V族化合物半導體基板之InP基板之主表面上之粒徑為0.19μm以上之粒子，就均勻地減少配置於InP基板之主表面上之磊晶層之缺陷之觀點而言，於主表面上呈同心圓狀分佈，於基板之外周部該分佈變大，存在於外周部P2之粒子個數相對於存在於整個主表面(內周部P1及外周部P2)之粒子個數之比率較佳為50%以上，更佳為70%以上。此處，於主表面，內周部P1係指中心之圓狀部分，外周部P2係指包圍內周部之環狀部分，內周部P1之面積與外周部P2之面積相等。又，粒子呈主表面之同心圓狀分佈係指主表面之同心圓上之粒子之存在機率同等。
本實施形態之InP基板亦可於基板內添加雜質原子。即，可為為了降低導電性而添加有Fe(鐵)原子之半絕緣性InP基板，亦可為為了提高導電性而添加有S(硫)原子及/或Sn(錫)原子之導電性InP基板。此處，半絕緣性InP基板係指例如比電阻為1×107Ω‧cm以上且5×108Ω‧cm以下之InP基板，導電性InP基板係指例如比電阻為1Ω‧cm以下之InP基板。
於本實施形態之InP基板中之半絕緣性InP基板中，上述主表面較佳為經保護膜被覆。藉此，抑制粒子及/或雜質原子對主表面之附著，而將主表面維持為潔淨。
上述保護膜並無特別限制，就藉由進一步抑制粒子及/或雜質原子對表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為含有界面活性劑。又，界面活性劑並無特別限制，就藉由進一步抑制粒子及/或雜質原子對表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為非離子性界面活性劑。作為非離子性界面活性劑，可較佳地列舉：分子量700~2000之聚氧伸烷基烷基醚、聚氧乙烯烷基醚、聚氧乙烯烷基苯醚等高級醇系或烷基酚系、蔗糖脂肪酸鹽/酯、山梨醇酐脂肪酸酯、聚氧乙烯山梨醇酐脂肪酸酯、聚氧乙烯脂肪酸酯、烷醇醯胺等脂肪酸系等。
關於保護膜之厚度，就藉由使保護膜進一步抑制粒子及/或雜質原子對主表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為0.3nm以上，更佳為0.5nm以上。又，就抑制主表面之污點之觀點而言，較佳為3nm以下，更佳為2nm以下。保護膜之厚度係藉由橢偏儀(Photonic Lattice 公司製造之SE-101)進行測定。
於本實施形態之InP基板中之半絕緣性InP基板中，藉由利用保護膜被覆其主表面，即便為保管1年後之半絕緣性InP基板，亦可減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。此處，該保護膜於磊晶生長前之升溫過程中蒸發，不會殘留於磊晶生長前之表面。
本實施形態之InP基板中之半絕緣性InP基板較佳為於主表面上以0.22個/cm2以下含有粒徑為0.19μm以上之粒子，主表面經保護膜被覆，保護膜含有界面活性劑，且具有0.3nm以上且3nm以下之厚度。藉此，可進一步減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。
<III-V族化合物半導體基板之製造方法>
參照圖8，作為本實施形態之III-V族化合物半導體基板之InP基板之製造方法並無特別限制，就高效率地製造本實施形態之InP基板之觀點而言，較佳為包括：加工步驟S10，其係藉由對InP(磷化銦)結晶體進行加工而形成InP基板(磷化銦基板)；研磨步驟S20，其係對InP基板進行研磨；粗洗淨步驟S30，其係對經研磨之InP基板進行粗洗淨；及精密洗淨步驟S40，其係對經粗洗淨之InP基板進行精密洗淨。精密洗淨步驟S40較佳為包括：硫酸過氧化氫水混合物洗淨步驟S41，其係利用硫酸過氧化氫水混合物對經粗洗淨之InP基板進行洗淨；磷酸洗淨步驟S42，其係利用磷酸對經硫酸過氧化氫水混合物洗淨之InP基板進行洗淨；及乾燥步驟S43，其係對經磷酸洗淨之InP基板進行乾燥。
(加工步驟)
首先，於加工步驟S10中，藉由對InP結晶體進行切片加工及倒角加工而形成InP基板。此處，InP結晶體之製造方法並無特別限制，可較佳地使用VB(vertical Bridgman，垂直布里吉曼)法、VGF(Vertical Gradient Freeze，垂直梯度凝固)法、LEC(liquid encapsulation Czochralski，液封丘克拉斯基)法等。
(研磨步驟)
繼而，於研磨步驟S20中，對InP基板之主表面進行研磨。研磨方法並無特別限制，可較佳地使用機械研磨、機械化學研磨(CMP)、化學研磨等。
(粗洗淨步驟)
繼而，於粗洗淨步驟S30中，對主表面經研磨之InP基板進行粗洗淨。此處，粗洗淨係指用以去除附著於主表面之研磨劑、研磨液等之利用鹼性溶液之洗淨、利用氫氟酸溶液之洗淨、及利用鹼性溶液之洗淨。
(精密洗淨步驟)
繼而，於精密洗淨步驟S40中，進行硫酸過氧化氫水混合物洗淨步驟S41、磷酸洗淨步驟S42及乾燥步驟S43。於硫酸過氧化氫水混合物洗淨步驟S41中，利用硫酸過氧化氫水混合物(含有硫酸與過氧化氫之水溶液)對經粗洗淨之InP基板進行洗淨。藉此，可減少因粗洗淨而形成於InP基板之 主表面之有機膜及氧化膜、以及附著於主表面之Si(矽)等。於磷酸洗淨步驟S42中，利用磷酸對經硫酸過氧化氫水混合物洗淨之InP基板進行洗淨。藉此，可減少因硫酸過氧化氫水混合物洗淨而附著於InP基板之主表面之源自硫酸之SO4 2-、以及殘留於主表面之Si等。就提高硫酸過氧化氫水混合物洗淨步驟S41及磷酸洗淨步驟S42各者之洗淨效率之觀點而言，較佳為於硫酸過氧化氫水混合物洗淨步驟S41中進行利用硫酸過氧化氫水混合物之洗淨後，於磷酸洗淨步驟S42中進行利用磷酸之洗淨後，分別包括利用超純水沖洗之洗淨。此處，用於超純水沖洗之超純水係指電阻率(比電阻)為18MΩ‧cm以上、TOC(總有機體碳)未達10μg/L(升)、及微粒子數未達100個/L(升)之水。於乾燥步驟S43中，對經磷酸洗淨之InP基板進行乾燥。乾燥方法並無特別限制，就抑制粒子附著於主表面之觀點而言，較佳為旋轉乾燥法、IPA(異丙醇)蒸汽乾燥法、熱風乾燥法等。
參照圖9，精密洗淨步驟S40中之洗淨方式較佳為單片方式。尤其更佳為將成為洗淨對象面之主表面10m朝向下方以單片方式進行洗淨之面朝下-單片方式。具體而言，使用包含用以保持基板之保持器21、位於較保持器21更下側之洗淨液罐23及腔室25之洗淨裝置20，將作為III-V族化合物半導體基板10之InP基板以成為洗淨對象之主表面10m朝下而固定於保持器21，一面利用保持器21使III-V族化合物半導體基板10旋轉並且使洗淨液罐23移動，一面自主表面10m之下側將洗淨液C供給至主表面10m進行洗淨。根據該洗淨方式，由於主表面10m朝下，故而可防止自上方降下之粒子之附著，並且附著於主表面10m之粒子因重力而掉落而不會再附著，因此可顯著減少主表面10m上之粒子。藉由該洗淨方式，可使作為 III-V族化合物半導體基板10的InP基板之主表面10m上之粒徑為0.19μm以上之粒子成為0.22個/cm2以下、較佳為0.11個/cm2以下。
又，參照圖7，作為III-V族化合物半導體基板10的InP基板之主表面10m上之粒徑為0.19μm以上之粒子呈同心圓狀分佈，於基板之外周部該分佈變大，存在於外周部P2之粒子個數相對於存在於整個主表面(內周部P1及外周部P2)之粒子個數之比率較佳為50%以上，更佳為70%以上。
精密洗淨步驟S40中之先前之洗淨方式係將複數個InP基板以其等之主表面相對於水平面成為垂直之方式放入卡匣中並浸漬於洗淨槽中之垂直-批次方式。根據該垂直-批次方式，自卡匣及/或InP基板之污染之帶入較多，因此存在洗淨後之InP基板之主表面上之粒子較多之問題，難以消除該問題。
本實施形態之InP基板之製造方法藉由包括上述加工步驟S10、研磨步驟S20、粗洗淨步驟S30、及精密洗淨步驟S40，可高效率地製造主表面之粒子經顯著降低之InP基板。
(保護膜形成步驟)
本實施形態之InP基板中之半絕緣性InP基板之製造方法較佳為進而包括保護膜形成步驟S50，其係形成被覆半絕緣性InP基板之主表面之保護膜。藉由形成被覆半絕緣性InP基板之主表面之保護膜，可維持半絕緣性InP基板之主表面之潔淨。即，藉由利用保護膜被覆半絕緣性InP基板之 主表面，即便於保管1年後，亦可減少配置於該半絕緣性InP基板之主面上之磊晶層之缺陷。此處，該保護膜於磊晶生長前之升溫過程中蒸發，不會殘留於磊晶生長前之表面。
保護膜之形成方法並無特別限制，就高效率地形成均勻之保護膜之觀點而言，較佳為如國際公開第2012/157476號所記載，使用通常之批次方式之洗淨裝置，將半絕緣性InP基板浸漬於形成保護膜之液體(例如含有界面活性劑之水溶液)中後，進行旋轉乾燥之方法；或使用通常之單片方式之洗淨裝置，一面使半絕緣性InP基板旋轉，一面自半絕緣性InP基板之主表面之上側將形成保護膜之液體供給至主表面，藉此進行旋轉塗佈之方法。
≪實施形態2≫
<III-V族化合物半導體基板>
本實施形態之III-V族化合物半導體基板係InP基板(磷化銦基板)，並且於主表面上以20個/cm2以下、較佳為以15個/cm2以下含有粒徑為0.079μm以上之粒子。作為本實施形態之III-V族化合物半導體基板之InP基板由於主表面每1cm2之粒徑為0.079μm以上之粒子之個數為較少之20個/cm2以下，故而可減少配置於InP基板之主面上之磊晶層之缺陷。此處，粒子之含義、主表面每1cm2之粒子個數之評價、缺陷之含義及其評價、磊晶層之含義係與實施形態1之III-V族化合物半導體基板之情形相同，因此不再重複說明。
本發明者等人對為了減少配置於InP基板之主表面上之磊晶層之主表面之LPD所需要之InP基板之主表面之各種特性進行了研究。如圖4~圖6所示，發現InP基板之主表面每單位面積之粒徑為0.079μm以上之粒子之個數與配置於該InP基板之主表面上之磊晶層之厚度為0.3μm時之主表面每單位面積之等面積圓直徑為0.136μm以上之LPD之個數之間具有正相關關係。進而，發現藉由將InP基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數設為20個/cm2以下(較佳為15個/cm2以下)，可將配置於InP基板上之磊晶層之厚度為0.3μm時之主表面每1cm2之等面積圓直徑0.136μm以上之LPD之個數降低至30個/cm2以下(較佳為20個/cm2以下)。再者，根據先前之經驗，設想磊晶層之LPD越低則半導體裝置之劣化越少。如此，完成本實施形態之發明。
此處，InP基板之主表面上之粒子之粒徑係指與作為LPD測定之粒子之面積為等面積之圓之直徑。又，磊晶層之主表面上之LPD之等面積圓直徑係指與測定之LPD之面積為等面積之圓之直徑。
又，InP基板之主表面每1cm2之粒徑0.079μm以上之粒子及磊晶層之主表面每1cm2之等面積圓直徑為0.136μm以上之LPD之個數係使用波長405nm之半導體雷射作為上述聚光燈之光源進行測定。作為測定裝置，例如可列舉Topcon公司製造之WM-10等。
此處，於實施形態1之InP基板中，使用波長488nm之氬離子雷射對主表面每1cm2之粒徑0.19μm以上之粒子之個數進行評價。與此相對，於 實施形態2之InP基板中，使用波長405nm之半導體雷射對主表面每1cm2之粒徑0.079μm以上之粒子之個數進行評價。即，於實施形態2之InP基板中，與實施形態1之InP基板相比，將更小粒徑之粒子亦作為評價對象，因此更精密地評價基板之主表面之潔淨度。
又，參照圖7，關於作為III-V族化合物半導體基板之InP基板之主表面上之粒徑為0.079μm以上之粒子，就均勻地減少配置於InP基板之主表面上之磊晶層之缺陷之觀點而言，於主表面上呈同心圓狀分佈，於基板之外周部該分佈變大，存在於外周部P2之粒子個數相對於存在於整個主表面(內周部P1及外周部P2)之粒子個數之比率較佳為50%以上，更佳為70%以上。此處，於主表面中，內周部P1係指中心之圓狀部分，外周部P2係指包圍內周部之環狀部分，內周部P1之面積與外周部P2之面積相等。又，粒子呈主表面之同心圓狀分佈係指主表面之同心圓上之粒子之存在機率同等。
本實施形態之InP基板亦可於基板內添加雜質原子。即，可為為了降低導電性而添加有Fe(鐵)原子之半絕緣性InP基板，亦可為為了提高導電性而添加有S(硫)原子及/或Sn(錫)原子之導電性InP基板。
於本實施形態之InP基板中之半絕緣性InP基板中，上述主表面較佳為經保護膜被覆。藉此，抑制粒子及/或雜質原子對主表面之附著，而將主表面維持為潔淨。
上述保護膜並無特別限制，就藉由進一步抑制粒子及/或雜質原子對表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為含有界面活性劑。此處，界面活性劑並無特別限制，就藉由進一步抑制粒子及/或雜質原子對表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為非離子性界面活性劑。作為非離子性界面活性劑，可較佳地列舉：分子量700~2000之聚氧伸烷基烷基醚、聚氧乙烯烷基醚、聚氧乙烯烷基苯醚等高級醇系或烷基酚系、蔗糖脂肪酸鹽/酯、山梨醇酐脂肪酸酯、聚氧乙烯山梨醇酐脂肪酸酯、聚氧乙烯脂肪酸酯、烷醇醯胺等脂肪酸系等。
關於保護膜之厚度，就藉由使保護膜進一步抑制粒子及/或雜質原子對主表面之附著而進一步維持主表面之潔淨之觀點而言，較佳為0.3nm以上，更佳為0.5nm以上。又，就抑制主表面之污點之觀點而言，較佳為3nm以下，更佳為2nm以下。保護膜之厚度係藉由橢偏儀(Photonic Lattice 公司製造之SE-101)進行測定。
於本實施形態之InP基板中之半絕緣性InP基板中，藉由利用保護膜被覆其主表面，即便為保管1年後之半絕緣性InP基板，亦可減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。此處，該保護膜於磊晶生長前之升溫過程中蒸發，不會殘留於磊晶生長前之表面。
本實施形態之InP基板中之半絕緣性InP基板較佳為於主表面上以20個/cm2以下含有粒徑為0.079μm以上之粒子，主表面經保護膜被覆，保護膜含有界面活性劑，且具有0.3nm以上且3nm以下之厚度。藉此，可進 一步減少配置於半絕緣性InP基板之主面上之磊晶層之缺陷。
<III-V族化合物半導體基板之製造方法>
參照圖8，作為本實施形態之III-V族化合物半導體基板之InP基板之製造方法並無特別限制，就高效率地製造本實施形態之InP基板之觀點而言，較佳為包括：加工步驟S10，其係藉由對InP(磷化銦)結晶體進行加工而形成InP基板(磷化銦基板)；研磨步驟S20，其係對InP基板進行研磨；粗洗淨步驟S30，其係對經研磨之InP基板進行粗洗淨；及精密洗淨步驟S40，其係對經粗洗淨之InP基板進行精密洗淨。精密洗淨步驟S40較佳為包括：硫酸過氧化氫水混合物洗淨步驟S41，其係利用硫酸過氧化氫水混合物對經粗洗淨之InP基板進行洗淨；磷酸洗淨步驟S42，其係利用磷酸對經硫酸過氧化氫水混合物洗淨之InP基板進行洗淨；及乾燥步驟S43，其係對經磷酸洗淨之InP基板進行乾燥。本實施形態之InP基板中之半絕緣性InP基板之製造方法較佳為進而包括保護膜形成步驟S50，其係形成被覆半絕緣性InP基板之主表面之保護膜。藉由形成被覆半絕緣性InP基板之主表面之保護膜，可維持半絕緣性InP基板之主表面之潔淨。
本實施形態之InP基板之製造方法中之加工步驟、研磨步驟、粗洗淨步驟、及精密洗淨步驟係與實施形態1之InP基板之製造方法中之加工步驟、研磨步驟、粗洗淨步驟、及精密洗淨步驟分別相同，因此不再重複說明。又，本實施形態之InP基板中半絕緣性InP基板之製造方法中之保護膜形成方法亦與實施形態1之InP基板中半絕緣性InP基板之製造方法中之保護膜形成方法相同，因此不再重複說明。
≪實施形態3≫
<附磊晶層之III-V族化合物半導體基板>
本實施形態之附磊晶層(epilayer)之III-V族化合物半導體基板包含實施形態1之III-V族化合物半導體基板(即InP基板)、與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為0.3μm時之主表面上以10個/cm2以下(較佳為6個/cm2以下)含有等面積圓直徑為0.24μm以上之LPD(光點缺陷)。本實施形態之附磊晶層之III-V族化合物半導體基板(即附磊晶層之InP基板)係包含缺陷較低之磊晶層之附磊晶層之InP基板，可製造高特性之半導體裝置。
於本實施形態之附磊晶層之InP基板中，配置於InP基板之主表面上之磊晶層並無特別限制，就可使高品質之磊晶層生長之觀點而言，較佳為III-V族化合物半導體層。作為III-V族化合物半導體層，可較佳地列舉Al(鋁)、Ga(鎵)、In(銦)等第13族元素與N(氮)、P(磷)、As(砷)等第15族元素之化合物半導體層，例如可較佳地列舉InP層、InxGa1-xAsyP1-y層(0≦x<1、0<y≦1)等。
於本實施形態之附磊晶層之InP基板中，藉由於InP基板之主表面上使磊晶層生長而進行配置之方法並無特別限制，就使高品質之磊晶層生長之觀點而言，可較佳地列舉液相磊晶生長(LPE)法、氣相磊晶生長(VPE)法等。作為VPE法，可較佳地列舉氫化物VPE法、有機金屬氣相磊晶(MOVPE)法、分子束磊晶生長(MBE)法等。
≪實施形態4≫
<附磊晶層之III-V族化合物半導體基板>
本實施形態之附磊晶層(epilayer)之III-V族化合物半導體基板包含實施形態2之III-V族化合物半導體基板(即InP基板)、與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為0.3μm時之主表面上以30個/cm2以下(較佳為20個/cm2以下)含有等面積圓直徑為0.136μm以上之LPD(光點缺陷)。本實施形態之附磊晶層之III-V族化合物半導體基板(即附磊晶層之InP基板)係包含缺陷較低之磊晶層之附磊晶層之InP基板，可製造高特性之半導體裝置。
於本實施形態之附磊晶層之InP基板中，配置於InP基板之主表面上之磊晶層並無特別限制，就可使高品質之磊晶層生長之觀點而言，較佳為III-V族化合物半導體層。作為III-V族化合物半導體層，可較佳地列舉Al(鋁)、Ga(鎵)、In(銦)等第13族元素與N(氮)、P(磷)、As(砷)等第15族元素之化合物半導體層，例如可較佳地列舉InP層、InxGa1-xAsyP1-y層(0≦x<1、0<y≦1)等。
於本實施形態之附磊晶層之InP基板中，藉由於InP基板之主表面上使磊晶層生長而進行配置之方法係與實施形態4之附磊晶層之InP基板之情形相同，因此不再重複說明。
≪實施形態5≫
<III-V族化合物半導體基板>
本實施形態之III-V族化合物半導體基板係導電性GaAs基板(導電性砷化鎵基板)，並且於主表面上以1.0個/cm2以下、較佳為以0.6個/cm2以下含有粒徑為0.079μm以上之粒子。作為本實施形態之III-V族化合物半導體基板之導電性GaAs基板由於主表面每1cm2之粒徑為0.079μm以上之粒子之個數為較少之1.0個/cm2以下，故而可減少配置於導電性GaAs基板之主面上之磊晶層之缺陷。此處，導電性GaAs基板係指比電阻為1Ω‧cm以下之GaAs基板。又，導電性GaAs基板包含輸送電荷之載子為自由電子之n型GaAs基板與輸送電荷之載子為電洞之p型GaAs基板。又，粒子之含義、主表面每1cm2之粒子個數之評價、缺陷之含義及其評價、磊晶層之含義係與實施形態1及實施形態2之III-V族化合物半導體基板之情形相同，因此不再重複說明。
本發明者等人對為了減少配置於導電性GaAs基板之主表面上之磊晶層之主表面之LPD所需要之導電性GaAs基板之主表面之各種特性進行了研究。如圖11所示，發現導電性GaAs基板之主表面每單位面積之粒徑為0.079μm以上之粒子之個數與配置於該導電性GaAs基板之主表面上之磊晶層之厚度為5μm時之主表面每單位面積之等面積圓直徑為3.0μm以上之LPD之個數之間具有正相關關係。進而，發現藉由將導電性GaAs基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數設為1.0個/cm2以下(較佳為0.6個/cm2以下)，可將配置於導電性GaAs基板板上之磊晶層之厚度為5μm時之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數降低至5個/cm2以下(較佳為4個/cm2以下)。再者，根據先前之經驗，設想磊 晶層之LPD越低則半導體裝置之劣化越少。如此，完成本實施形態之發明。
此處，導電性GaAs基板之主表面上之粒子之粒徑係指與作為LPD測定之粒子之面積為等面積之圓之直徑。又，磊晶層之主表面上之LPD之等面積圓直徑係指與所測定之LPD之面積為等面積之圓之直徑。
又，導電性GaAs基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數係使用波長405nm之半導體雷射作為上述聚光燈之光源進行測定。作為測定裝置，例如可列舉Topcon公司製造之WM-10等。磊晶層之主表面每1cm2之等面積圓直徑為0.136μm以上之LPD之個數係使用波長405nm之半導體雷射或波長488nm之氬離子雷射等作為上述聚光燈之光源進行測定。作為測定裝置，例如可列舉Topcon公司製造之WM-10或Tencor公司製造之Surfscan 6220等。
此處，如圖10所示，關於導電性GaAs基板，即便使用波長488nm之氬離子雷射，對主表面每單位面積(1cm2)之粒徑0.19μm以上之粒子之個數、與配置於該導電性GaAs基板之主表面上之磊晶層之厚度為5μm時之主表面每單位面積(1cm2)之等面積圓直徑為18μm以上之LPD之個數的關係進行評價，亦未發現兩者存在相關關係。即，藉由上述方法，難以評價導電性GaAs基板之主表面之潔淨度。
又，參照圖7，關於作為III-V族化合物半導體基板之導電性GaAs基 板之主表面上之粒徑為0.079μm以上之粒子，就均勻地減少配置於導電性GaAs基板之主表面上之磊晶層之缺陷之觀點而言，於主表面上呈同心圓狀分佈，於基板之外周部該分佈變大，存在於外周部P2之粒子個數相對於存在於整個主表面(內周部P1及外周部P2)之粒子個數之比率較佳為50%以上，更佳為70%以上。此處，於主表面上，內周部P1係指中心之圓狀部分，外周部P2係指包圍內周部之環狀部分，內周部P1之面積與外周部P2之面積相等。又，粒子呈主表面之同心圓狀分佈係指主表面之同心圓上之粒子之存在機率同等。
本實施形態之導電性GaAs基板亦可於基板內添加賦予導電性之雜質原子。此種雜質原子並無特別限制，例如作為賦予n型導電性之供體摻雜劑，可列舉Si(矽)原子、Te(碲)原子等，作為賦予p型導電性之受體摻雜劑，可列舉Zn(鋅)原子等。
<III-V族化合物半導體基板之製造方法>
參照圖14，作為本實施形態之III-V族化合物半導體基板之導電性GaAs基板之製造方法並無特別限制，就高效率地製造本實施形態之導電性GaAs基板之觀點而言，較佳為包括：加工步驟S10，其係藉由對導電性GaAs(n型砷化鎵)結晶體進行加工而形成導電性GaAs基板；研磨步驟S20，其係對導電性GaAs基板進行研磨；粗洗淨步驟S30，其係對經研磨之導電性GaAs基板進行粗洗淨；及精密洗淨步驟S40，其係對經粗洗淨之導電性GaAs基板進行精密洗淨。此處，粗洗淨步驟S30較佳為包括利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。精密洗淨步驟S40較佳為包括 酸洗淨及利用超純水沖洗之洗淨。
(加工步驟)
首先，於加工步驟S10中，藉由對導電性GaAs結晶體進行切片加工及倒角加工而形成導電性GaAs基板。此處，導電性GaAs結晶體之製造方法並無特別限制，可較佳地使用VB(垂直布里吉曼)法、VGF(垂直梯度凝固)法、LEC(液封丘克拉斯基)法等。
(研磨步驟)
繼而，於研磨步驟S20中，對導電性GaAs基板之主表面進行研磨。研磨方法並無特別限制，可較佳地使用機械研磨、機械化學研磨(CMP)、化學研磨等。
(粗洗淨步驟)
繼而，於粗洗淨步驟S30中，對主表面經研磨之導電性GaAs基板進行粗洗淨。此處，粗洗淨係指用以去除附著於主表面之研磨劑、研磨液等之利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。此處，用於超純水沖洗之超純水係指電阻率(比電阻)為18MΩ‧cm以上、TOC(總有機體碳)未達10μg/L(升)、及微粒子數未達100個/L(升)之水。又，亦可重複進行複數次利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。此處，晶圓洗淨液並無特別限制，就導電性GaAs基板之主表面之潔淨效果較大之觀點而言，較佳為氫氧化四甲基銨水溶液等。
(精密洗淨步驟)
繼而，於精密洗淨步驟S40中，對主表面經研磨之導電性GaAs基板進行精密洗淨。此處，精密洗淨係指酸洗淨、利用超純水沖洗之洗淨及乾燥。用於酸洗淨之洗淨液並無特別限制，就導電性GaAs基板之主表面之潔淨效果較大之觀點而言，較佳為硝酸水溶液等。又，用於超純水沖洗之超純水與粗洗淨步驟中之用於超純水沖洗之超純水相同，因此不再重複說明。又，乾燥方法並無特別限制，就抑制粒子附著於主表面之觀點而言，較佳為旋轉乾燥法、IPA(異丙醇)蒸汽乾燥法、熱風乾燥法等。
參照圖9，精密洗淨步驟S40中之洗淨方式較佳為單片方式。尤其更佳為將成為洗淨對象面之主表面10m朝向下方以單片方式進行洗淨之面朝下-單片方式。具體而言，使用包含用以保持基板之保持器21、位於較保持器21更下側之洗淨液罐23及腔室25之洗淨裝置20，將作為III-V族化合物半導體基板10之導電性GaAs基板以成為洗淨對象之主表面10m朝下而固定於保持器21，一面藉由保持器21使III-V族化合物半導體基板10旋轉並且使洗淨液罐23移動，一面自主表面10m之下側將洗淨液C供給至主表面10m進行洗淨。根據該洗淨方式，由於主表面10m朝向下方，故而可防止自上方降下之粒子之附著，並且附著於主表面10m之粒子藉由重力而掉落而不會再附著，因此可顯著減少主表面10m上之粒子。根據該洗淨方式，可使作為III-V族化合物半導體基板10之導電性GaAs基板之主表面10m上之粒徑為0.079μm以上之粒子成為1.0個/cm2以下、較佳為0.6個/cm2以下。
又，參照圖7，作為III-V族化合物半導體基板10之導電性GaAs基板之主表面10m上之粒徑為0.079μm以上之粒子呈同心圓狀分佈，於基板之外周部該分佈變大，存在於外周部P2之粒子個數相對於存在於整個主表面(內周部P1及外周部P2)之粒子個數之比率較佳為50%以上，更佳為70%以上。
精密洗淨步驟S40中之先前之洗淨方式係將複數個導電性GaAs基板以其等之主表面相對於水平面成為垂直之方式放入卡匣中並浸漬於洗淨槽中之垂直-批次方式。根據該垂直-批次方式，自卡匣及/或導電性GaAs基板之污染之帶入較多，因此存在洗淨後之導電性GaAs基板之主表面上之粒子較多之問題，難以消除該問題。
本實施形態之n-GaAs基板之製造方法藉由包括上述加工步驟S10、研磨步驟S20、粗洗淨步驟S30、及精密洗淨步驟S40，可高效率地製造主表面上之粒子經顯著降低之導電性GaAs基板。
≪實施形態6≫
<附磊晶層之III-V族化合物半導體基板>
本實施形態之附磊晶層(epilayer)之III-V族化合物半導體基板包含實施形態5之III-V族化合物半導體基板(即導電性GaAs基板)、與配置於III-V族化合物半導體基板之主表面上之磊晶層，於磊晶層之厚度為5μm時之主表面上以5個/cm2以下(較佳為4個/cm2以下)含有等面積圓直徑為3.0μm以上之LPD(光點缺陷)。本實施形態之附磊晶層之III-V族化合物半導體基 板(即附磊晶層之導電性GaAs基板)係包含缺陷較低之磊晶層之附磊晶層之導電性GaAs基板，可製造高特性之半導體裝置。
於本實施形態之附磊晶層之導電性GaAs基板中，配置於導電性GaAs基板之主表面上之磊晶層並無特別限制，就可使高品質之磊晶層生長之觀點而言，較佳為III-V族化合物半導體層。作為III-V族化合物半導體層，可較佳地列舉Al(鋁)、Ga(鎵)、In(銦)等第13族元素與N(氮)、P(磷)、As(砷)等第15族元素之化合物半導體層，例如可較佳地列舉GaAs層、AlxGayIn1-x-yP層(0<x、0<y、x+y<1)、AlxGayIn1-x-yAs層(0<x、0<y<1、x+y≦1)等。
於本實施形態之附磊晶層之導電性GaAs基板中，藉由於導電性GaAs基板之主表面上使磊晶層生長而進行配置之方法係與實施形態4之附磊晶層之InP基板之情形相同，因此不再重複說明。
≪實施形態7≫
本實施形態之態樣之附磊晶層(epilayer)之III-V族化合物半導體基板包含III-V族化合物半導體基板、與配置於III-V族化合物半導體基板之主表面上之磊晶層，III-V族化合物半導體基板係半絕緣性GaAs基板(半絕緣性砷化鎵基板)，並且於主表面上以12個/cm2以下(較佳為10個/cm2以下)含有粒徑為0.079μm以上之粒子，於磊晶層之厚度為5μm時之主表面上以10個/cm2以下(較佳為6個/cm2以下)含有等面積圓直徑為3.0μm以上之光點缺陷。藉此，可獲得包含缺陷較低之磊晶層之附磊晶層之III族化合 物半導體基板(即附磊晶層之半絕緣性GaAs基板)。本實施形態之附磊晶層之III-V族化合物半導體基板(即附磊晶層之半絕緣性GaAs基板)係包含缺陷較低之磊晶層之附磊晶層之半絕緣性GaAs基板，可製造高特性之半導體裝置。此處，半絕緣性GaAs基板係指例如比電阻為1×107Ω‧cm以上且5×108Ω‧cm以下之GaAs基板。於GaAs基板之情形時，為了確保半絕緣性，亦可添加C(碳)等雜質原子。
本發明者等人發現，藉由對作為III-V族化合物半導體基板之半絕緣性GaAs基板以如圖9所示之上述面朝下-單片方式進行洗淨，使主表面每1cm2之粒徑為0.079μm以上之粒子之個數成為12個/cm2以下(較佳為10個/cm2以下)，可將配置於半絕緣性InP基板上之磊晶層之厚度為5μm時之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數降低至10個/cm2以下(較佳為6個/cm2以下)。再者，根據先前之經驗，設想磊晶層之LPD越低則半導體裝置之劣化越少。即，本實施形態之附磊晶層之III-V族化合物半導體基板(即附磊晶層之半絕緣性GaAs基板)係包含缺陷較低之磊晶層之附磊晶層之半絕緣性GaAs基板，可製造高特性之半導體裝置。
於本實施形態之附磊晶層之半絕緣性GaAs基板中，配置於半絕緣性GaAs基板之主表面上之磊晶層並無特別限制，就可使高品質之磊晶層生長之觀點而言，較佳為III-V族化合物半導體層。作為III-V族化合物半導體層，可較佳地列舉Al(鋁)、Ga(鎵)、In(銦)等第13族元素與N(氮)、P(磷)、As(砷)等第15族元素之化合物半導體層，例如可較佳地列舉GaAs層、AlxGayIn1-x-yP層(0<x、0<y、x+y<1)、AlxGayIn1-x-yAs層(0<x、 0<y<1、x+y≦1)等。
於本實施形態之附磊晶層之半絕緣性GaAs基板中，藉由於半絕緣性GaAs基板之主表面上使磊晶層生長而進行配置之方法係與實施形態4之附磊晶層之InP基板之情形相同，因此不再重複說明。
本實施形態之附磊晶層之半絕緣性GaAs基板之製造所使用之半絕緣性GaAs基板之製造方法並無特別限制，與實施形態5之導電性GaAs基板之製造方法同樣地，就高效率地製造本實施形態之半絕緣性GaAs基板之觀點而言，較佳為包括：加工步驟S10，其係藉由對半絕緣性GaAs(n型砷化鎵)結晶體進行加工而形成半絕緣性GaAs基板；研磨步驟S20，其係對半絕緣性GaAs基板進行研磨；粗洗淨步驟S30，其係對經研磨之半絕緣性GaAs基板進行粗洗淨；及精密洗淨步驟S40，其係對經粗洗淨之半絕緣性GaAs基板進行精密洗淨。此處，粗洗淨步驟S30較佳為包括利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。精密洗淨步驟S40較佳為包括酸洗淨及利用超純水沖洗之洗淨。半絕緣性GaAs基板之製造方法中之加工步驟S10、研磨步驟S20、粗洗淨步驟S30及精密洗淨步驟S40係與實施形態5之導電性GaAs基板之製造方法中之加工步驟S10、研磨步驟S20、粗洗淨步驟S30及精密洗淨步驟S40分別相同，因此不再重複說明。
又，於半絕緣性GaAs基板之製造方法中，較佳為進而包括保護膜形成步驟S50，其係形成被覆半絕緣性GaAs基板之主表面之保護膜。藉由形成被覆半絕緣性GaAs基板之主表面之保護膜，可維持半絕緣性GaAs基板 之主表面之潔淨。即，藉由利用保護膜被覆半絕緣性GaAs基板之主表面，即便於保管1年後，亦可減少配置於該半絕緣性GaAs基板之主面上之磊晶層之缺陷。此處，該保護膜於磊晶生長前之升溫過程中蒸發，不會殘留於磊晶生長前之表面。
保護膜之形成方法並無特別限制，就高效率地形成均勻之保護膜之觀點而言，較佳為如國際公開第2012/157476號所記載，使用通常之批次方式之洗淨裝置，將半絕緣性InP基板浸漬於形成保護膜之液體(例如含有界面活性劑之水溶液)中後，進行旋轉乾燥之方法；或使用通常之單片方式之洗淨裝置，一面使半絕緣性InP基板旋轉，一面自半絕緣性InP基板之主表面之上側將形成保護膜之液體供給至主表面，藉此進行旋轉塗佈之方法。
[實施例]
藉由以下之實驗例I~實驗例XX，對實施例、比較例及參考例進行詳細說明。此處，實驗例I~實驗例VI係與實施形態1之III-V族化合物半導體基板(即InP基板)及實施形態3之附磊晶層之III-V族化合物半導體基板(即附磊晶層之InP基板)對應者。又，實驗例VII~實驗例XII係與實施形態2之III-V族化合物半導體基板(即InP基板)及實施形態4之附磊晶層之III-V族化合物半導體基板(即附磊晶層之InP基板)對應者。又，實驗例XV及實驗例XVI係與實施形態5之III-V族化合物半導體基板(即導電性GaAs基板)及實施形態6之附磊晶層之III-V族化合物半導體基板(即附磊晶層之導電性GaAs基板)對應者。又，實驗例XIX及實驗例XX係與實施形態7之附 磊晶層之III-V族化合物半導體基板(即附磊晶層之半絕緣性GaAs基板)對應者。
(實驗例I)
1.加工
對藉由VB法所製造之添加Fe原子之半絕緣性之InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之半絕緣性InP基板。關於所製作之半絕緣性InP基板，比電阻係藉由霍耳測定法進行測定，結果為3×107Ω‧cm。
2.研磨
藉由機械研磨及化學機械研磨，將上述經加工之半絕緣性InP基板之主表面研磨成JIS B0601：2001所規定之主表面之算術平均粗糙度Ra為0.3nm以下之鏡面。
3.粗洗淨
藉由利用垂直-批次方式將上述經研磨之半絕緣性InP基板於10質量%之膽鹼水溶液中於室溫(25℃)下浸漬5分鐘，而進行利用鹼性溶液之洗淨，藉由於5質量%之氫氟酸水溶液中於室溫(25℃)下浸漬5分鐘而進行利用氫氟酸溶液之洗淨，進而藉由於5質量%之膽鹼水溶液中於室溫(25℃)下浸漬5分鐘而進行利用鹼性溶液之洗淨。
4.精密洗淨
藉由面朝下-單片方式或垂直-批次方式對上述經粗洗淨之半絕緣性InP基板進行精密洗淨。關於面朝下-單片方式，作為例I-M1~例I-M3，使用圖9所示之洗淨裝置，藉由硫酸過氧化氫水混合物洗淨、超純水沖洗、磷酸洗淨、及超純水沖洗進行精密洗淨。於硫酸過氧化氫水混合物洗淨中，於室溫(25℃)下對半絕緣性InP基板之主表面以1分鐘供給含有96質量%之硫酸及30質量%之過氧化氫之水溶液0.25L(升)，於超純水沖洗中，於室溫(25℃)下對半絕緣性InP基板之主表面以5分鐘供給超純水5L(升)，於磷酸洗淨中，於室溫(25℃)下對半絕緣性InP基板之主表面以1分鐘供給25質量%之磷酸水溶液0.2L(升)，於超純水沖洗中，於室溫(25℃)下對半絕緣性InP基板之主表面以5分鐘供給超純水5L(升)。關於垂直-批次方式，作為例I-B1~例I-B15，於硫酸過氧化氫水混合物洗淨中，於室溫(25℃)下將半絕緣性InP基板之主表面於含有96質量%之硫酸及30質量%之過氧化氫之水溶液20L(升)中浸漬2分鐘，於超純水沖洗中，於室溫(25℃)下對半絕緣性InP基板之主表面以15L(升)/分鐘供給超純水5分鐘，於磷酸洗淨中，將半絕緣性InP基板之主表面於25質量%之磷酸水溶液20L(升)中浸漬5分鐘，於超純水沖洗中，於室溫(25℃)下對半絕緣性InP基板之主表面以15L(升)/分鐘供給超純水5分鐘。
使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)，於增益係數4(Gain4)、通量中等(Throughput medium)之條件下，測定精密洗淨後之半絕緣性InP基板之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之粒徑為0.19μm以上之粒子之個數作為LPD(光點缺陷)。將半絕緣性InP基板之主表面每1cm2之粒徑0.19μm以上之粒子之 個數(個/cm2)及外周部相對於主表面之粒徑0.19μm以上之粒子個數之比率(%)彙總於表1。
5.磊晶層之生長
於精密洗淨後之半絕緣性InP基板之主面上藉由MOVPE法使作為磊晶層之厚度0.3μm之InP層生長。
使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)，於增益係數4、通量中等之條件下，測定所獲得之附磊晶層之半絕緣性InP基板之磊晶層之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之等面積圓直徑0.24μm以上之LPD(光點缺陷)之個數。將結果彙總於表1。進而，將InP基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD(光點缺陷)之個數的關係繪製於圖1。
參照表1及圖1，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少半絕緣性InP基板之主表面上之粒徑為0.19μm以上之粒子，其結果為，可減少附磊晶層之半絕緣性InP基板之磊晶層之主表面上之等面積圓直徑0.24μm以上之LPD。又，藉由將半絕緣性InP基板之主表面上之粒徑為0.19μm以上之粒子設為0.22個/cm2以下，可將附磊晶層之半絕緣性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.24μm以上之LPD降低至10個/cm2以下。
(實驗例II)
對以與實驗例I之例I-M1~例I-M3相同之方式所製作之半絕緣性InP基板，以與實驗例I相同之方式測定主表面每1cm2之粒徑為0.19μm以上之粒子之個數。
1.保護膜之形成
如國際公開第2012/157476號所記載，使用通常之單片方式之洗淨裝置，藉由一面使所獲得之半絕緣性InP基板旋轉，一面自半絕緣性InP基板之主表面之上側將作為含有界面活性劑之液體之和光純藥公司製造之NCW1001之0.08質量%水溶液供給至主表面上而進行旋轉塗佈，藉此形成厚度1.5nm之保護膜。保護膜之厚度係藉由橢偏儀(Photonic Lattice公司製造之SE-101)進行測定。
2.保管1年
將主表面經上述保護膜被覆之半絕緣性InP基板放入至單片托盤(Entegris公司製造)中，並放入至鋁製置物袋中抽真空後封入氮氣，進而，將該鋁製置物袋放入其他鋁製置物袋中抽真空後封入氮氣，於該狀態下保管1年。
3.磊晶層之生長
於保管1年後之經保護膜被覆之半絕緣性InP基板之主表面上，以與實驗例I相同之方式使作為磊晶層之厚度0.3μm之InP層生長。
使用Tencor公司製造之Surfscan 6220，於增益係數4、通量中等之條件下，測定所獲得之附磊晶層之半絕緣性InP基板之磊晶層之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之等面積圓直徑0.24μm以上之LPD(光點缺陷)之個數。
關於所獲得之附磊晶層之半絕緣性InP基板，保管1年之前之半絕緣性InP基板之主表面上之粒徑0.19μm以上之粒子為0.08個/cm2(即0.22個/cm2以下)，於保管1年後之半絕緣性InP基板之主表面上生長之厚度0.3μm之磊晶層之等面積圓直徑0.24μm以上之LPD為3.40個/cm2(即10個/cm2以下)。如此，藉由利用保護膜被覆半絕緣性InP基板之主表面，即便於保管1年後，亦可於半絕緣性InP基板之經保護膜被覆之主面上使缺陷較低之磊晶層生長。
(實驗例III)
對藉由VB法所製造之添加S原子之導電性InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之導電性InP基板。關於所製作之導電性InP基板，比電阻係藉由霍耳測定法進行測定，結果為1×10-3Ω‧cm。
於以與實驗例I相同之方式對上述經加工之導電性InP基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使厚度0.3μm之InP層(磊晶層)生長。與實驗例I同樣地將導電性InP基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒徑0.19μm以上之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD之個數(個/cm2)彙總於表2。進而，將導電性InP基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD之個數的關係繪製於圖2。
參照表2及圖2，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少導電性InP基板之主表面上之粒徑為0.19μm以上之粒子，其結果為，可減少附磊晶層之導電性InP基板之磊晶層之主表面上之等面積圓直徑0.24μm以上之LPD。又，藉由將導電性InP基板之主表面上之粒徑為0.19μm以上之粒子設為0.22個/cm2以下，可將附磊晶層之導電性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.24μm以上之LPD降低至10個/cm2以下。
(實驗例IV)
對藉由VB法所製造之添加Sn原子之n型導電性InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之導電性InP基板。關於所製作之導電性InP基板，比電阻係藉由霍耳測定法進行測定，結果為2×10-3Ω‧cm。
以與實驗例I相同之方式對上述經加工之導電性InP基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使厚度0.3μm之InP層(磊晶層)生長。與實驗例I同樣地將導電性InP基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD之個數(個/cm2)彙總於表3。進而，將InP基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之導電性InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD之個數的關係繪製於圖3。
參照表3及圖3，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少導電性InP基板之主表面上之粒徑為0.19μm以上之粒子，其結果為，可減少附磊晶層之導電性InP基板之磊晶層之主表面上之等面積圓直徑0.24μm以上之LPD。又，藉由將導電性InP基板之主表面上之粒徑為0.19μm以上之粒子設為0.22個/cm2以下，可將附磊晶層之導電性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.24μm以上之LPD降低至10個/cm2以下。
(實驗例V)
對藉由VB法所製造之添加Fe原子之半絕緣性InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之半絕緣性InP基板。關於所製作之半絕緣性InP基板，比電阻係藉由霍耳測定法進行測定，結果為3×107Ω‧cm。以與實驗例I相同之方式對上述經加工之半絕緣性InP基板之主表面進行研磨、粗洗淨及精密洗淨。
使用Topcon公司製造之WM-10(光源：波長405nm之半導體雷射)，於高入射模式、標準掃描模式之條件下，測定精密洗淨後之半絕緣性InP基板之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之粒徑為0.079μm以上之粒子之個數作為LPD(光點缺陷)。將半絕緣性InP基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數(個/cm2)及外周部相對於主表面之粒徑0.079μm以上之粒子個數之比率(%)彙總於表4。
於精密洗淨後之半絕緣性InP基板之主面上藉由MOVPE法使作為磊晶層之厚度0.3μm之InP層生長。使用Topcon公司製造之WM-10(光源：波長405nm之半導體雷射)，於高入射模式、標準掃描模式之條件下，測定所獲得之附磊晶層之半絕緣性InP基板之磊晶層之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之等面積圓直徑0.136μm以上之LPD(光點缺陷)之個數。將結果彙總於表4。進而，將半絕緣性InP基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數、與附磊晶層之半絕緣性InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD(光點缺陷)之個數的關係繪製於圖4。
參照表4及圖4，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少半絕緣性InP基板之主表面上之粒徑為0.079μm以上之粒子，其結果為，可減少附磊晶層之半絕緣性InP基板之磊晶層之主表面上之等面積圓直徑0.136μm以上之LPD。又，藉由將半絕緣性InP基板之主表面上之粒徑為0.079μm以上之粒子設為20個/cm2以下，可將附磊晶層之半絕緣性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.136μm以上之LPD降低至30個/cm2以下。
(實驗例VI)
對於以與實驗例V之例V-M1~例V-M3相同之方式製作之半絕緣性InP基板，以與實驗例V相同之方式測定主表面每1cm2之粒徑為0.079μm以上之粒子之個數。以與實驗例II相同之方式製作於主面上形成有保護膜之半絕緣性InP基板，保管1年。於保管1年後之經保護膜被覆之半絕緣性InP基板之主表面上，以與實驗例II相同之方式使作為磊晶層之厚度0.3μm之InP層生長。以與實驗例V相同之方式，測定保管1年之前之半絕緣性InP基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數、及磊晶層之主表面每1cm2之等面積圓直徑0.24μm以上之LPD之個數。
對於所獲得之附磊晶層之半絕緣性InP基板，保管1年之前之半絕緣性InP基板之主表面上之粒徑0.079μm以上之粒子為6.80個/cm2(即20個/cm2以下)，於保管1年後之半絕緣性InP基板之主表面上生長之厚度0.3μm之磊晶層之等面積圓直徑0.136μm以上之LPD為15.7個/cm2(即30個 /cm2以下)。如此，藉由利用保護膜被覆半絕緣性InP基板之主表面，即便於保管1年後，亦可於半絕緣性InP基板之經保護膜被覆之主面上使缺陷較低之磊晶層生長。
(實驗例VII)
對藉由VB法所製造之添加S原子之導電性InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之導電性InP基板。關於所製作之InP基板，比電阻係藉由霍耳測定法進行測定，結果為1×10-3Ω‧cm。
以與實驗例I相同之方式對上述經加工之導電性InP基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使厚度0.3μm之InP層(磊晶層)生長。與實驗例V同樣地將導電性InP基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒徑0.079μm以上之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD之個數(個/cm2)彙總於表5。進而，將導電性InP基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數、與附磊晶層之導電性InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD之個數的關係繪製於圖5。
參照表5及圖5，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少導電性InP基板之主表面上之粒徑為0.079μm以上之粒子，其結果為，可減少附磊晶層之導電性InP基板之磊晶層之主表面上之等面積圓直徑0.136μm以上之LPD。又，藉由將導電性InP基板之主表面上之粒徑為0.079μm以上之粒子設為20個/cm2以下，可將附磊晶層之導電性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.136μm以上之LPD降低至30個/cm2以下。
(實驗例VIII)
對藉由VB法所製造之添加Sn原子之導電性InP結晶體進行切片加工及倒角加工，而製作複數片直徑為3英吋且厚度為750μm之導電性InP基板。關於所製作之導電性InP基板，比電阻係藉由霍耳測定法進行測定，結果為2×10-3Ω‧cm。
以與實驗例I相同之方式對上述經加工之導電性InP基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使厚度0.3μm之InP層(磊晶層)生長。與實驗例V同樣地將導電性InP基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒徑0.079μm以上之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD之個數(個/cm2)彙總於表6。進而，將導電性InP基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數、與附磊晶層之導電性InP基板之磊晶層之主表面每1cm2之等面積圓直徑0.136μm以上之LPD之個數的關係繪製於圖6。
參照表6及圖6，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少導電性InP基板之主表面上之粒徑為0.079μm以上之粒子，其結果為，可減少附磊晶層之導電性InP基板之磊晶層之主表面上之等面積圓直徑0.136μm以上之LPD。又，藉由將導電性InP基板之主表面上之粒徑為0.079μm以上之粒子設為20個/cm2以下，可將附磊晶層之導電性InP基板之磊晶層之厚度為0.3μm時之主表面上之等面積圓直徑0.136μm以上之LPD降低至30個/cm2以下。
(實驗例IX)
1.加工
對藉由VB法所製造之添加Si原子之導電性GaAs結晶體進行切片加工及倒角加工，而製作複數片直徑為6英吋且厚度為750μm之導電性GaAs基板。關於所製作之導電性GaAs基板，比電阻係藉由霍耳測定法進行測定，結果為1×10-3Ω‧cm。
2.研磨
藉由機械研磨及化學機械研磨將上述經加工之導電性GaAs基板之主表面研磨成JIS B0601：2001所規定之主表面之算術平均粗糙度Ra為0.3nm以下之鏡面。
3.粗洗淨
藉由垂直-批次方式將上述經研磨之導電性GaAs基板於0.5體積%之 氫氧化四甲基銨水溶液中於室溫(25℃)下浸漬5分鐘，以超純水(電阻率(比電阻)為18MΩ‧cm以上、TOC(總有機體碳)未達10μg/L(升)、及微粒子數未達100個/L(升)，以下相同)沖洗3分鐘，於0.5體積%之氫氧化四甲基銨水溶液中於室溫(25℃)下浸漬5分鐘，於室溫(25℃)下浸漬於超純水中。
4.精密洗淨
對於上述經粗洗淨之導電性GaAs基板，以面朝下-單片方式或垂直-批次方式，藉由以下之酸洗淨、2次超純水沖洗及乾燥進行精密洗淨。關於面朝下-單片方式，作為例IX-M1~例IX-M3，使用圖9所示之洗淨裝置，於酸洗淨中於室溫(25℃)下對n-GaAs基板之主表面以1分鐘供給pH值5之硝酸水溶液1L(升)，於超純水沖洗中，於室溫(25℃)下對導電性GaAs基板之主表面以1分鐘供給超純水1L(升)。關於垂直-批次方式，作為例IX-B1~例IX-B13，於酸洗淨中，於室溫(25℃)下於pH值5之硝酸水溶液10L(升)中浸漬3分鐘，於超純水沖洗中，於室溫(25℃)下以15L(升)/分鐘供給超純水3分鐘。又，於乾燥中，於面朝下-單片方式及垂直-批次方式之任一方式中均進行離心振盪乾燥。
使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)，於增益係數4、通量中等之條件下，測定精密洗淨後之導電性GaAs基板之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之粒徑為0.19μm以上之粒子之個數作為LPD(光點缺陷)。將導電性GaAs基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數(個/cm2)及外周部相對於 主表面之粒徑0.19μm以上之粒子個數之比率(%)彙總於表7。
5.磊晶層之生長
於精密洗淨後之導電性GaAs基板之主面上，藉由MOVPE法使作為磊晶層之厚度5μm之Al0.5Ga0.5As層生長。
使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)，於增益係數4、通量中等之條件下，測定所獲得之附磊晶層之導電性GaAs基板之磊晶層之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之等面積圓直徑0.24μm以上之LPD(光點缺陷)之個數。將結果彙總於表7。進而，將n-GaAs基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之導電性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD(光點缺陷)之個數的關係繪製於圖10。
參照表7及圖10，藉由使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)之LPD之測定，難以對導電性GaAs基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之導電性GaAs基板之磊晶層之厚度3.0μm時之主表面每1cm2之等面積圓直徑18μm以上之LPD之個數之間的相關進行評價。
(實驗例X)
對藉由VB法所製造之添加Si原子之n型導電性GaAs結晶體進行切片加工及倒角加工，而製作複數片直徑為6英吋且厚度為750μm之導電性GaAs基板。關於所製作之導電性GaAs基板，比電阻係藉由霍耳測定法進行測定，結果為2×10-3Ω‧cm。以與實驗例IX相同之方式，對上述經加工之導電性GaAs基板之主表面進行研磨、粗洗淨及精密洗淨。
使用Topcon公司製造之WM-10(光源：波長405nm之半導體雷射)，於高入射模式、標準掃描模式之條件下，測定精密洗淨後之導電性GaAs基板之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之粒徑為0.079μm以上之粒子之個數作為LPD(光點缺陷)。將導電性GaAs基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數(個/cm2)及外周部相對於主表面之粒徑0.079μm以上之粒子個數之比率(%)彙總於表8。
於上述經加工之導電性GaAs基板之主面上，藉由MOVPE法使作為磊晶層之厚度5μm之Al0.5Ga0.5As層生長。使用Topcon公司製造之WM- 10(光源：波長405nm之半導體雷射)，於高入射模式、標準掃描模式之條件下，測定所獲得之附磊晶層之n-GaAs基板之磊晶層之主表面上之除距離外緣3mm之環狀部分以外之部分每1cm2之等面積圓直徑0.136μm以上之LPD(光點缺陷)之個數。將結果彙總於表10。進而，將導電性GaAs基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數、與附磊晶層之導電性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD(光點缺陷)之個數的關係繪製於圖11。
參照表8及圖11，藉由將精密洗淨自垂直-批次方式變更為面朝下-單片方式，可減少導電性GaAs基板之主表面上之粒徑為0.079μm以上之粒子，其結果為，可減少附磊晶層之導電性GaAs基板之磊晶層之厚度5μm時之主表面上之等面積圓直徑3.0μm以上之LPD。又，藉由將導電性GaAs基板之主表面上之粒徑為0.079μm以上之粒子設為1.0個/cm2以下，可將附磊晶層之導電性GaAs基板之磊晶層之厚度為5μm時之主表面上之等面積圓直徑3.0μm以上之LPD降低至5個/cm2以下。
(實驗例XI)
對藉由VB法所製造之添加C原子之半絕緣性之GaAs結晶體進行切片加工及倒角加工，而製作複數片直徑為6英吋且厚度為750μm之半絕緣性GaAs基板。關於所製作之半絕緣性GaAs基板，比電阻係藉由霍耳測定法進行測定，結果為2×108Ω‧cm。以與實驗例IX相同之方式對上述經加工之半絕緣性GaAs基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使磊晶層生長。
與實驗例IX同樣地將半絕緣性GaAs基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒徑0.19μm以上之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數(個/cm2)彙總於表9。進而，將半絕緣性GaAs基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數、與附磊晶層之半絕緣性GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD之個數的關係繪製於圖12。
參照表9及圖12，藉由使用Tencor公司製造之Surfscan 6220(光源：波長488nm之氬離子雷射)之LPD之測定，半絕緣性GaAs基板之主表面每1cm2之粒徑為0.19μm以上之粒子之個數與附磊晶層之半絕緣性GaAs基板之磊晶層之厚度5μm時之主表面每1cm2之等面積圓直徑18μm以上之LPD之個數之間的相關並不明確，但明確藉由利用面朝下-單片方式之主表面之洗淨，磊晶後之LPD較利用垂直-批次方式之主表面之洗淨之情形時變少。
即，藉由面朝下-單片方式進行精密洗淨之半絕緣性GaAs基板與藉由垂直-批次方式進行精密洗淨之半絕緣性GaAs基板相比，即便基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數為同等，亦可進一步降低配置於基板上之磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD之個數。具體而言，於附磊晶層之半絕緣性GaAs基板中，於主表面上以3.0個/cm2以下含有粒徑為0.19μm以上之粒子，於磊晶層之厚度為5μm時之主表面上以8.0個/cm2以下含有等面積圓直徑為18μm以上之LPD。但是，關於其之詳細原因並不明確。
(實驗例XII)
關於以與實驗例XI之例XI-M1~例XI-M3相同之方式製作之半絕緣性GaAs基板，以與實驗例IX相同之方式測定主表面每1cm2之粒徑為0.19μm以上之粒子之個數。以與實驗例II相同之方式，製作於主面上形成有保護膜之半絕緣性GaAs基板，保管1年。於保管1年後之經保護膜被覆之半 絕緣性GaAs基板之主表面上，以與實驗例IX相同之方式使作為磊晶層之厚度5μm之Al0.5Ga0.5As層生長。以與實驗例IX相同之方式，測定保管1年之前之半絕緣性GaAs基板之主表面每1cm2之粒徑0.19μm以上之粒子之個數及磊晶層之主表面每1cm2之等面積圓直徑18μm以上之LPD之個數。
關於所獲得之附磊晶層之半絕緣性GaAs基板，保管1年之前之半絕緣性GaAs基板之主表面上之粒徑0.19μm以上之粒子為2.50個/cm2(即3.0個/cm2以下)，於保管1年後之半絕緣性GaAs基板之主表面上生長之厚度5μm之磊晶層之等面積圓直徑18μm以上之LPD為3.30個/cm2(即8.0個/cm2以下)。如此，藉由利用保護膜被覆半絕緣性GaAs基板之主表面，即便於保管1年後，亦可於半絕緣性GaAs基板之經保護膜被覆之主面上使缺陷較低之磊晶層生長。
(實驗例XIII)
對藉由VB法所製造之添加C原子之半絕緣性GaAs結晶體進行切片加工及倒角加工，而製作複數片直徑為6英吋且厚度為750μm之半絕緣性GaAs基板。關於所製作之半絕緣性GaAs基板，比電阻係藉由霍耳測定法進行測定，結果為2×108Ω‧cm。以與實驗例IX相同之方式對上述經加工之半絕緣性GaAs基板之主表面進行研磨、粗洗淨及精密洗淨後，於主表面上使磊晶層生長。
與實驗例X同樣地將半絕緣性GaAs基板之主表面每1cm2之粒徑 0.079μm以上之粒子之個數(個/cm2)、外周部相對於主表面之粒徑3.0μm以上之粒子個數之比率(%)、及磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數(個/cm2)彙總於表10。進而，將半絕緣性GaAs基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數與附磊晶層之i-GaAs基板之磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數的關係繪製於圖13。
參照表10及圖13，即便藉由使用Topcon公司製造之WM-10(光源：波長488nm之半導體雷射)之LPD之測定，半絕緣性GaAs基板之主表面每1cm2之粒徑為0.079μm以上之粒子之個數與附磊晶層之半絕緣性GaAs基板之磊晶層之厚度5μm時之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數之間的相關亦不明確，但明確藉由利用面朝下-單片方式之主表面之洗淨，磊晶後之LPD較利用垂直-批次方式之主表面之洗淨之情形時變少。
即，藉由面朝下-單片方式進行精密洗淨之半絕緣性GaAs基板與藉由垂直-批次方式進行精密洗淨之半絕緣性GaAs基板相比，即便基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數為同等，亦可進一步減少配置於基板上之磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數。具體而言，於附磊晶層之半絕緣性GaAs基板中，於主表面上以12個/cm2以下含有粒徑為0.079μm以上之粒子，於磊晶層之厚度為5μm時之主表面上以10個/cm2以下含有等面積圓直徑為3.0μm以上之光點缺陷。但是，關於其之詳細原因並不明確。
(實驗例XIV)
關於以與實驗例XIII之例XIII-M1~例XIII-M3相同之方式製作之半絕緣性GaAs基板，以與實驗例X相同之方式測定主表面每1cm2之粒徑為0.079μm以上之粒子之個數。以與實驗例II相同之方式，製作於主面上形成有保護膜之半絕緣性GaAs基板，保管1年。於保管1年後之經保護膜被 覆之半絕緣性GaAs基板之主表面上，以與實驗例IX相同之方式使作為磊晶層之厚度5μm之Al0.5Ga0.5As層生長。以與實驗例X相同之方式，測定保管1年之前之半絕緣性GaAs基板之主表面每1cm2之粒徑0.079μm以上之粒子之個數及磊晶層之主表面每1cm2之等面積圓直徑3.0μm以上之LPD之個數。
關於所獲得之附磊晶層之半絕緣性GaAs基板，保管1年之前之半絕緣性GaAs基板之主表面上之粒徑0.079μm以上之粒子為10.3個/cm2(即12個/cm2以下)，於保管1年後之半絕緣性GaAs基板之主表面上生長之厚度5μm之磊晶層之等面積圓直徑3.0μm以上之LPD為8.1個/cm2(即10個/cm2以下)。如此，藉由利用保護膜被覆半絕緣性GaAs基板之主表面，即便於保管1年後，亦可於半絕緣性GaAs基板之經保護膜被覆之主面上使缺陷較低之磊晶層生長。
應認為，此次所揭示之實施形態及實施例於所有方面均為例示，且無限制。本發明之範圍並非由上述實施形態及實施例而是由申請專利範圍表示，且意圖包含與申請專利範圍均等之含義、及範圍內之所有變更。

Claims (12)

  1. 一種III-V族化合物半導體基板，其係磷化銦基板，並且 於主表面上以0.22個/cm2以下含有粒徑為0.19 μm以上之粒子。
  2. 一種III-V族化合物半導體基板，其係磷化銦基板，並且 於主表面上以20個/cm2以下含有粒徑為0.079 μm以上之粒子。
  3. 如請求項1或2之III-V族化合物半導體基板，其中上述III-V族化合物半導體基板係半絕緣性磷化銦基板，並且 上述主表面經保護膜被覆。
  4. 如請求項3之III-V族化合物半導體基板，其中上述保護膜含有界面活性劑。
  5. 如請求項3之III-V族化合物半導體基板，其中上述保護膜具有0.3 nm以上且3 nm以下之厚度。
  6. 一種III-V族化合物半導體基板，其係半絕緣性磷化銦基板，並且 於主表面上以0.22個/cm2以下含有粒徑為0.19 μm以上之粒子， 上述主表面經保護膜被覆， 上述保護膜含有界面活性劑，且具有0.3 nm以上且3 nm以下之厚度。
  7. 一種III-V族化合物半導體基板，其係半絕緣性磷化銦基板，並且 於主表面上以20個/cm2以下含有粒徑為0.079 μm以上之粒子， 上述主表面經保護膜被覆， 上述保護膜含有界面活性劑，且具有0.3 nm以上且3 nm以下之厚度。
  8. 一種附磊晶層之III-V族化合物半導體基板，其包含如請求項1之III-V族化合物半導體基板、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層， 於上述磊晶層之厚度為0.3 μm時之主表面上以10個/cm2以下含有等面積圓直徑為0.24 μm以上之光點缺陷。
  9. 一種附磊晶層之III-V族化合物半導體基板，其包含如請求項2之III-V族化合物半導體基板、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層， 於上述磊晶層之厚度為0.3 μm時之主表面上以30個/cm2以下含有等面積圓直徑為0.136 μm以上之光點缺陷。
  10. 一種III-V族化合物半導體基板，其係導電性砷化鎵基板，並且 於主表面上以1.0個/cm2以下含有粒徑為0.079 μm以上之粒子。
  11. 一種附磊晶層之III-V族化合物半導體基板，其包含如請求項10之III-V族化合物半導體基板、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層， 於上述磊晶層之厚度為5 μm時之主表面上以5個/cm2以下含有等面積圓直徑為3.0 μm以上之光點缺陷。
  12. 一種附磊晶層之III-V族化合物半導體基板，其包含III-V族化合物半導體基板、與配置於上述III-V族化合物半導體基板之上述主表面上之磊晶層， 上述III-V族化合物半導體基板係半絕緣性砷化鎵基板，並且於主表面上以12個/cm2以下含有粒徑為0.079 μm以上之粒子， 於上述磊晶層之厚度為5 μm時之主表面上以10個/cm2以下含有等面積圓直徑為3.0 μm以上之光點缺陷。
TW107116939A 2017-05-26 2018-05-18 Iii-v族化合物半導體基板及附磊晶層之iii-v族化合物半導體基板 TWI679733B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017019722 2017-05-26
WOPCT/JP2017/019722 2017-05-26
WOPCT/JP2018/017452 2018-05-01
PCT/JP2018/017452 WO2018216440A1 (ja) 2017-05-26 2018-05-01 Ｉｉｉ－ｖ族化合物半導体基板およびエピタキシャル層付ｉｉｉ－ｖ族化合物半導体基板

Publications (2)

Publication Number Publication Date
TW201901862A TW201901862A (zh) 2019-01-01
TWI679733B true TWI679733B (zh) 2019-12-11

Family

ID=64395646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116939A TWI679733B (zh) 2017-05-26 2018-05-18 Iii-v族化合物半導體基板及附磊晶層之iii-v族化合物半導體基板

Country Status (6)

Country Link
US (2) US10964786B2 (zh)
EP (1) EP3514266A4 (zh)
JP (1) JP6477990B1 (zh)
CN (2) CN110234801B (zh)
TW (1) TWI679733B (zh)
WO (1) WO2018216440A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514266A4 (en) 2017-05-26 2022-05-11 Sumitomo Electric Industries, Ltd. GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER
JP7327714B1 (ja) 2022-09-16 2023-08-16 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070014915A1 (en) * 2005-06-22 2007-01-18 Sumitomo Electric Industries, Ltd. Method of Surface Treating Substrates and Method of Manufacturing III-V Compound Semiconductors
TW201201404A (en) * 2010-06-03 2012-01-01 Sumitomo Electric Industries Semiconductor component, optical sensing apparatus and manufacturing method for semiconductor component
TW201701337A (zh) * 2009-04-20 2017-01-01 Sumitomo Electric Industries 磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519846A (en) 1984-03-08 1985-05-28 Seiichiro Aigo Process for washing and drying a semiconductor element
JPH05291228A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd ウェーハ洗浄装置及び洗浄方法
JPH07211688A (ja) * 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
US6352592B1 (en) * 1998-01-16 2002-03-05 Silicon Valley Group, Thermal Systems Llc Free floating shield and semiconductor processing system
US6287178B1 (en) 1999-07-20 2001-09-11 International Business Machines Corporation Wafer carrier rinsing mechanism
WO2001033618A1 (fr) * 1999-10-29 2001-05-10 Matsushita Electric Industrial Co., Ltd. Procede de nettoyage de substrat et procede de fabrication de dispositif semi-conducteur
JP4350364B2 (ja) * 2002-12-12 2009-10-21 昭和電工株式会社 洗浄剤組成物、半導体ウェーハの洗浄方法および製造方法
EP1748481B1 (en) * 2004-05-19 2015-04-22 Nippon Mining & Metals Co., Ltd. Wafer storage container
JP2006016249A (ja) * 2004-07-01 2006-01-19 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板とＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板の洗浄方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
KR100691212B1 (ko) * 2006-11-17 2007-03-12 애플티(주) 반도체 웨이퍼 세정장치 및 이를 이용한 반도체 웨이퍼제조 장치
JP2009137776A (ja) * 2007-12-04 2009-06-25 Sumitomo Electric Ind Ltd ＧａＡｓ半導体基板およびその製造方法、ならびにＩＩＩ−Ｖ族化合物半導体デバイスおよびその製造方法
JP4697272B2 (ja) 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
JP2012218951A (ja) * 2011-04-05 2012-11-12 Jvc Kenwood Corp 半導体基板及び半導体基板の製造方法
DE112012002127B4 (de) 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
CN102456549B (zh) 2011-11-08 2014-06-25 北京通美晶体技术有限公司 磷化铟晶片及其表面清洗方法
JP5991036B2 (ja) * 2012-06-13 2016-09-14 住友電気工業株式会社 受光素子および光学装置
JP6229933B2 (ja) * 2013-09-27 2017-11-15 株式会社Ｓｃｒｅｅｎホールディングス 処理カップ洗浄方法、基板処理方法および基板処理装置
EP3514266A4 (en) 2017-05-26 2022-05-11 Sumitomo Electric Industries, Ltd. GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070014915A1 (en) * 2005-06-22 2007-01-18 Sumitomo Electric Industries, Ltd. Method of Surface Treating Substrates and Method of Manufacturing III-V Compound Semiconductors
TW201701337A (zh) * 2009-04-20 2017-01-01 Sumitomo Electric Industries 磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓
TW201201404A (en) * 2010-06-03 2012-01-01 Sumitomo Electric Industries Semiconductor component, optical sensing apparatus and manufacturing method for semiconductor component

Also Published As

Publication number Publication date
US11444161B2 (en) 2022-09-13
EP3514266A4 (en) 2022-05-11
US20200052075A1 (en) 2020-02-13
CN110234801B (zh) 2021-01-12
EP3514266A1 (en) 2019-07-24
CN112838122A (zh) 2021-05-25
US10964786B2 (en) 2021-03-30
WO2018216440A1 (ja) 2018-11-29
TW201901862A (zh) 2019-01-01
US20210057527A1 (en) 2021-02-25
JP6477990B1 (ja) 2019-03-06
CN110234801A (zh) 2019-09-13
JPWO2018216440A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
US7737043B2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
TWI625768B (zh) Compound semiconductor substrate
JP6296177B2 (ja) インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
US11444161B2 (en) Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
TWI722923B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI722922B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI735256B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
WO2023139759A1 (ja) Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法
KR101524930B1 (ko) 질화갈륨 기판의 n 표면용 세정용액 및 이를 이용한 질화갈륨 기판의 n 표면 세정방법