JP2012218951A - 半導体基板及び半導体基板の製造方法 - Google Patents
半導体基板及び半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2012218951A JP2012218951A JP2011083712A JP2011083712A JP2012218951A JP 2012218951 A JP2012218951 A JP 2012218951A JP 2011083712 A JP2011083712 A JP 2011083712A JP 2011083712 A JP2011083712 A JP 2011083712A JP 2012218951 A JP2012218951 A JP 2012218951A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- group
- semiconductor substrate
- gaas
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供する。
【解決手段】本発明の半導体基板の製造方法は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたSiオフ基板1に、(CH3)3Inガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するステップと、(CH3)3Inガスの供給を停止して熱処理されたSiオフ基板1の温度をGaAs層の成長温度まで低下させるステップと、Siオフ基板1上にGaAs層を成長させるステップとを含むことを特徴とする。
【選択図】図1
【解決手段】本発明の半導体基板の製造方法は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたSiオフ基板1に、(CH3)3Inガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するステップと、(CH3)3Inガスの供給を停止して熱処理されたSiオフ基板1の温度をGaAs層の成長温度まで低下させるステップと、Siオフ基板1上にGaAs層を成長させるステップとを含むことを特徴とする。
【選択図】図1
Description
本発明は、Si(シリコン)オフ基板上にGaAs(ガリウム砒素)をヘテロエピタキシャル成長させた半導体基板及び半導体基板の製造方法に関する。
GaAs基板は、発光ダイオードや半導体レーザ等の光デバイスのみならずトランジスタ等の電子デバイスや太陽電池等の光電変換デバイスに広く使用されている。GaAsに格子整合させたAlGaAs、AlGaInP等の材料系の選択によって幅広いエネルギー領域を利用できる。
一方で、低コスト化及び複合素子作製への取り組みから、GaAs基板より安価で豊富なSi基板を用いたデバイスを作製すべく、Si基板上にGaAsをヘテロエピタキシャル成長させることが盛んに研究されている。
Si基板上へのGaAsのヘテロエピタキシャル成長は、SiとGaAsの格子定数の差が大きいために成長欠陥が生じ易い。そこで、欠陥低減のために、バッファ層を挿入することが一般的に行われている。例えば、非特許文献1では、Si基板上に低温(400℃以下)、低速(0.1μm/h程度)で10nmほどGaAsを成長させ、その後に通常の成長条件でGaAsを成長させることが開示されており、このようなバッファ層の2段階成長によって成長欠陥を抑制することが提案されている。
一方、特許文献1に開示されているように、GaAsのヘテロエピタキシャル成長にはアンチフェーズドメインやオーダリングといった問題もある。アンチフェーズドメインは、Siのような無極性結晶にGaAsのような極性結晶を成長させる場合に生じ易く、積層原子の並びのずれから転位が生じてしまうものである。また、可視光域のエネルギーを利用する発光デバイスや太陽電池を作製する場合には、GaAsの上にAlGaInP系材料を積層することになるが、このような材料系ではオーダリングが問題となる。
これらの問題を解決するためには、基板表面を低指数面から傾斜させたオフ(off)基板の使用が効果的であることが知られている。オフ基板の使用にあたっては、GaAs成長層の傾斜方向の制御が課題となっており、特許文献1ではその制御手法の一つが提案されている。
M. Akiyama, Y. Kawarada and K. Kaminishi; J. Cryst. Growth 68 (1984) 21−26.
しかしながら、上述した特許文献1に開示された制御手法を用いたとしてもSiオフ基板上のGaAs成長層の欠陥密度は106cm−2程度あり、デバイスとして利用するには未だ3桁程多いのが現状である。この原因は主にSiとGaAsの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。
このようにSiオフ基板上にGaAsをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。
そこで、本発明は、上述した実情に鑑みて提案されたものであり、Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。
上記した目的を達成するために、本発明に係る半導体基板の製造方法は、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−V族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−V族化合物半導体層の成長温度まで低下させるステップと、前記IV族オフ基板上にIII−V族化合物半導体層を成長させるステップとを含むことを特徴とする。
また、本発明に係る半導体基板の製造方法におけるIII族原料ガスは、(CH3)3Inであることを特徴とする。
さらに、本発明に係る半導体基板は、IV族元素からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−V族化合物半導体層と、前記III−V族化合物半導体層表面の原子ステップ近傍に付着したIII族原子とを備えていることを特徴とする。
また、本発明に係る半導体基板のIII族原子はIn原子であることを特徴とする。
本発明に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板にIII族原料ガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するので、Siオフ基板表面の原子ステップ近傍にIII族半導体原子が付着して原子ステップ近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板上にGaAs層を低欠陥密度でヘテロエピタキシャル成長させることができる。
以下、本発明を適用した一実施形態について図面を参照して説明する。
図1は本実施形態に係る半導体基板の製造方法を説明するための図である。図1(A)に示すように、まずIV族元素であるSiの単結晶からなるSiオフ基板1を用意する。このSiオフ基板1は、主表面1Aが{1 0 0}面から<0 1 1>方向へ傾斜しており、主表面1Aの傾斜角度αは2°〜15°程度である。本実施形態では一例として10°としている。
ここで、{1 0 0}面とはGaAsの結晶構造において(0 0 1)面等の(1 0 0)面と結晶学的に等価な面を表しており、<0 1 1>方向とはGaAsの結晶構造において[0 −1 −1]方向等の[0 1 1]方向と結晶学的に等価な方向を表している。
また、図1(A)では、 Siオフ基板1の主表面1Aが、{1 0 0}面から<0 1 1>方向へ傾斜していることを分かりやすく表現するために、便宜上Siオフ基板1の裏面1Bに対して主表面1Aが傾斜しているように図示している。しかし、実際には主表面1Aと裏面1Bとは平行になるようにSiのインゴットから切り出され、その断面形状は平行四辺形となっているものである。
さらに、Siオフ基板1の主表面1Aは、厳密には原子レベルの極微小な段差を有する原子ステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、図1(A)では主表面1Aを実質的に平坦なものとして図示している。一方で、以下に示す図1(B)〜(D)では、Siオフ基板1の主表面にある原子ステップにIn原子が付着する様子を分かりやすく説明するために、原子ステップの階段状の構造を誇張して表現している。
次に、図1(B)に示すように、Siオフ基板1にIII族原料ガスである(CH3)3Inを供給しながらIII−V族化合物半導体層であるGaAs層の成長温度よりも高い温度で熱処理する。
具体的な処理方法としては、Siオフ基板1に対してMOCVD(有機金属化学気相成長法)により、H2キャリアガスを用いて(CH3)3Inガスを供給しながら700℃以上の高温下で熱処理する。これにより(CH3)3Inは基板表面の高温下で熱分解し、III族原子であるIn原子3がSiオフ基板1の表面に吸着する。このときIn原子3は原子ステップ(段差部)2の近傍では強く吸着するが、平坦な部分では再蒸発によって基板表面から脱離する。しかし、(CH3)3Inガスを供給している状態下ではIn原子3の吸着と脱離が平衡状態になる。
次に、図1(C)に示すように、(CH3)3Inガスの供給を止めてH2キャリアガスのみを供給している状態で、通常のGaAs層の成長温度である600℃程度まで温度を低下させる。このときSiオフ基板1の表面に付着していたIn原子3のほとんどは再蒸発して脱離するが、原子ステップ(段差部)2の近傍に付着しているIn原子3はSiオフ基板1との結合力が強いため、再蒸発せずに局在した状態となる。
次に、図1(D)に示すようにSiオフ基板1の上にIII−V族化合物半導体層であるGaAs層4をヘテロエピタキシャル成長させる。
具体的には、H2キャリアガスとともにIII族原料ガスである(CH3)3GaとV族原料ガスであるAsH3とを反応管内に供給し、GaAs層4の厚さが計10nmとなるように成長温度600℃で50分程度かけて成長させる。このときGaAs層4は、成長中の欠陥密度を低減させるため、低温GaAsバッファ層を用いた2段階成長によって成長させても良い。また、成長時にSiをドーピングすることによってn型半導体として作製することも可能である。
このようにしてGaAs層4を成長させると、原子ステップ(段差部)2の近傍ではIn原子のサーファクタント効果によって表面エネルギーが変調し続ける。その結果、GaAs層4の成長後の冷却過程で原子ステップの近傍に生じる局所的な応力を緩和することができ、これによって欠陥の発生を抑制することができる。したがって、本実施形態ではSiオフ基板1を用いた場合でも低欠陥密度のGaAs層4をヘテロエピタキシャル成長させることが可能となる。
上述したようにして、Siオフ基板1の上にGaAs層4をヘテロエピタキシャル成長させた半導体基板5を製造することができる。
[実施形態の効果]
以上詳細に説明したように、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1にIII族原料ガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するので、Siオフ基板1の表面にある原子ステップ(段差部)2の近傍にIII族半導体原子を付着させて原子ステップ(段差部)2の近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板1上にGaAs層4を低欠陥密度でヘテロエピタキシャル成長させることができる。
以上詳細に説明したように、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1にIII族原料ガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するので、Siオフ基板1の表面にある原子ステップ(段差部)2の近傍にIII族半導体原子を付着させて原子ステップ(段差部)2の近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板1上にGaAs層4を低欠陥密度でヘテロエピタキシャル成長させることができる。
また、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、III族原料ガスとして(CH3)3Inを供給して原子ステップ(段差部)2の近傍にIn原子3を付着させるので、In原子のサーファクタント効果によって原子ステップ(段差部)2の近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板1上にGaAs層4を低欠陥密度でヘテロエピタキシャル成長させることができる。
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
1 Siオフ基板
2 原子ステップ(段差部)
3 In原子
4 GaAs層
5 半導体基板
2 原子ステップ(段差部)
3 In原子
4 GaAs層
5 半導体基板
Claims (4)
- 主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−V族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、
前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−V族化合物半導体層の成長温度まで低下させるステップと、
前記IV族オフ基板上にIII−V族化合物半導体層を成長させるステップと
を含むことを特徴とする半導体基板の製造方法。 - 前記III族原料ガスは(CH3)3Inであることを特徴とする請求項1に記載の半導体基板の製造方法。
- IV族元素からなり、主表面を{1 0 0}面から<0 1 1>方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−V族化合物半導体層と、
前記III−V族化合物半導体層表面の原子ステップ近傍に付着したIII族原子と
を備えていることを特徴とする半導体基板。 - 前記III族原子はIn原子であることを特徴とする請求項3に記載の半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083712A JP2012218951A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083712A JP2012218951A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012218951A true JP2012218951A (ja) | 2012-11-12 |
Family
ID=47270868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011083712A Withdrawn JP2012218951A (ja) | 2011-04-05 | 2011-04-05 | 半導体基板及び半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012218951A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112838122A (zh) * | 2017-05-26 | 2021-05-25 | 住友电气工业株式会社 | Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板 |
-
2011
- 2011-04-05 JP JP2011083712A patent/JP2012218951A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112838122A (zh) * | 2017-05-26 | 2021-05-25 | 住友电气工业株式会社 | Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005303246A (ja) | 新規なSi基板上への高品質ZnSeエピタキシー層の成長方法 | |
US20070243703A1 (en) | Processes and structures for epitaxial growth on laminate substrates | |
KR20000025914A (ko) | Gan계 화합물 반도체 및 그의 결정성장 방법 | |
CN101378015B (zh) | Ⅲ族氮化物半导体和其制造方法 | |
JP2007070154A (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
JP4907476B2 (ja) | 窒化物半導体単結晶 | |
JP2001119104A (ja) | 半導体の製造方法 | |
KR100959290B1 (ko) | 질화물 반도체 및 그 제조 방법 | |
KR19990016925A (ko) | GaN 단결정 제조 방법 | |
JP2005268647A (ja) | 化合物半導体の製造方法、及び半導体装置の製造方法 | |
JPH09129651A (ja) | サファイア基板のサーマル・アニーリング方法及び装置 | |
JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
WO2012029216A1 (ja) | 化合物半導体の製造方法 | |
JP2006253617A (ja) | SiC半導体およびその製造方法 | |
JP2014526138A (ja) | 積層半導体基板およびその製造方法 | |
JP2012218951A (ja) | 半導体基板及び半導体基板の製造方法 | |
US20100264424A1 (en) | GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE | |
JP2004307253A (ja) | 半導体基板の製造方法 | |
JP2000150388A (ja) | Iii族窒化物半導体薄膜およびその製造方法 | |
US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
JP2010037139A (ja) | 半導体基板の製造方法 | |
JP2012038955A (ja) | 化合物半導体層の形成方法 | |
JP2005005723A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
JP2010040737A (ja) | 半導体基板及びその製造方法 | |
JP2011006304A (ja) | 窒化物半導体基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |