JPH02185037A - 短時間熱処理装置 - Google Patents
短時間熱処理装置Info
- Publication number
- JPH02185037A JPH02185037A JP517289A JP517289A JPH02185037A JP H02185037 A JPH02185037 A JP H02185037A JP 517289 A JP517289 A JP 517289A JP 517289 A JP517289 A JP 517289A JP H02185037 A JPH02185037 A JP H02185037A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- box
- lamp
- heat treatment
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007669 thermal treatment Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000002844 melting Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 38
- 239000004065 semiconductor Substances 0.000 abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 150000001875 compounds Chemical class 0.000 abstract description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 5
- 239000011733 molybdenum Substances 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 15
- 229910052736 halogen Inorganic materials 0.000 description 9
- 150000002367 halogens Chemical class 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はIILV族半導体単結晶基板にイオン注入した
後に短時間熱処理して導電層を形成するに際し、電気的
特性の面内均一性に優れた導電層が得られる短時間熱処
理装置に関する。
後に短時間熱処理して導電層を形成するに際し、電気的
特性の面内均一性に優れた導電層が得られる短時間熱処
理装置に関する。
(従来の技術)
近年、III + V族化合物半導体材料を用いた高速
デジタル集積回路の開発が進むにつれて、短時間熱処理
法の重要性がますます高まってきている。すなわち、ペ
テロ接合バイポーラ・トランジスタやペテロ接合電界効
果トランジスタなどの異種接合デバイスの製造プロセス
において、コンタクト抵抗の低減を目的としたイオン注
入が行われており、これらのデバイスの製造においては
、微細構造を持つ異種接合に大きな結晶損傷を与えない
熱処理法が要求されるが、この目的に現在量も適した方
法が短時間熱処理法である。また、この短時間熱処理法
は電界効果トランジスタの性能を高めるために重要な浅
く高濃度の動作層の形成にも適している。この方法を用
いることにより、動作層の不純物の再分布が抑えられる
ばかりでなく、高い電気的活性化率が得られることが知
られでいる。
デジタル集積回路の開発が進むにつれて、短時間熱処理
法の重要性がますます高まってきている。すなわち、ペ
テロ接合バイポーラ・トランジスタやペテロ接合電界効
果トランジスタなどの異種接合デバイスの製造プロセス
において、コンタクト抵抗の低減を目的としたイオン注
入が行われており、これらのデバイスの製造においては
、微細構造を持つ異種接合に大きな結晶損傷を与えない
熱処理法が要求されるが、この目的に現在量も適した方
法が短時間熱処理法である。また、この短時間熱処理法
は電界効果トランジスタの性能を高めるために重要な浅
く高濃度の動作層の形成にも適している。この方法を用
いることにより、動作層の不純物の再分布が抑えられる
ばかりでなく、高い電気的活性化率が得られることが知
られでいる。
通常、イオン注入されたIILV族化合物半導体基板を
短時間熱処理する方法としては、第4図に示すように石
英ガラス製炉芯管の内部に設置された試料を炉芯管の外
部からランプで照射するが、あるいは第5図に示すよう
に金属製チャンバーの内部に設置された試料を、同じく
チャンバー内に設置されたランプで照射する方法が一般
的であり、どちらの場合もランプの直接的な照射により
試料の加熱を行なっている。光源の種類としてはハロゲ
ン・ランプあるいはアーク・ランプが用いられている。
短時間熱処理する方法としては、第4図に示すように石
英ガラス製炉芯管の内部に設置された試料を炉芯管の外
部からランプで照射するが、あるいは第5図に示すよう
に金属製チャンバーの内部に設置された試料を、同じく
チャンバー内に設置されたランプで照射する方法が一般
的であり、どちらの場合もランプの直接的な照射により
試料の加熱を行なっている。光源の種類としてはハロゲ
ン・ランプあるいはアーク・ランプが用いられている。
(発明が解決しようとする問題点)
しかし上記のように、ランプの直接的な照射・加熱によ
りイオン注入層の活性化を行った場合、ランプの形状を
反映した電気抵抗の分布が試料に発生しやすいこと、お
よび基板の反りやスリップ線が発生しやすいことが知ら
れている。これらの問題は、ランプの形状を反映した基
板内面温度分布が熱処理中に発生することが原因と考え
られており、これらを防止するには熱処理時においてラ
ンプ照射光の均一化を図ることが必要不可欠である。
りイオン注入層の活性化を行った場合、ランプの形状を
反映した電気抵抗の分布が試料に発生しやすいこと、お
よび基板の反りやスリップ線が発生しやすいことが知ら
れている。これらの問題は、ランプの形状を反映した基
板内面温度分布が熱処理中に発生することが原因と考え
られており、これらを防止するには熱処理時においてラ
ンプ照射光の均一化を図ることが必要不可欠である。
本発明は以上述べたような従来の問題点を解決するため
になされたものであり、ランプ照射光の不均一性に基く
イオン注入活性層の不均一化および、基板の反りやスリ
ップ線の発生を非常に小さく抑制できる短時間熱処理装
置を提供することにある。
になされたものであり、ランプ照射光の不均一性に基く
イオン注入活性層の不均一化および、基板の反りやスリ
ップ線の発生を非常に小さく抑制できる短時間熱処理装
置を提供することにある。
(問題点を解決するための手段)
本発明はイオン注入したIILV族化合物半導体基板を
モリブデン、タングステン等の高融点金属製の箱の中に
設置し、箱の外部に設置されたハロゲン・ランプあるい
はアーク・ランプにより赤外線照射され加熱された箱出
体の内部へのふく射により該基板を加熱すると、基板に
反りを生じさせることがなく、スリップ線の発生を電気
的特性への影響を無視しうる程度に抑制し、電気的均−
製に優れた良好なイオン注入活性層を得ることができる
という実験事実に基くものである。
モリブデン、タングステン等の高融点金属製の箱の中に
設置し、箱の外部に設置されたハロゲン・ランプあるい
はアーク・ランプにより赤外線照射され加熱された箱出
体の内部へのふく射により該基板を加熱すると、基板に
反りを生じさせることがなく、スリップ線の発生を電気
的特性への影響を無視しうる程度に抑制し、電気的均−
製に優れた良好なイオン注入活性層を得ることができる
という実験事実に基くものである。
アニール時に該基板をモリブデン、タングステン等の高
融点金属製の箱の中に設置し、箱の外部に設置されたハ
ロゲン・ランプあるいはアーク・ランプにより赤外照射
され加熱された箱出体の内部へのふく射により該基板を
熱処理することにより基板の反りおよびスリップ線の発
生を抑制し、電気的均−製に優れた活性層を得られる理
由としては、ランプの直接的照射により試料を熱処理す
る従来の方法に比べてより均一性の優れた、金属製箱内
壁からの照射光で基板を加熱することにより、熱処理時
の基板内面の温度均一性を改善できるためである。
融点金属製の箱の中に設置し、箱の外部に設置されたハ
ロゲン・ランプあるいはアーク・ランプにより赤外照射
され加熱された箱出体の内部へのふく射により該基板を
熱処理することにより基板の反りおよびスリップ線の発
生を抑制し、電気的均−製に優れた活性層を得られる理
由としては、ランプの直接的照射により試料を熱処理す
る従来の方法に比べてより均一性の優れた、金属製箱内
壁からの照射光で基板を加熱することにより、熱処理時
の基板内面の温度均一性を改善できるためである。
(実施例)
以下に本発明の実施例について詳細に説明する。
面 方 位<ioo> LEC(Liquid Enc
apsulatedCzochralski)法アンド
ープ半絶縁性GaAs基板に注入エネルギー100Ke
VでSiを5X10 am 室温で注入した後、ハロ
ゲン・ランプを用いて950℃で5秒間熱処理した。
apsulatedCzochralski)法アンド
ープ半絶縁性GaAs基板に注入エネルギー100Ke
VでSiを5X10 am 室温で注入した後、ハロ
ゲン・ランプを用いて950℃で5秒間熱処理した。
第1図は、本発明の装置の構成を概略的に示す図であり
、GaAs基板3は高融点金属製の箱の内部に、石英ガ
ラス製のビンで設置されている他は従来例である第4図
の場合と同様である。イオン注入面は上向きでも下向き
でも構わない。
、GaAs基板3は高融点金属製の箱の内部に、石英ガ
ラス製のビンで設置されている他は従来例である第4図
の場合と同様である。イオン注入面は上向きでも下向き
でも構わない。
第2図は以上のような装置により短時間熱処理した試料
の表面平坦製を示したものであり、基板中心からの距離
と反りの大きさとの関係を示した図である。図中、Aは
上記実施例の方法により2インチのGaAs基板を熱処
理した場合を示し、Bは石英ガラス製ビンでGaAs基
板を支持し、ハロゲン・ランプの直接照射により熱処理
した場合を示し、Cは熱処理されていない基板を示す。
の表面平坦製を示したものであり、基板中心からの距離
と反りの大きさとの関係を示した図である。図中、Aは
上記実施例の方法により2インチのGaAs基板を熱処
理した場合を示し、Bは石英ガラス製ビンでGaAs基
板を支持し、ハロゲン・ランプの直接照射により熱処理
した場合を示し、Cは熱処理されていない基板を示す。
同図からハロゲン・ランプの直接照射光により熱処理し
た場合には基板に顕著な反りが発生しているのに対し、
該基板をタングステン製の箱の中に設置し、箱の外部に
設置されたハロゲン・ランプにより赤外照射され加熱さ
れた箱出体の内部へのふく射により該基板を熱処理する
本発明の場合には、基板の反りがほぼ完全に抑制されて
いることがわかる。また、スリップ線の発生についても
、従来方法においては基板周辺部に顕著な発生が認めら
れたが、本発明の方法によって熱処理された試料では、
その発生の程度が大幅に減少するとか確認された。第3
図は試料の面内方向のシート抵抗分布を示したもので、
基板中心からの距離とシート抵抗との関係を示した図で
ある。図中、Dは上記実施例の方法により短時間熱処理
した場合を示し、Eは石英ガラス製ピンでGaAs基板
を支持し、ハロゲン、ランプの直接照射光により熱処理
した従来方法による場合を示す。同図かられかるように
、Eの場合にはシート抵抗のうねりが観察される。この
うねりはアニール時のハロゲン・ランプの向きと垂直の
方向に発生していることが確かめられている。これに対
して、GaAs基板をタングステン製の箱の中に設置し
た本発明の装置を用いた場合には、抵抗値はほぼ一定で
ある。以上のことから本発明の装置を用いることにより
、熱処理後の基板面内における電気的特性の均一性が従
来技術に比べて著しく改善できることがわかる。
た場合には基板に顕著な反りが発生しているのに対し、
該基板をタングステン製の箱の中に設置し、箱の外部に
設置されたハロゲン・ランプにより赤外照射され加熱さ
れた箱出体の内部へのふく射により該基板を熱処理する
本発明の場合には、基板の反りがほぼ完全に抑制されて
いることがわかる。また、スリップ線の発生についても
、従来方法においては基板周辺部に顕著な発生が認めら
れたが、本発明の方法によって熱処理された試料では、
その発生の程度が大幅に減少するとか確認された。第3
図は試料の面内方向のシート抵抗分布を示したもので、
基板中心からの距離とシート抵抗との関係を示した図で
ある。図中、Dは上記実施例の方法により短時間熱処理
した場合を示し、Eは石英ガラス製ピンでGaAs基板
を支持し、ハロゲン、ランプの直接照射光により熱処理
した従来方法による場合を示す。同図かられかるように
、Eの場合にはシート抵抗のうねりが観察される。この
うねりはアニール時のハロゲン・ランプの向きと垂直の
方向に発生していることが確かめられている。これに対
して、GaAs基板をタングステン製の箱の中に設置し
た本発明の装置を用いた場合には、抵抗値はほぼ一定で
ある。以上のことから本発明の装置を用いることにより
、熱処理後の基板面内における電気的特性の均一性が従
来技術に比べて著しく改善できることがわかる。
試料を収納する箱の材質としては、モリブデンの他に、
タングステン、タンタル、ニオブ等、2000°C以上
の融点を有するすべての高融点金属およびそれらの合金
を用いることが可能である。箱の形状としては試料への
ふく射の均−製にすぐれ、かつ試料の加熱効率にすぐれ
たすべてのものが含まれ、また箱は特に密閉されている
必要はない。また、本発明は、lXl0〜5X10 c
m のSiイオン注入量で、熱処理温度を800〜1
150°Cとした場合についても有効であることが確認
された。また、イオン種についてはSiのほかS、 S
e、 Sn、 Te等のn型不純物やBe、 Mg、
Zeなどのp型不純物の活性化においても本発明の方法
は有効である。また、基板の寸法については、本実施例
で用いた2インチ径以外の寸法にたいしても本発明の方
法が適用でき、基板材料についても、GaAs以外にI
nP、AlGaAs、 InGaAsなどのあらゆるI
II−V族化合物半導体およびSiに適用できる。
タングステン、タンタル、ニオブ等、2000°C以上
の融点を有するすべての高融点金属およびそれらの合金
を用いることが可能である。箱の形状としては試料への
ふく射の均−製にすぐれ、かつ試料の加熱効率にすぐれ
たすべてのものが含まれ、また箱は特に密閉されている
必要はない。また、本発明は、lXl0〜5X10 c
m のSiイオン注入量で、熱処理温度を800〜1
150°Cとした場合についても有効であることが確認
された。また、イオン種についてはSiのほかS、 S
e、 Sn、 Te等のn型不純物やBe、 Mg、
Zeなどのp型不純物の活性化においても本発明の方法
は有効である。また、基板の寸法については、本実施例
で用いた2インチ径以外の寸法にたいしても本発明の方
法が適用でき、基板材料についても、GaAs以外にI
nP、AlGaAs、 InGaAsなどのあらゆるI
II−V族化合物半導体およびSiに適用できる。
以上のように、本発明の方法を用いることにより、従来
方法に比べて短時間熱処理時の基板の反りやスリップ線
の発生を大幅に低減でき、同時に、電気的特性の面内均
一性が大幅に向上できることが確認された。
方法に比べて短時間熱処理時の基板の反りやスリップ線
の発生を大幅に低減でき、同時に、電気的特性の面内均
一性が大幅に向上できることが確認された。
(発明の効果)
以上説明したように、本発明の装置によれば熱処理後の
III + V族化合物半導体に反りを生じさせること
なく、また電気的特性への影響を無視し得るほどスリッ
プ線の発生を低減することができ、優れた電気的均一性
を有する活性層を得ることができる。したがって、本発
明の装置を用いることにより、高速電界効果トランジス
タその他のデバイス特性の基板面内均一性を大幅に改善
することができる。
III + V族化合物半導体に反りを生じさせること
なく、また電気的特性への影響を無視し得るほどスリッ
プ線の発生を低減することができ、優れた電気的均一性
を有する活性層を得ることができる。したがって、本発
明の装置を用いることにより、高速電界効果トランジス
タその他のデバイス特性の基板面内均一性を大幅に改善
することができる。
第1図は本発明の装置の構成を概略的に示す図、第2図
は基板中心からの距離と反りとの関係を従来例と比較し
て示す図、第3図は基板中心がらの距離とシート抵抗と
の関係を従来例と比較して示す図、第4図および第5図
は従来装置の構成を概略的に示す図である。 1・・・ランプ、2・・・GaAs基板、3・・・高融
点金属製箱、4・・・石英ガラス製ピン、5・・・石英
ガラス製炉芯管、60.・金属製チャンバー
は基板中心からの距離と反りとの関係を従来例と比較し
て示す図、第3図は基板中心がらの距離とシート抵抗と
の関係を従来例と比較して示す図、第4図および第5図
は従来装置の構成を概略的に示す図である。 1・・・ランプ、2・・・GaAs基板、3・・・高融
点金属製箱、4・・・石英ガラス製ピン、5・・・石英
ガラス製炉芯管、60.・金属製チャンバー
Claims (1)
- 試料支持台と熱処理用ランプと、これらを収納するため
の容器とを備えた短時間熱処理装置において、前記容器
の内部には高融点金属製の箱を設け、この箱の中は試料
支持台が設置可能で、箱の外部には、前記ランプが配置
され、さらに箱とランプとの間隔はランプによる赤外照
射により箱の加熱可能な間隔であることを特徴とする短
時間熱処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP517289A JPH02185037A (ja) | 1989-01-11 | 1989-01-11 | 短時間熱処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP517289A JPH02185037A (ja) | 1989-01-11 | 1989-01-11 | 短時間熱処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02185037A true JPH02185037A (ja) | 1990-07-19 |
Family
ID=11603817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP517289A Pending JPH02185037A (ja) | 1989-01-11 | 1989-01-11 | 短時間熱処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02185037A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007221157A (ja) * | 2007-04-02 | 2007-08-30 | Toshiba Corp | 半導体装置の製造方法 |
JP2010153889A (ja) * | 2010-02-10 | 2010-07-08 | Toshiba Corp | 半導体装置の製造方法 |
US10381226B2 (en) | 2016-07-27 | 2019-08-13 | Asm Ip Holding B.V. | Method of processing substrate |
-
1989
- 1989-01-11 JP JP517289A patent/JPH02185037A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007221157A (ja) * | 2007-04-02 | 2007-08-30 | Toshiba Corp | 半導体装置の製造方法 |
JP2010153889A (ja) * | 2010-02-10 | 2010-07-08 | Toshiba Corp | 半導体装置の製造方法 |
US10381226B2 (en) | 2016-07-27 | 2019-08-13 | Asm Ip Holding B.V. | Method of processing substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030211670A1 (en) | Methods for forming low resistivity, ultrashallow junctions with low damage | |
US20020187614A1 (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
US5219798A (en) | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring | |
JPH02185037A (ja) | 短時間熱処理装置 | |
US4820651A (en) | Method of treating bodies of III-V compound semiconductor material | |
JP2003077855A (ja) | 熱処理装置、熱処理方法 | |
JPS60239400A (ja) | 化合物半導体のアニ−ル法 | |
JP2841438B2 (ja) | 短時間熱処理方法 | |
JP2758770B2 (ja) | 半導体基板熱処理用治具 | |
US11195732B2 (en) | Low thermal budget annealing | |
JPH05243240A (ja) | 熱処理装置 | |
JPH0572096B2 (ja) | ||
JPS6331096B2 (ja) | ||
JPH0521367A (ja) | 熱処理装置 | |
JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
JPS6331094B2 (ja) | ||
JPS6244847B2 (ja) | ||
JPS62271420A (ja) | 半導体基体の処理装置 | |
JPH05251377A (ja) | 半導体装置の製造方法 | |
JPH04275417A (ja) | 熱処理装置 | |
JPH04334018A (ja) | 熱処理装置 | |
JPH03187219A (ja) | 熱処理装置 | |
JPH04360524A (ja) | 化合物半導体基板用アニール処理炉 | |
JPH03240238A (ja) | 熱処理装置 | |
JPS60239398A (ja) | 化合物半導体のアニ−ル法 |