JP2841438B2 - 短時間熱処理方法 - Google Patents
短時間熱処理方法Info
- Publication number
- JP2841438B2 JP2841438B2 JP1071201A JP7120189A JP2841438B2 JP 2841438 B2 JP2841438 B2 JP 2841438B2 JP 1071201 A JP1071201 A JP 1071201A JP 7120189 A JP7120189 A JP 7120189A JP 2841438 B2 JP2841438 B2 JP 2841438B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- heat treatment
- short
- treated
- treatment method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、特に、半導体結晶基板の高均一・高信頼短
時間熱処理方法に関する。
時間熱処理方法に関する。
（従来の技術） 近年、III−Ｖ族化合物半導体材料に用いた高速デジ
タル集積回路の開発が進むにつれて、短時間熱処理法の
重要性がますます高まってきている。すなわち、ヘテロ
接合バイポーラ・トランジスタやヘテロ接合電解効果ト
ランジスタなどのヘテロ接合デバイスの製造プロセスに
おいては、微細構造を持つヘテロ接合に大きな結晶損傷
を与えない熱処理法が要求されるが、この目的に現在最
も適した方法が短時間熱処理法である。また、この短時
間熱処理法は電解効果トランジスタの性能を高めるため
に重要な浅く高濃度の動作層の形成にも適している。こ
の方法を用いることにより、動作層の不純物の再分布が
抑えられるばかりでなく、高い電気的活性化率が得られ
ることが知られている。
タル集積回路の開発が進むにつれて、短時間熱処理法の
重要性がますます高まってきている。すなわち、ヘテロ
接合バイポーラ・トランジスタやヘテロ接合電解効果ト
ランジスタなどのヘテロ接合デバイスの製造プロセスに
おいては、微細構造を持つヘテロ接合に大きな結晶損傷
を与えない熱処理法が要求されるが、この目的に現在最
も適した方法が短時間熱処理法である。また、この短時
間熱処理法は電解効果トランジスタの性能を高めるため
に重要な浅く高濃度の動作層の形成にも適している。こ
の方法を用いることにより、動作層の不純物の再分布が
抑えられるばかりでなく、高い電気的活性化率が得られ
ることが知られている。
通常、イオン注入されたIII−Ｖ族化合物半導体基板
を短時間熱処理する方法としては、第３図に示すよう
に、石英ガラス製炉芯管５の内部に孤立して設置された
半導体基板試料２を、アルゴンや窒素ガスなどの雰囲気
ガス３中で、炉芯管の外部からランプ１で照射する方法
が一般的であり、ランプの直接的な照射により試料の加
熱を行なっている。第３図において、４は基板を支持す
るための石英製ピン、６はランプ光の反射板である。
を短時間熱処理する方法としては、第３図に示すよう
に、石英ガラス製炉芯管５の内部に孤立して設置された
半導体基板試料２を、アルゴンや窒素ガスなどの雰囲気
ガス３中で、炉芯管の外部からランプ１で照射する方法
が一般的であり、ランプの直接的な照射により試料の加
熱を行なっている。第３図において、４は基板を支持す
るための石英製ピン、６はランプ光の反射板である。
（発明が解決しようとする問題点） しかし上記のように、雰囲気ガス中で、半導体基板を
単一で短時間熱処理すると、ガスの対流効果及び半導体
基板周辺端部からの放熱効果（エッヂ効果）により基板
面内の温度が不均一になり、基板の反り及びスリップ線
が発生したり、例えば注入されたイオンの電気的活性化
率が基板面内で大きく変動したりする問題があった。
単一で短時間熱処理すると、ガスの対流効果及び半導体
基板周辺端部からの放熱効果（エッヂ効果）により基板
面内の温度が不均一になり、基板の反り及びスリップ線
が発生したり、例えば注入されたイオンの電気的活性化
率が基板面内で大きく変動したりする問題があった。
本発明は以上述べたような従来の問題点を解決するた
めになされたものであり、ランプ照射に伴う基板面内の
温度の不均一性を抑制できる短時間熱処理方法を提供す
ることにある。
めになされたものであり、ランプ照射に伴う基板面内の
温度の不均一性を抑制できる短時間熱処理方法を提供す
ることにある。
（問題点を解決するための手段） 本発明の方法は、熱処理用ランプを備えた熱処理装置
を用いて短時間熱処理を行う方法において、被熱処理物
の雰囲気を10-4Torr以下の真空とし、且つ前記被熱処理
物の周囲にランプ光を吸収する材料からなる耐熱物を前
記被熱処理物と非接触状態で被熱処理物の周辺端部を囲
むように設置したことを特徴とする。この場合、前記耐
熱物は放射効率の極めて優れたグラファイトを用いるこ
とが望ましい。
を用いて短時間熱処理を行う方法において、被熱処理物
の雰囲気を10-4Torr以下の真空とし、且つ前記被熱処理
物の周囲にランプ光を吸収する材料からなる耐熱物を前
記被熱処理物と非接触状態で被熱処理物の周辺端部を囲
むように設置したことを特徴とする。この場合、前記耐
熱物は放射効率の極めて優れたグラファイトを用いるこ
とが望ましい。
（作用） 本発明の原理は、被熱処理物を10-4Torr以下の真空中
におくことにより、従来技術で問題となっていた雰囲気
ガスの対流効果を抑制している。また、被熱処理物の周
囲にランプ光を吸収する材料からなる耐熱物を前記被熱
処理物と非接触で設置し、前記耐熱物から放射される熱
の効果を利用して、被熱処理物の周辺端部からの放熱効
果を抑制している。このような場合には、被熱処理物は
ランプ光の吸収と近傍に設置された耐熱物からの熱放射
により加熱されるため、一様なランプ照射光の基では、
被熱処理物の温度分布は極めて均一になる。このような
基板面内に於ける温度分布の均一化は、例えば、GaAsME
SFETを製作した場合、基板面内の電流しきい値電圧Vtや
相互コンダクタンス等のデバイス特性の均一化に直接的
につながる。その結果、回路設計の自由度増大、ICの高
速化を図ることができる。また、このような均一化は、
大量生産時の歩留りを改善するため、デバイス及びICの
低価格化にも結びつく。
におくことにより、従来技術で問題となっていた雰囲気
ガスの対流効果を抑制している。また、被熱処理物の周
囲にランプ光を吸収する材料からなる耐熱物を前記被熱
処理物と非接触で設置し、前記耐熱物から放射される熱
の効果を利用して、被熱処理物の周辺端部からの放熱効
果を抑制している。このような場合には、被熱処理物は
ランプ光の吸収と近傍に設置された耐熱物からの熱放射
により加熱されるため、一様なランプ照射光の基では、
被熱処理物の温度分布は極めて均一になる。このような
基板面内に於ける温度分布の均一化は、例えば、GaAsME
SFETを製作した場合、基板面内の電流しきい値電圧Vtや
相互コンダクタンス等のデバイス特性の均一化に直接的
につながる。その結果、回路設計の自由度増大、ICの高
速化を図ることができる。また、このような均一化は、
大量生産時の歩留りを改善するため、デバイス及びICの
低価格化にも結びつく。
（実施例） 以下に本発明の一実施例について詳細に説明する。
第１図（ａ）及び第１図（ｂ）、本発明の熱処理方法
を概念的に示す断面図及び試料近傍の平面図であり、第
３図に示した従来技術の様に石英ガラス炉芯管５内に雰
囲気ガスN2を導入する代わりに、ポンプで真空（〜10-4
Torr）にひいている。また、エッヂ効果抑制のためにグ
ラファイトから成る耐熱物（ガードリング）７を、GaAs
基板２の周囲に約3mmの間隔をあけて設置している。こ
のカードリング７の厚さｔは、GaAs基板２の厚さに比
べ、同等以上が望ましい。また、間隔も基本的には任意
であるが、できるだけ狭い方が望ましい。GaAs基板２及
びカードリング７は石英ガラス炉芯管５内に置かれ、石
英製ピン４で支持されている。１はランプ、６はランプ
光の反射板である。本実施例においては、面方位＜100
＞LEC（Liquid Encapsulated Czochralski）法アンドー
プ半絶縁性GaAs基板２に注入エネルギー100KeVでSi+を
５×1012cm-2注入した後、ハロゲン・ランプ１を用いて
950℃で５秒間熱処理した。
を概念的に示す断面図及び試料近傍の平面図であり、第
３図に示した従来技術の様に石英ガラス炉芯管５内に雰
囲気ガスN2を導入する代わりに、ポンプで真空（〜10-4
Torr）にひいている。また、エッヂ効果抑制のためにグ
ラファイトから成る耐熱物（ガードリング）７を、GaAs
基板２の周囲に約3mmの間隔をあけて設置している。こ
のカードリング７の厚さｔは、GaAs基板２の厚さに比
べ、同等以上が望ましい。また、間隔も基本的には任意
であるが、できるだけ狭い方が望ましい。GaAs基板２及
びカードリング７は石英ガラス炉芯管５内に置かれ、石
英製ピン４で支持されている。１はランプ、６はランプ
光の反射板である。本実施例においては、面方位＜100
＞LEC（Liquid Encapsulated Czochralski）法アンドー
プ半絶縁性GaAs基板２に注入エネルギー100KeVでSi+を
５×1012cm-2注入した後、ハロゲン・ランプ１を用いて
950℃で５秒間熱処理した。
第２図は基板の周辺の温度T1,T3と中央付近の温度T2
との温度差ΔＴを、従来技術と本発明の技術の場合で比
較したものである。制御温度T1であり、N2ガスは、オリ
エンテッド・フラットネス（OF）側から導入している。
ここで、ΔT1＝T2−T1、ΔT2＝T3−T1と定義した。尚、
N2ガスを導入している場合には、前記ガードリングは用
いていない。第２図からも明らかなように、従来技術に
おいては、N2ガスの流量を変化させても温度差にはほと
んど変化なく、ΔT1＝20〜30℃、ΔT2＝40℃と比較的大
きな温度差を生じている。これに対し本発明における温
度差は例えば10-4torrの真空の場合、ΔT1、ΔT2共に約
10℃に抑えられていることが分かる。このことはN2ガス
の対流効果及びエッヂ効果が温度差の増大を誘発してい
たことを示唆している。以上の結果から、本発明による
方法が基板面内の温度の均一化にきわめて有効であるこ
とは明らかである。
との温度差ΔＴを、従来技術と本発明の技術の場合で比
較したものである。制御温度T1であり、N2ガスは、オリ
エンテッド・フラットネス（OF）側から導入している。
ここで、ΔT1＝T2−T1、ΔT2＝T3−T1と定義した。尚、
N2ガスを導入している場合には、前記ガードリングは用
いていない。第２図からも明らかなように、従来技術に
おいては、N2ガスの流量を変化させても温度差にはほと
んど変化なく、ΔT1＝20〜30℃、ΔT2＝40℃と比較的大
きな温度差を生じている。これに対し本発明における温
度差は例えば10-4torrの真空の場合、ΔT1、ΔT2共に約
10℃に抑えられていることが分かる。このことはN2ガス
の対流効果及びエッヂ効果が温度差の増大を誘発してい
たことを示唆している。以上の結果から、本発明による
方法が基板面内の温度の均一化にきわめて有効であるこ
とは明らかである。
尚、本発明は、あらゆる基板材料からなる試料に適応
できることは明白である。例えば、Si、AlGaAs、InP、I
nGaAs、Ge等である。また、試料の支持法も、本実施例
で述べたピン支持法以外のすべての支持法に対して有効
である。例えば、既に知られているSi基板サポート法等
がある。これについては、R.T.Bluntらによるアプライ
ドフィジックスレター（Appl.Phys.Lett.）のVol.47,N
o.3,pp.304−306、1985または、A.Tamuraらによる第14
回GaAsと化合物のシンポジウムのプロシーディング（Pr
oc.14th.Int.Symp.GaAs and Related Compouds,pp.533
−538,Sept.1986）に記載されている。更に、本発明
は、GaAsMESFET以外の高電子移動度トランジスタ（HEM
T）、ヘテロ接合バイポーラトランジスタ（HBT）など他
のデバイスの製作についても同様に有効である。また、
任意の寸法をもつ基板試料についても、本発明は適用で
きる。尚、真空度についても、10-4Torr以下であれば任
意である。
できることは明白である。例えば、Si、AlGaAs、InP、I
nGaAs、Ge等である。また、試料の支持法も、本実施例
で述べたピン支持法以外のすべての支持法に対して有効
である。例えば、既に知られているSi基板サポート法等
がある。これについては、R.T.Bluntらによるアプライ
ドフィジックスレター（Appl.Phys.Lett.）のVol.47,N
o.3,pp.304−306、1985または、A.Tamuraらによる第14
回GaAsと化合物のシンポジウムのプロシーディング（Pr
oc.14th.Int.Symp.GaAs and Related Compouds,pp.533
−538,Sept.1986）に記載されている。更に、本発明
は、GaAsMESFET以外の高電子移動度トランジスタ（HEM
T）、ヘテロ接合バイポーラトランジスタ（HBT）など他
のデバイスの製作についても同様に有効である。また、
任意の寸法をもつ基板試料についても、本発明は適用で
きる。尚、真空度についても、10-4Torr以下であれば任
意である。
（発明の効果） 以上説明したように、本発明の短時間熱処理方法によ
れば、真空中で熱処理を行うので熱処理雰囲気の対流が
抑制される。さらに基板周囲にランプ光を吸収するため
の耐熱物を設置しているので、基板周辺端部からの放熱
効果が抑制される。このため、半導体基板面内の温度分
布が一様となるため、基板面内のデバイス特性を極めて
均一化できる効果がある。その結果、回路の雑音余裕度
が大幅に改善され、ICの高速化が可能となる。更に、歩
留り向上の効果もあり、デバイス及びICの低価格化を実
現できる。
れば、真空中で熱処理を行うので熱処理雰囲気の対流が
抑制される。さらに基板周囲にランプ光を吸収するため
の耐熱物を設置しているので、基板周辺端部からの放熱
効果が抑制される。このため、半導体基板面内の温度分
布が一様となるため、基板面内のデバイス特性を極めて
均一化できる効果がある。その結果、回路の雑音余裕度
が大幅に改善され、ICの高速化が可能となる。更に、歩
留り向上の効果もあり、デバイス及びICの低価格化を実
現できる。
【図面の簡単な説明】 第１図（ａ）及び第１図（ｂ）は本発明の短時間熱処理
方法の概略図、第２図は基板の周辺の温度と中央付近の
温度との温度差を従来技術と本発明の技術の場合で比較
した図、第３図は従来の短時間熱処理方法の概略図であ
る。 １……ランプ、２……GaAs基板、３……N2ガス流、 ４……石英ガラス製ピン、５……石英ガラス製炉芯管、 ６……反射板、７……ガードリング
方法の概略図、第２図は基板の周辺の温度と中央付近の
温度との温度差を従来技術と本発明の技術の場合で比較
した図、第３図は従来の短時間熱処理方法の概略図であ
る。 １……ランプ、２……GaAs基板、３……N2ガス流、 ４……石英ガラス製ピン、５……石英ガラス製炉芯管、 ６……反射板、７……ガードリング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−271922（ＪＰ，Ａ) 特開 昭62−128525（ＪＰ，Ａ) 特開 昭62−2614（ＪＰ，Ａ) 特開 昭63−273315（ＪＰ，Ａ) 特開 昭64−50524（ＪＰ，Ａ) 特開 昭63−143814（ＪＰ，Ａ) 実開 昭59−112938（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/26
Claims (2)
- 【請求項１】ランプを用いて熱処理を行う短時間熱処理
方法において、被熱処理物の雰囲気を10-4Torr以下の真
空とし、且つ前記被熱処理物の周囲にランプ光を吸収す
る材料からなる耐熱物を前記被熱処理物と非接触状態で
被熱処理物の周辺端部を囲むように設置して熱処理を行
うことを特徴とする短時間熱処理方法。 - 【請求項２】前記被熱処理物を点接触で支持する支持台
上に設置して熱処理を行う請求項１に記載の短時間熱処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071201A JP2841438B2 (ja) | 1989-03-22 | 1989-03-22 | 短時間熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071201A JP2841438B2 (ja) | 1989-03-22 | 1989-03-22 | 短時間熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02249227A JPH02249227A (ja) | 1990-10-05 |
| JP2841438B2 true JP2841438B2 (ja) | 1998-12-24 |
Family
ID=13453826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1071201A Expired - Fee Related JP2841438B2 (ja) | 1989-03-22 | 1989-03-22 | 短時間熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841438B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839678B1 (ko) * | 2001-02-16 | 2008-06-19 | 도쿄엘렉트론가부시키가이샤 | 열 처리 방법 및 열 처리 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246318A (ja) * | 2001-02-16 | 2002-08-30 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112938U (ja) * | 1983-01-20 | 1984-07-30 | 日本電信電話株式会社 | 板状試料均一加熱用治具 |
| JPH0626182B2 (ja) * | 1985-06-28 | 1994-04-06 | 松下電器産業株式会社 | 赤外線加熱装置 |
| JPS62128525A (ja) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | 化合物半導体基板のアニ−ル方法 |
| JPS63271922A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 熱処理装置 |
| JPS63277331A (ja) * | 1987-05-09 | 1988-11-15 | 三石耐火煉瓦株式会社 | 透水性水路 |
-
1989
- 1989-03-22 JP JP1071201A patent/JP2841438B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839678B1 (ko) * | 2001-02-16 | 2008-06-19 | 도쿄엘렉트론가부시키가이샤 | 열 처리 방법 및 열 처리 장치 |
| KR100839679B1 (ko) * | 2001-02-16 | 2008-06-19 | 도쿄엘렉트론가부시키가이샤 | 열 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02249227A (ja) | 1990-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| Kuzuhara et al. | Infrared rapid thermal annealing of Si‐implanted GaAs | |
| JPS6245712B2 (ja) | ||
| US7026229B2 (en) | Athermal annealing with rapid thermal annealing system and method | |
| JP2005522050A (ja) | 非熱的アニーリングを用いたドーパント拡散及び活性化制御 | |
| US5219798A (en) | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring | |
| JP2841438B2 (ja) | 短時間熱処理方法 | |
| US3938178A (en) | Process for treatment of semiconductor | |
| JP2813990B2 (ja) | 窒化ホウ素を用いた電子装置の作製方法 | |
| JPS60239400A (ja) | 化合物半導体のアニ−ル法 | |
| JP3638424B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| Liu et al. | Rapid capless annealing of 28 Si, 64 Zn, and 9 Be implants in GaAs | |
| JPH02249228A (ja) | 短時間熱処理方法 | |
| JP2758770B2 (ja) | 半導体基板熱処理用治具 | |
| JPH02185037A (ja) | 短時間熱処理装置 | |
| JPH04275417A (ja) | 熱処理装置 | |
| JP2778068B2 (ja) | 半導体装置の熱処理方法 | |
| JP2679011B2 (ja) | 不純物原子の導入方法 | |
| JPH0521367A (ja) | 熱処理装置 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH03187219A (ja) | 熱処理装置 | |
| JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
| JPH04334018A (ja) | 熱処理装置 | |
| JPH0462836A (ja) | 熱処理方法及びその装置 | |
| JPH05243240A (ja) | 熱処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |