DE10239775B3 - Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren - Google Patents

Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren Download PDF

Info

Publication number
DE10239775B3
DE10239775B3 DE2002139775 DE10239775A DE10239775B3 DE 10239775 B3 DE10239775 B3 DE 10239775B3 DE 2002139775 DE2002139775 DE 2002139775 DE 10239775 A DE10239775 A DE 10239775A DE 10239775 B3 DE10239775 B3 DE 10239775B3
Authority
DE
Germany
Prior art keywords
wafer
silicon
boat
polycrystalline silicon
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002139775
Other languages
English (en)
Inventor
Helmut Dr. Schwenk
Günter Matuszak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE2002139775 priority Critical patent/DE10239775B3/de
Application granted granted Critical
Publication of DE10239775B3 publication Critical patent/DE10239775B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/14—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zur Herstellung von auf der Vorderseite polierten und gegebenenfalls epitaxierten Siliciumwafern mit einer Beschichtung aus polykristallinem Silicium auf der Rückseite, die keine oder nur deutlich reduzierte Bootmarks ausschließlich im Randausschlussbereich der Vorderseite aufweisen.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung von auf der Vorderseite polierten, gegebenenfalls epitaxierten Siliciumwafern mit einer Beschichtung aus polykristallinem Silicium auf der Rückseite, die keine oder nur deutlich reduzierte Boot-Polysilicium-Kontaktabdrücke ausschließlich im Randausschlussbereich der Vorderseite aufweisen.
  • Schwere Metalle, wie beispielsweise Cd, Cr, Cu, Fe, Ni, Pb, Sn, Zn oder ähnliche, können in den unterschiedlichen Prozessschritten zur Herstellung von Halbleiterbauelement in diese eingetragen werden. Befinden sich derartig eingelagerte schwere Metalle an pn-Übergängen, können Leckströme auftreten, die die Funktion der Halbleiterbauelemente einschränken oder aufheben können. In der Herstellung von Halbleiterbauelement werden üblicherweise Prozess-Schritte durchgeführt, bei denen die Halbleitervorrichtung erhöhten Temperaturen ausgesetzt wird. Dadurch wird den schweren Metallen Energie zugeführt, die daraufhin vorzugsweise zu Kristalldefektstellen wandern. Um derartige Kristalldefektstellen zu erzeugen wird die zugrundeliegende einkristalline Halbleiterscheibe mit einer Schicht aus polykristallinem Silicium auf der rückseitigen Oberfläche versehen. Die Korngrenzen des polykristallinen Siliciums dienen später als Kristalldefektstellen. Gemäß einer weiteren Theorie diffundieren Siliciumatome aus der polykristallinen Schicht in den Siliciumeinkristall und erzeugen Kristalldefekte, an denen sich schwere Metalle anreichern können. Durch diesen Prozess des Gettern wird die Konzentration von schweren Metallen im Halbleiterbauelement wesentlich reduziert.
  • Üblicherweise wird zum Aufbau einer Schicht polykristallinen Siliciums der Siliciumwafer nach dem Sägen, Schleifen, Läppen und Ätzen in einem Ofen bei erhöhten Temperaturen einem Silangas ausgesetzt, wobei sich polykristallines Silicium auf der Oberfläche des Siliciumwafers abscheidet. Hierzu werden Siliciumwafer in einen Trägerbehälter (Boot) eingesetzt. Das vorzugsweise aus Quarzglas bestehende Boot besteht aus parallel angeordneten Stäben, die verschiedenartige Querschnitte haben können und die auf ihrer Innenseite Rillen tragen, in die die Siliciumwafer eingeschoben werden können, um im konstanten Abstand zu einander im Boot gehalten zu werden. Das mit Siliciumwafern besetzte Boot wird in eine Wärmebehandlungsvorrichtung, wie beispielsweise CVD-Reaktoren (Chemical Vapor Deposition) eingestellt. Die Wärmebehandlungsvorrichtung wird anschließend evakuiert und auf Temperaturen von vorzugsweise über 500°C erwärmt. Nachfolgend wird in die Wärmebehandlungsvorrichtung Silan eingeleitet, woraufhin polykristallines Silicium auf der Oberfläche der Siliciumwafer und des Boots abgeschieden wird. Die derart beschichteten Siliciumwafer werden auf der Vorderseite der späteren Halbleitervorrichtung poliert, um das dort abgeschiedene polykristalline Silicium zu entfernen. Nachfolgend können die Siliciumwafer mit einer epitaktischen Schicht versehen werden.
  • In der Patentschrift DE 39 10185 C2 werden Siliciumscheiben mit hervorragenden Gettervermögen sowie Verfahren zu deren Herstellung beschrieben. Einkristalline Siliciumscheiben mit einer polykristallinen Siliciumschicht weisen eine verbesserte Homogenität und Haftung der polykristallinen Schicht auf und die einzelnen Kristallkörner der polykristallinen Siliciumschicht zeichnen sich durch eine geringere und einheitlichere Größe aus, wenn zwischen der Oberfläche des einkristallinen Siliciumwafers und der polykristallinen Siliciumschicht ein Siliciumoxidfilm mit einer Dicke von 0,1 bis 0,8 μm eingeführt wird. Dadurch werden die Gettereigenschaften des Siliciumwafers verbessert. Zur Herstellung einer Oxidschicht wird ein monokristallines Siliciumsubstrat mit verdünnter Fluorwasserstoffsäure behandelt, um zuvor vorhandene Oxide und Verschmutzungen zu entfernen, und dann vorzugsweise bis zu 100 Minuten bei einer Temperatur im Bereich 300 bis 700°C einer Atmosphäre oder Dampfatmosphäre enthaltend molekularen Sauerstoff ausgesetzt oder in ein oxidierendes chemisches Medium getaucht. Diese Verfahren sind langwierig und beinhalten die Gefahr der Kontamination des monokristallinen Siliciumsubstrates.
  • Ein weiterer Nachteil der Methode der thermischen Oxidation sind die höheren Herstellungskosten im Vergleich zu einem Nassprozess, sowie die Gefahr, dass bei Hochtemperaturschritten überflüssigerweise Metalle in das Silicium eingetrieben werden können. Bei den beschriebenen oxidierenden Nassprozessen kommen Chemikalien zum Einsatz, die selber kontaminiert sein können. Damit besteht ebenfalls das Risiko, dass Metalle auf und bei dem folgenden Heißprozess der Polyabscheidung in das Silicium gelangen können.
  • Konventionelle CVD-Reaktoren werden üblicherweise zur Erzeugung dünner Filme von beispielsweise polykristallinem Silicium auf Siliciumwafern verwendet. Um mehrere Wafer in den Reaktorinnenraum einbringen zu können, werden die Wafer in ein Boot als Haltevorrichtung eingesetzt, das in den Reaktorinnenraum eingeführt werden kann. Die Wafer liegen auf Schlitzen in den Gliedern des Bootes auf. Das Abscheiden von polykristallinem Silicium erfolgt sowohl auf den Wafern als auch auf dem Boot, wobei diese im Bereich der Auflageflächen durch überlappende polykristalline Kristallplättchen verbunden werden können. Beim Herausnehmen der beschichteten Wafer aus dem Boot können an diesen Verbundstellen Teile der polykristallinem Siliciumbeschichtung herausgebrochen werden und entweder an den Wafern oder am Boot verbleiben. Derartige Ausbruchstellen oder -reste auf Wafern werden als Boot-Polysilicium-Kontaktabdrücke bezeichnet. Boot-Polysilicium-Kontaktabdrücke an Scheiben außerhalb des Randausschlussbereichs (2 mm vom Rand des Wafers) auf der inneren Fläche des Wafers können unmittelbar zu reduzierter Funktion oder Komplettausfall bei der Herstellung der Halbleiterbauelemente führen. Zusätzlich stellen Boot-Polysilicium-Kontaktabdrücke Quellen für Verunreinigungen der. Wafer mit Partikeln dar, da überstehende polykristalline Siliciumpartikel abbrechen und sich auf den Scheiben niederschlagen können. Diese Gefahr besteht ebenfalls für die Boot-Polysilicium-Kontaktabdrücke, die sich im Bereich des Randes der Wafer befinden oder auf dem Boot ausgebildet wurden. Darüber hinaus besteht die Gefahr, dass von den Boot-Polysilicium-Kontaktabdrücken bei Heißprozessen während der Halbleitervorrichtungsherstellung Gleitungslinien und Versetzungsschleifen ausgehen, die ebenfalls zu reduzierter Funktion oder Komplettausfall der betroffenen Halbleitervorrichtungen führen können.
  • In EP 704 891 B1 ist eine Wärmebehandlungsvorrichtung zur Wärmebehandlung und chemischen Dampfdeposition von polykristallinem Silicium auf monokristallinen Siliciumscheiben beschrieben, in der zumindest die Oberfläche der Quarzglasreaktionsröhre und des Scheibenhalters sandgestrahlt sind und somit eine mittlere Rauhigkeit im Bereich von 1 bis 20 μm aufweisen. Dadurch wird die direkte Kontaktfläche zwischen Wafer und Boot verkleinert und Spannungen resultierend aus den unterschiedlichen thermischen Ausdehnungskoeffizienten von Wafer und Boot reduziert, wodurch die resultierenden Boot-Polysilicium-Kontaktabdrücke in ihrer Abmessung reduziert werden.
  • Ein Nachteil dieser Wärmebehandlungsvorrichtung ist, dass die Boot-Polysilicium-Kontaktabdrücke in ihrer Abmessung reduziert, jedoch nicht verhindert werden können. Die Kontakt-Anwachsstellen werden von ein oder zwei großen auf mehrere kleine umverteilt.
  • In EP 704 554 B1 wird ein Boot für Substratscheiben aus Halbleitermaterial beschrieben, das dadurch gekennzeichnet ist, dass die Aufnahmeschlitze in den einzelnen, parallel angeordneten vertikalen Trägern trapezförmig ausgeprägt sind und die Auflagefläche der Substratscheibe mit einem Winkel von vorzugsweise 8 bis 20° in Bezug zur Senkrechten zur vertikalen Achse des Trägers nach unten gekippt ist und zusätzlich die Aufnahmeschlitze mit einem Winkel von vorzugsweise 4 bis 15° in Bezug zur horizontalen Ebene schräg ausgebildet sind. Hierdurch wird ebenfalls die Auflagefläche des Wafers auf dem Boot verringert und gleichzeitig durch die beim Drehen der Trägerhorde im CVD-Reaktor erzeugte zusätzliche Konvektion des Reaktionsgases eine gleichmäßigere Ausbildung der polykristallinen Siliciumschicht auch im Bereich der Aufnahmeschlitze erzielt. Der Nachteil ist, dass sich durch diese Maßnahme alleine, d.h. durch die Verwendung derartiger Boote, Boot-Polysilicium-Kontaktabdrücke nicht vermeiden lassen.
  • Die JP08-031837A beschreibt die Reinigung eines Siliciumwafers vorerst mittels einer Standardreinigungslösung enthaltend Ammoniak, Wasserstoffperoxid und Wasser gefolgt von einer Behandlung mit Fluorwasserstoff. Anschließend wird der Wafer einer wässrigen Ozonlösung mit mindestens 0,5 ppm Ozon ausgesetzt, die eine Oxidschicht von ca. 0,5 nm aufbaut.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Siliciumscheiben mit einer polykristallinen Siliciumbeschichtung auf der Oberfläche der Rückseite, die keine Boot-Polysilicium-Kontaktabdrücke aufweisen, jedoch durch zufriedenstellende Gettereigenschaften ausgezeichnet sind, sowie ein Verfahren zur Herstellung derartiger Siliciumwafer zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines gegebenenfalls polierten oder epitaxierten Siliciumwafers mit einer Beschichtung aus polykristallinem Silicium auf der Oberfläche der Rückseite, der keine oder nur deutlich reduzierte Boot-Polysilicium-Kontaktabdrücke ausschließlich im Randausschlussbereich der Vorderseite aufweist, gelöst.
  • Bei dem erfindungsgemäßen Verfahren wird ein Siliciumwafer erhalten, der keine oder nur deutlich reduzierte Boot-Polysilicium-Kontaktabdrücke, die ausschließlich im Randausschlussbereich der Vorderseite angeordnet sind, aufweist. Die erfindungsgemäß hergestellte Siliciumscheibe weist keine Partikel auf ihrer Oberfläche auf, die durch von den Boot-Polysilicium-Kontaktabdrücken des Boots oder der Scheibe gelöste Partikel gebildet werden.
  • Eine Ausführungsform der vorliegenden Erfindung besteht darin, dass ein Siliciumwafer nach dem Sägen, Schleifen, Läppen und Ätzen mit einer wässrigen Fluorwasserstofflösung mit einer Konzentration von 0,1–1%, bevorzugt 0,2–0,5%, von Partikeln und einer oberflächigen Siliciumoxidschicht befreit wird. Die Reinigung des Siliciumwafers vor der Beschichtung mit polykristallinem Silicium enthält als letzten Schritt vor dem Trocknen eine Behandlung der Siliciumwafer in einer wässrigen Ozonlösung, wodurch gezielt eine definierte Siliciumoxidschicht auf der Waferoberfläche erzeugt wird. Die erfindungsgemäße Hydrophilierung der Oberfläche erfolgt vorzugsweise mit wässrigen Ozonlösungen in einem Konzentrationsbereich von 1–100 ppm, vorzugsweise 2–15 ppm Ozon. Die Ozonlösung wird besonders bevorzugt in situ durch Einleiten von Ozon in Wasser mittels einer gasdurchlässigen Membran, wie beispielsweise Gore® PTFE Schlauchmembran mit einer Permeabilität für Luft im Bereich 1–5l/min zum blasenfreien Lösen von Ozon in Konzentrationen von > 2 ppm Ozon in entionisiertes Wasser, erzeugt. Die Temperatur der Ozonlösung beträgt hierbei 10–90°C, vorzugsweise 15–40°C, besonders bevorzugt 20–30°C. Zur Ausbildung der Siliciumoxidschicht auf der Waferoberfläche wird der Siliciumwafer 1–10 Minuten, vorzugsweise 2 – 5 Minuten in die wässrige Ozonlösung getaucht. Die Ausbildung der Schicht kann beispielsweise durch Megaschall unterstützt werden. Die auf der Oberfläche des Siliciumwafers ausgebildete Oxidschicht ist durch eine Oberflächenbelegung mit Sauerstoffatomen gekennzeichnet, die 20·1014– 100·1014 Sauerstoffatome/cm2, gemessen mit ESCA (Electron Spectroscopy for Chemical Application), beträgt. Weiterhin ist die Reinheit der Oberfläche dadurch gekennzeichnet, dass die Oberflächenbelegung mit F, C, C-O, C-O-O kleiner als 3·1014 Atome/cm2, ebenfalls gemessen mit ESCA, ist.
  • Die erfindungsgemäße Behandlung in wässriger Ozon-Lösung, garantiert, dass die Siliciumscheiben absolut frei gehalten werden von metallischen Kontaminationen, da das wässrige Ozon dadurch erzeugt wird, dass Ozon erzeugt aus höchstreinem Sauerstoff in der Gasphase über eine Membran in entionisiertes Wasser gelöst wird.
  • Die erfindungsgemäß erzeugte Oxidschicht wird unter äußerst schonenden und verunreinigungsfreien, insbesondere metallfreien, Konditionen durchgeführt. Der gezielte Aufbau der Oxidschicht erfolgt bereits in einer Einwirkzeit von 1–5 Minuten vollständig. Die erfindungsgemäße Siliciumoxidschicht ist in Bezug auf ihre Ausdehnung und ihre Reinheit definiert. Durch diese Hydrophilierung kann die auf der Oxidschicht aufgebauten polykristalline Siliciumschicht sehr gut haften und wird in einer optimalen Partikelgrößenverteilung aufgebaut. Dadurch wird die optimale Getterwirkung der Halbleitervorrichtung gewährleistet.
  • Die erfindungsgemäß vorbehandelten Siliciumwafer werden nach dem Trocknen, beispielsweise in einem Marangoni-Trockner, einem Downflowtrockner, einem Heißwassertrockner oder IPA-Trockner (IPA = Isopropylalkohol), in ein Boot aus Quarzglas eingesetzt. Das im erfindungsgemäßen Verfahren verwendete Quarzboot weist Schlitze, die als Auflage für die Wafer dienen, auf, die gegenüber der Bootachse schräg nach unten gekippt sind. 1 zeigt einen Schlitz 1 in einem Bootträger 2, auf dem ein Wafer 3 aufliegt, wobei die Auflagefläche 4 des Schlitzes um einen Winkel α nach unten in Bezug zur Horizontalen des Bootträgers 2 angekippt ist. Der Winkel α beträgt 0,5-25°, vorzugsweise 1-5°, besonders bevorzugt 2-4°. Der Winkel ist so optimiert, dass die Berührungspunkte zwischen Siliciumwafer 3 und Quarzboot 2 ausschließlich im Randausschlussbereich des Wafers liegen und keine Kontakte der Waferränder mit dem Quarzboot resultieren.
  • Bei der Herstellung des Quarzbootes werden die Auflageschlitze mit rauen Schleifscheiben (mesh 50–200) erzeugt. Anschließend wird durch Sandstrahlen das Boot auf seiner gesamten Oberfläche, so auch auf den Auflageschlitzen, aufgeraut. Daraus resultiert eine Rauhigkeit bezogen auf das Peak-Valley-Verhältnis, d.h. einem Abstand zwischen Spitze und Tal, von 0,5 –25 μm. 2 verdeutlicht, dass so die direkte Kontaktfläche zwischen dem Wafer 3 und der Auflagefläche 4 der Bootschlitze auf die Peaks reduziert wird. Derart aufgeraute Boote können für bis zu 50 Beschichtungen mit polykristallinem Silicium verwendet werden, bevor sie vom polykristallinen Silicium gereinigt werden müssen, um dann erneut zur Beschichtung von Siliciumwafern eingesetzt werden zu können.
  • Die polykristalline Siliciumschicht wächst sowohl auf den Wafern als auch auf dem Quarzboot auf. 3a zeigt, dass in den Bereichen des direkten Kontaktes zwischen Wafer 3 und Boot 2/4 die auf Wafer aufgewachsene Schicht 5 bzw. auf dem Boot aufgewachsene Schicht 6 polykristallinen Siliciums zusammenwachsen können. Wird der Wafer 3 aus dem Boot 2/4 nach der Beschichtung entnommen, können Teile der polykristallinen Siliciumschicht am Wafer 7 als Boot-Polysilicium-Kontaktabdrücke bzw. am Boot 8 zurückbleiben (3b). Die Ausdehnung der Boot-Polysilicium-Kontaktabdrücke nimmt mit Reduzierung der direkten Auflagefläche ab.
  • Das Auflegen der Siliciumwafer 3 auf die Auflageflächen 4 der Schlitze des Quarzboots 2 im erfindungsgemäßen Verfahren erfolgt mit der späteren Vorderseite des Wafers nach unten, so dass die Berührungspunkte zwischen Wafer und Boot, an denen die Boot-Polysilicium-Kontaktabdrücke 7 entstehen, können, durch das Polieren der Vorderseite entfernt werden können. Da die Vorderseite der späteren Halbleitervorrichtung nach dem Beschichten mit polykristallinem Silicium 5 poliert werden muss, um sie vom polykristallinem Silicium 5 zu befreien, werden durch das erfindungsgemäße Verfahren ohne verfahrenstechnischen Mehraufwand Boot-Polysilicium-Kontaktabdrücke 7 entweder komplett entfernt oder zumindest deutlich reduziert.
  • Das mit Siliciumwafern 3 beladene Boot 2 wird in einem vertikalen CVD-Reaktor bei einer Temperatur von 600–750°C, vorzugsweise 650–700°C einer Gasatmosphäre von Silanen, ausgewählt aus der Gruppe enthaltend Silan, Monochlorsilan und Dichlorsilan, mit einem Reaktionsgaspartialdruck von 50–300 mbar, vorzugsweise 100–200 mbar für 10–120 Minuten, vorzugsweise 20–90 Minuten ausgesetzt, wobei sich auf der Oberfläche der Wafer, des Boots und der Reaktorinnenseite polykristallines Silicium mit einer Schichtdicke von 0,5–2 μm, vorzugsweise 0,8–1,5 μm abscheidet.
  • Die erfindungsgemäß mit polykristallinem Silicium 5 beschichteten Siliciumwafer 3 können optional vor dem Polieren der Vorderseite feingeschliffen werden. Dazu wird eine herkömmliche Schleifmaschine, wie sie beispielsweise beim Schleifen verwendet wird, eingesetzt. Die verwendete Körnung beträgt 1000–3000 mesh, vorzugsweise 1200–2500 mesh. Dabei werden von der Vorderseite des Wafers 1–75 μm, vorzugsweise 5 –50 μm abgetragen, wobei die polykristalline Schicht 5 sowie eine entsprechend dicke darunter liegende Schicht des einkristallinen Siliciums der ursprünglichen Siliciumscheibe 3 entfernt wird. Die feingeschliffene Vorderseite wird abschließend poliert.
  • Siliciumwafer 3, die nach dem erfindungsgemäßen Verfahren hergestellt werden, weisen rückseitig eine Beschichtung mit polykristallinem Silicium 5, die in Kombination mit der gezielten Oxidschicht der Hydrophilierung hervorragende Gettereigenschaften gewährleistet, jedoch keine oder zumindest deutlich reduzierte Boot-Polysilicium-Kontaktabdrücke 7 ausschließlich im Randausschlussbereich der Vorderseite auf. Die erfindungsgemäßen Siliciumwafer 3 weisen gemessen mittels Laserstreuung mit Halbleiter-typischem Randausschluss von 2 mm keine Partikel oder Oberflächendefekte in den Größenklassen von > 0,06 μm sowie in den Größenklassen von > 20 μm im Bereich der Bootauflagestellen auf. Weiterhin sind auf den erfindungsgemäßen Siliciumwafer 3 auf der Kante im Bereich der Bootauflagestellen durch visuelle Betrachtung mit bis zu 25-facher Vergrößerung keine Defekte erkennbar.
  • Die vorliegende Erfindung ist auch für Siliciumwafer 3 geeignet, die gegebenenfalls epitaxiert werden.
  • Siliciumwafer 3, die nach dem erfindungsgemäßen Verfahren hergestellt werden, ergeben beispielsweise in einem Prozess zur Herstellung von Leistungsbauelementen eine bis zu 5% höhere Ausbeute, weil die Siliciumwafer 3 keine Defekte mitbringen oder erzeugen. Im Gegensatz dazu ist bei Siliciumwafern, die nach Verfahren gemäß dem Stand der Technik erhalten werden, wegen noch vorhandener Boot-Polysilicium-Kontaktabdrücke während der Bauelementherstellung, beispielsweise mit Gleitungslinien, die bis zu mehreren Millimetern in die Wafer hineinlaufen und die betroffenen Bauelemente beeinträchtigen bzw. zu deren Ausfall führen, zu rechnen.
  • Ein weiterer Grund für die Ausbeuteverbesserung ist, dass Metalle, die während des Bauelementprozesses auf die Scheibe gelangen und bei Heißprozessen in das Silicium eingetrieben werden können, von der rückseitigen Polyschicht gegettert werden und somit von der aktiven Zone der Bauelemente auf der Vorderseite des Wafers ferngehalten werden, wo sie ebenfalls die Bauelemente in ihrer Funktion beeinträchtigen würden bzw. zum kompletten Ausfall führen würden.
    •
  • Beispiel
  • Ausgangsprodukt ist eine gesägte, geläppte und geätzte 200 mm Siliciumscheibe, die vor der Polybeschichtung in einer Badanlage gereinigt wird. Der Reinigungsprozess besteht aus folgender Badsequenz:
    • 1. Behandlung in einer 0,3%igen wässrigen Lösung von Tetramethylammoniumhydroxid mit 1% Wasserstoffperoxid über 5 Minuten bei 60°C mit Megaschallunterstützung zur Partikelentfernung,
    • 2. fünfminütiges Quickdump-Rinse bei 25°C,
    • 3. Bad in 0,2%igem Fluorwasserstoff in Wasser für 5 Minuten bei 25°C zur Entfernung des natürlichen Oxids und zur Metall- sowie weiteren Partikelreinigung und
    • 4. Bad in wässrigem Ozon mit 5 ppm Ozoneinspeisung über Gore® PTFE Schlauchmembran für 5 Minuten bei 25°C zum kontrollierten Aufbau eines natürliches Oxids höchster Reinheit.
    • 5. Abschließend wird die Siliciumscheibe in einem Marangoni-Trockner (mit IPA, 25°C) getrocknet.
  • Das Oxid, charakterisiert mit ESCA, hat eine Dicke von ca. 1,2 nm, eine Oberflächenbelegung mit F, C, C-O und C-O-O von kleiner 3·1014 cm–2 und eine Metallbelastung, gemessen mit VPD-ICP-MS (vapour phase decomposition inductive coupled plasma mass spectrometry, Massenspektroskopie nach Dampfphasen-Zersetzung und Ionisation durch induktiv gekoppeltes Plasma), kleiner 1·1010 cm–2.
  • Die so vorgereinigten Siliciumscheiben werden in das Quarzboot eines Vertikalofens eingesetzt. Das Boot fasst 125 Scheiben, die Scheiben sitzen in den Schlitzen, welche in die 3 Stangen mit rundem Querschnitt des Bootes eingefräst worden sind. Die Schlitze sind mit 3° in Bezug zur Horizontalen nach unten angeschrägt und zuvor per Sandstrahlen aufgeraut sowie in einer Leerfahrt mit polykristallinem Silicium beschichtet worden.
  • Das Boot mit den Scheiben wird anschließend in einen CVD-Ofen (ASM Advance 400) unter Stickstoffatmosphäre eingefahren und dabei auf 680°C erwärmt. Der Reaktionsraum mit dem Boot wird evakuiert und mit Silan befüllt. Die Beschichtung mit polykristallinem Silicium auf beiden Seiten der Siliciumscheiben erfolgt bei einem Partialdruck von 130 mbar für 20 Minuten. Am Prozessende wird das Boot mit den Siliciumscheiben auf Raumtemperatur abgekühlt und die Scheiben aus dem Boot entladen. Die Scheiben haben dann eine Schichtdicke von polykristallinem Silicium von 0,8 μm mit einer typischen Korngrößenverteilung im Bereich 0,2 μm ± 0,05 μm.
  • Im folgenden Prozess-Schritt werden die Scheiben kantenpoliert, wobei die Polykristalline Schicht auf der Kante abgetragen wird. Im anschließenden Prozess-Schritt wird die Scheibe auf der Vorderseite feingeschliffen (Disco Grinder, mit mesh 1200, Abtrag 25–30 μm). Dabei wird nicht nur die Polykristalline Schicht auf der Vorderseite abgetragen, sondern auch ein Teil der ursprünglichen Oberfläche des einkristallinen Siliciums der Scheibe. Zum Schluss wird die Scheibe auf der Vorderseite poliert (Abtrag 12 μm) und in einer Standard-Badanlage gereinigt. Das Ergebnis ist eine Siliciumscheibe mit einer Schicht von 0,8 μm Poly auf der Rückseite, mit einem kontrollierten extrem reinen Zwischenoxid von 1,2 nm. Auf der Vorderseite der Scheibe wird mit einer Laser-Partikelmessung (Randausschluss 2 mm) eine LPD-Performance (LPD = Light Point Defects, d.h. Defekte wie z.B. Partikel auf der Scheibe, die mittels Laserstreuung gemessen werden) von weniger als 3 pro Scheibe im Bereich LPDs > 0,3 μm erreicht und weniger als 20 pro Scheibe im Bereich LPDs > 0,12 μm.
  • Bei visueller Kontrolle des Scheibenrandes sind keine Defekte im Bereich der ursprünglichen Bootauflagestellen bei der Polybeschichtung sichtbar.

Claims (10)

  1. Verfahren zur Herstellung eines auf der Vorderseite polierten Siliciumwafers (3) mit einer Beschichtung aus polykristallinem Silicium (5) auf der Rückseite und mit keinen oder zumindest deutlich reduzierten Boot-Polysilicium-Kontaktabdrücken (7) ausschließlich im Randausschlussbereich der Vorderseite, dadurch gekennzeichnet, dass das Verfahren die Schritte a) Behandlung des gereinigten Wafers (3) mit einer wässrigen Ozon-Lösung, wobei eine kontrollierte Oxidschicht aufweisend 20·1014 bis 100·1014 Sauerstoffatome/cm2 aufgebaut wird, b) Beschichtung des Wafers (3) mit polykristallinem Silicium (5) in einem vertikalen CVD-Reaktor, wobei der Wafer (3) in einem Quarzboot mit 0,5 bis 25° in Bezug zur Horizontalen nach unten angeschrägten und mittels Sandstrahlen aufgerauten Bootschlitzen (1) eingesetzt ist und seine Vorderseite als Auflagefläche dient, c) optional Feinschleifen der Vorderseite des Wafers (3) mit einem Abtrag von 1 bis 50 μm, d) Polieren der Vorderseite des Wafers (3) und e) optional Epitaxieren des Wafers (3) enthält, mit der Maßgabe, dass die Schritte in der Reihenfolge von a) nach e) durchlaufen werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ozonlösung zum Aufbau der kontrollierten Oxidschicht 1 bis 100 ppm Ozon enthält.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Ozon über eine gasdurchlässige Membran in die wässrige Ozonlösung sprudelt und der Aufbau der kontrollierten Ozonschicht durch Megaschall unterstützt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Auflagefläche (4) der Bootschlitze (1) mit 1 bis 10° in Bezug zur Horizontalen nach unten angeschrägt ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Oberfläche des Quarzboots (2) durch eine Behandlung mit Schleifscheiben und durch anschließendes Sandstahlen eine Rauhigkeit mit einem Peak-Valley-Verhältnis, d.h. einem Abstand zwischen Spitze und Tal, von 0,5 bis 25 μm erreicht.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Vorderseite des Wafers (3) mit einer Körnung von 1.200 bis 2.500 mesh feingeschliffen wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Beschichtung mit polykristallinem Silicium in einem vertikalen CVD-Reaktor mit einer Temperatur von 600 bis 750°C und unter Vakuum mit einem Silan-Partialdruck von 100 bis 200 mbar in einem Reaktionszeitraum von 20 bis 90 Minuten erfolgt.
  8. Auf der Vorderseite polierter, gegebenenfalls epitaxierter Siliciumwafer (3) mit einer Beschichtung aus polykristallinem Silicium (5) auf der Rückseite und mit keinen oder zumindest deutlich reduzierten Boot-Polysilicium-Kontaktabdrücken (7) ausschließlich im Randausschlussbereich der Vorderseite, der mittels eines Verfahrens nach einem der Ansprüche 1 bis 7 hergestellt wurde.
  9. Siliciumwafer (3) nach Anspruch 8, dadurch gekennzeichnet, dass der Siliciumwafer (3) gemessen mittels Laserstreuung mit Halbleiter-typischen Randausschluss von 2 mm keine Partikel oder Oberflächendefekte in den Größenklassen von > 0,06 μm sowie in den Größenklassen > 20 μm im Bereich der Bootauflagestellen aufweist.
  10. Siliciumwafer (3) nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass der Siliciumwafer (3) auf seiner Kante im Bereich der Bootauflagestellen durch visuelle Betrachtung mit bis zu 25-facher Vergrößerung keine Defekte aufweist.
DE2002139775 2002-08-29 2002-08-29 Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren Expired - Fee Related DE10239775B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002139775 DE10239775B3 (de) 2002-08-29 2002-08-29 Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002139775 DE10239775B3 (de) 2002-08-29 2002-08-29 Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren

Publications (1)

Publication Number Publication Date
DE10239775B3 true DE10239775B3 (de) 2004-05-13

Family

ID=32102712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002139775 Expired - Fee Related DE10239775B3 (de) 2002-08-29 2002-08-29 Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren

Country Status (1)

Country Link
DE (1) DE10239775B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011076954A1 (de) * 2011-06-06 2012-03-15 Siltronic Ag Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter
DE102012008220A1 (de) * 2012-04-25 2013-10-31 Süss Microtec Photomask Equipment Gmbh & Co. Kg Verfahren zum Reinigen von Fotomasken unter Verwendung von Megaschall

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3910185C2 (de) * 1988-03-30 1998-09-24 Nippon Steel Corp Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
EP0704891B1 (de) * 1994-09-30 1999-06-23 Shin-Etsu Handotai Company Limited Vorrichtung aus Quarzglas zum Wärmebehandlung von Halbleiterscheibchen und Herstellungsverfahren dafür
EP0704554B1 (de) * 1994-09-30 1999-11-17 Shin-Etsu Handotai Company Limited Trägerbehälter für Substratscheiben
US20020113027A1 (en) * 2001-02-20 2002-08-22 Mitsubishi Denki Kabushiki Kaisha Retainer for use in heat treatment of substrate, substrate heat treatment equipment, and method of manufacturing the retainer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3910185C2 (de) * 1988-03-30 1998-09-24 Nippon Steel Corp Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
EP0704891B1 (de) * 1994-09-30 1999-06-23 Shin-Etsu Handotai Company Limited Vorrichtung aus Quarzglas zum Wärmebehandlung von Halbleiterscheibchen und Herstellungsverfahren dafür
EP0704554B1 (de) * 1994-09-30 1999-11-17 Shin-Etsu Handotai Company Limited Trägerbehälter für Substratscheiben
US20020113027A1 (en) * 2001-02-20 2002-08-22 Mitsubishi Denki Kabushiki Kaisha Retainer for use in heat treatment of substrate, substrate heat treatment equipment, and method of manufacturing the retainer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 08-031837 A (Computerübersetzung) *
JP 08-031837 A (Patent Abstracts of Japan) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011076954A1 (de) * 2011-06-06 2012-03-15 Siltronic Ag Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter
DE102012008220A1 (de) * 2012-04-25 2013-10-31 Süss Microtec Photomask Equipment Gmbh & Co. Kg Verfahren zum Reinigen von Fotomasken unter Verwendung von Megaschall

Similar Documents

Publication Publication Date Title
EP1626440B1 (de) SOI-Scheibe
EP1883104B1 (de) Verfahren zur Herstellung eines gebundenen SOI-Wafers
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
EP0092540A1 (de) Verfahren zum Gettern von Halbleiterbauelementen
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
DE19960823B4 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR0185463B1 (ko) 반도체기판의 세정방법 및 반도체장치의 제조방법
DE10239775B3 (de) Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
JPH02260531A (ja) シリコン表面の処理方法
DE3485808T2 (de) Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
US6323140B1 (en) Method of manufacturing semiconductor wafer
JP4259881B2 (ja) シリコンウエハの清浄化方法
US20060148249A1 (en) Method of eliminating boron contamination in annealed wafer
JP2595935B2 (ja) 表面清浄化方法
JP3890819B2 (ja) シリコンウェーハの熱処理方法
JPH07211688A (ja) 化合物半導体基板の製造方法
KR20030030634A (ko) 웨이퍼 표면 결함 분석 방법
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JP2001213696A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8327 Change in the person/name/address of the patent owner

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee