DE102011076954A1 - Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter - Google Patents
Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter Download PDFInfo
- Publication number
- DE102011076954A1 DE102011076954A1 DE102011076954A DE102011076954A DE102011076954A1 DE 102011076954 A1 DE102011076954 A1 DE 102011076954A1 DE 102011076954 A DE102011076954 A DE 102011076954A DE 102011076954 A DE102011076954 A DE 102011076954A DE 102011076954 A1 DE102011076954 A1 DE 102011076954A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- cleaning
- cleaning step
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004140 cleaning Methods 0.000 title claims description 39
- 238000005498 polishing Methods 0.000 title claims description 13
- 238000000926 separation method Methods 0.000 title abstract description 3
- 230000003647 oxidation Effects 0.000 title abstract 2
- 238000007254 oxidation reaction Methods 0.000 title abstract 2
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 description 19
- 238000012545 processing Methods 0.000 description 10
- 238000001035 drying Methods 0.000 description 5
- 239000011856 silicon-based particle Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung von einseitig polierten Halbleiterscheiben (Wafer) mit einem Rückseiten-Getter und abschließendem randgeätzten thermischen Oxid auf der Rückseite, insbesondere ein Verfahren zum Herstellen von einseitig polierten Halbleiterscheiben ohne Kantenpolitur, dadurch gekennzeichnet, dass die Halbleiterscheiben minimierte LLS- und Bulkmetallbelastungen aufweisen.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung von einseitig polierten Halbleiterscheiben (Wafer) mit einem Rückseiten-Getter und abschließendem randgeätzten thermischen Oxid auf der Rückseite, insbesondere ein Verfahren zum Herstellen von einseitig polierten Halbleiterscheiben ohne Kantenpolitur, dadurch gekennzeichnet, dass die Halbleiterscheiben minimierte LLS- und Bulkmetallbelastungen aufweisen.
- Die üblichen mechanischen Bearbeitungsschritte zur Formgebung einer Halbleiterscheibe nach Abtrennen von einem Kristall zielen darauf ab, der Halbleiterscheibe eine Form zu geben, die sich insbesondere durch eine profilierte Kante und sich planparallel gegenüberliegende Seiten auszeichnet. Zu den Form gebenden Bearbeitungsschritten gehören daher neben einem Kantenverrunden insbesondere das Läppen, das Schleifen und das abschließende Polieren der Seiten der Halbleiterscheibe. Der abschließende Polierschritt kann, in Abhängigkeit der gewünschten Produkteigenschaften, ein- oder doppelseitig erfolgen. Mechanische Bearbeitungsschritte zur Formgebung sind Stand der Technik und u. a. offenbart in
EP2033739 A1 ,DE 10 2006 032 455 A1 , oderUS6482749 B1 . - Neben der Oberflächenbearbeitung ist bei der Herstellung von Halbleiterscheiben auch die Bearbeitung der Kanten der Halbleiterscheiben notwendig. Ein Kantenprofil erzeugender Bearbeitungsschritt ist deshalb erforderlich, da die Kante im nicht bearbeiteten Zustand besonders bruchempfindlich ist und die Halbleiterscheibe schon durch geringfügige Druck- und/oder Temperaturbelastungen im Kantenbereich beschädigt werden kann. Die unbehandelte Kante einer von einem Einkristall abgetrennten Halbleiterscheibe hat eine vergleichsweise raue und uneinheitliche Oberfläche. Sie bricht bei mechanischer Belastung häufig aus und ist eine Quelle störender Partikel. Es ist daher üblich, die Kante zu glätten und ihr ein bestimmtes Profil zu geben. Verfahren zur Bearbeitung der Kanten von Halbleiterschieben sind Stand der Technik und u. a. beispielsweise in
US 2008/0096474A1 - Einseitenpolierte Halbleiterscheiben (Wafer) unterscheiden sich von den doppelseitig polierten Halbleiterscheiben dadurch, dass sich die Beschaffenheit der Vorderseite und der Rückseite unterscheiden. Während die polierte Vorderseite beispielsweise eine möglichst glatte Oberfläche aufweisen kann, kann die Rückseite der Halbleiterscheibe in Abhängigkeit der jeweiligen Spezifikation mit einem Getter versehen sein. Dieses Getter kann beispielsweise aus einer mechanisch aufgerauten Fläche oder einer Schicht aus abgeschiedenem Poly-Silicium bestehen.
- Es hat sich gezeigt, dass es bei Halbleiterscheiben bestimmte Rückseitenkonfigurationen gibt, die, in Verbindung mit einer unpolierten Kante, zu einer vermehrten Anlagerung von Partikeln auf der Vorderseite der Halbleiterscheibe führen.
- Diese Anlagerung von Partikeln kann durch eine Streulichtmessung (light scattering), beispielsweise mit einem Messgerät von KLA-Tencor unter Verwendung des Surfscan SP1 MX, sichtbar gemacht werden und wird daher auch als Localized Light Scattering-Belastung (LLS-Belastung) bezeichnet.
WO2005101483 A1 offenbart eine Methode zur Streulichtmessung bei epitaktisch beschichteten Halbleiterscheiben. - Die LLS-Belastung auf der Vorderseite eines Wafers kann, abhängig von der jeweiligen Spezifikation, zu vermehrtem Ausschuss aufgrund der Überschreitung der jeweiligen LLS-Grenzwerte führen.
- Dabei muss zwischen einer abreinigbaren und einer nicht abreinigbaren LLS-Belastung unterschieden werden. Die nicht abreinigbare LLS-Belastung wird z. B. durch Kristalldefekte oder Anätzungen der Oberfläche verursacht, wohingegen die abreinigbare LLS-Belastung, die Gegenstand dieser Erfindung ist, durch Partikel auf der Oberfläche eines Wafers hervorgerufen wird. Eine Ursache für die abreinigbare LLS-Belastung können beispielsweise im randgeätzten Bereich (Fuming) erzeugte (Silicium-)Partikel sein, speziell wenn unter der Oxidschicht eine (poröse) poly-Silicium-Schicht (Getter) aufgebracht ist, oder die Rückseite mittels mechanischer Bearbeitung (Damage) aufgeraut wurde.
- Insbesondere kleine (Silicium-)Partikel (<= 0,12 μm) können von der Rückseite bzw. der Kante der Halbleiterscheibe während der Endreinigung mit den Walzenstöcken auf die Vorderseite der Halbleiterscheibe verschleppt werden.
- Die Aufgabe der Erfindung ist es, durch einen speziellen Fertigungsablauf ohne Kantenpolitur die abreinigbare LLS-Belastung auf ein Minimum zu reduzieren.
- Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zur Herstellung einer einseitig polierten Halbleiterscheibe bestehend aus folgenden Schritten: (1) Das Ziehen eines Kristalls aus Halbleitermaterial, (2) das Abtrennen einer Vielzahl einzelner Halbleiterscheiben mit einer Vorder- und einer Rückseite (Oberfläche) sowie einer umlaufenden Kante vom Kristall, (3) das Ätzen der Oberflächen der Halbleiterscheiben, (4) das Aufbringen eines mechanischen Getters oder eines thermischen Getters aus Poly-Silicium auf den Rückseiten der Halbleiterscheiben, (5) eine (thermische) Oxidabscheidung auf den Rückseiten der Halbleiterscheiben, (6) eine Oxidrandätze, (7) eine Einseitenpolitur der Vorderseiten der Halbleiterscheiben und (8) einem anschließendem Reinigungsschritt.
- AUSFÜHRLICHE ERFINDUNGSBESCHREIBUNG UND AUSFÜHRUNGSFORMEN
- Gemäß dem Stand der Technik werden Halbleiterscheiben in einer Vielzahl von aufeinander folgenden Prozessschritten hergestellt. Im Allgemeinen wird folgende Herstellungssequenz benutzt, die, da Stand der Technik, im Einzelnen nicht näher beschrieben wird:
- – Herstellen eines einkristallinen Halbleiterstabs (Kristallzucht) (1),
- – Auftrennen des Stabs in einzelne Scheiben (Innenloch- oder Drahtsägen) (2),
- – mechanische Scheibenbearbeitung (Läppen, Schleifen),
- – chemische Scheibenbearbeitung (alkalische oder saure Ätze) (3),
- – Aufbringen eines mechanischen Getters bzw. eines thermischen, aus Polysilicium bestehenden Getters auf der Rückseite der Halbleiterscheibe (4),
- – Thermische Oxidabscheidung auf der Rückseite der Halbleiterscheibe (5),
- – Oxidrandätze (6),
- – Einseitige Politur der Vorderseite der Halbleiterscheibe (7),
- – Reinigungsschritt (8)
- Das Aufbringen eines Getters auf der Rückseite einer Halbleiterscheibe (Wafer) dient in erster Linie zum „Einfangen” von metallischen Verunreinigungen (atomar) im Waferbulk, welche zur Waferrückseite – auf der der Getter aufgebracht wurde – wandern. Da die Oberfläche des Getters auf der Rückseite der Halbleiterscheibe relativ rau ist, können sich am Getter auch verstärkt (Si-)Partikel anlagern. Eine weitere Anlagerung von (Si-)Partikeln kann an den unpolierten – rauen – Waferkanten erfolgen.
- Das Ziel der vorliegenden Erfindung ist es, die Anlagerung von (Si-)Partikeln an einem Getter bzw. an den unpolierten Waferkanten gezielt für die Herstellung von Halbleiterscheiben mit einer verringerten Partikelbelastung zu verwenden.
- Im erfindungsgemäßen Verfahren wird, entgegen dem Stand der Technik, nach dem Schritt (6), der Oxidrandätze, auf die übliche Kantenpolitur verzichtet und nur die Vorderseite poliert (Schritt (7)). Die unpolierten Kanten der Halbleiterscheiben und die topografisch unebeneren (raueren) Rückseiten der Halbleiterscheiben dienen im weiteren Fertigungsprozess als Partikelfänger und reduzieren somit die abreinigbare LLS-Belastung auf ein Minimum.
- Dieses Verfahren eignet sich insbesondere für kleine Partikel (< 0,2 μm).
- Eine signifikante Verbesserung der LLS-Belastung, vor allem der kleineren Silicium-Partikel in einem Bereich von < 0,14 μm und insbesondere <= 0,12 μm, kann in einer bevorzugten Ausführung des erfindungsgemäßen Verfahrens durch das Entfernen des auf der Rückseite thermisch aufgebrachten Poly-Silicium-Getters entweder nach der Oxidabscheidung (5) oder der Randätze (6) erzielt werden. Ebenfalls bevorzugt ist ein erneutes Aufbringen der Oxidschicht sowie eine nochmalige Randätze.
- Um das Problem der erhöhten LLS-Werte auf der Wafervorderseite zu lösen, sind verschiedene Ansätze denkbar:
- a) Eine zusätzliche Vorreinigung vor dem Aufkitten der Halbleiterscheiben auf die Trägerplatten für den nachfolgenden Polierschritt ist in der Lage, die LLS-Werte auf der Waferoberfläche zu reduzieren, wobei die Wafer nach dieser Reinigung nicht mittels Schleudertrocknungsprinzip (turbulente Luftströmung) getrocknet werden dürfen, da dieses Trocknungsprinzip zu einer statischen Aufladung der Waferoberflächen führt, die wiederum in einer Erhöhung der LLS-Werte resultiert.
- Versuche haben gezeigt, dass besonders die LLS in einem Größenbereich von ca. 0,1–0,12 μm, deutlich reduziert werden können, wenn die Wafer nicht mittels Schleudertrocknung getrocknet werden.
- Daher muss ein anderes Trocknungsprinzip, welches die statische Aufladung der oxidierten Rückseite verhindert, verwendet werden. Denkbar sind hier z. B. Verfahren, welche nach dem Heißwasser-, Marangoni- oder HF/Ozon-Prinzip arbeiten.
- Alternativ ist es auch möglich, die noch nicht polierten Wafer kontrolliert unter Reinraumbedingungen mit einer laminaren ionisierten Luftstömung abtrocknen zu lassen um eine statische Aufladung der Wafer zu vermeiden.
- b) Bevorzugt wird mit dem erfindungsgemäßen Herstellungsprozess die abreinigbare LLS-Belastung bei Partikeln mit einer Größe ≤ 0,14 μm und besonders bevorzugt Partikel mit einer Größe 0,12 μm auf ein Minimum reduziert.
- Die Abreinigung der Partikel erfolgt in diesem Fall in einem Reinigungsschritt (8), der aus einer Vorreinigung und einer Endreinigung besteht. In einer bevorzugten Ausführungsform des Reinigungsschrittes (8) werden die auf der Vorderseite polierten Halbleiterscheiben im ersten Schritt mit einem Walzenstock vorgereinigt, um die an der Kante der Halbleiterscheibe und im Bereich der Rückseite der Halbleiterscheibe anhaftenden Partikel unter Einwirkung von mechanischen Kräften (durch die Walzen induzierte Scherkräfte) auf die polierte Vorderseite zu verschleppen.
- Die nachfolgende Endreinigung, bestehend aus einer Badreinigung, in der die Partikel effektiv entfernt werden, und einer sich daran anschließenden nochmaligen Walzenstockreinigung, liefert Halbleiterscheiben, die praktisch keine LLS-Belastung mehr aufweisen.
- In einer ebenfalls bevorzugten Ausführungsform des Reinigungsschrittes (8) werden die auf der Vorderseite polierten Halbleiterscheiben im ersten Schritt einer Badreinigung und anschließend einer Walzenstockreinigung (1. Reinigung) unterzogen. Nachdem die abreinigbaren Partikel durch die 1. Reinigung auf die Vorderseite des Wafers verschleppt worden sind, erfolgt eine 2. Reinigung der Halbleiterscheiben bestehend ebenfalls aus Vor- und Endreinigung, analog zur 1. Reinigung.
- Darüber hinaus ist darauf zu achten, dass neben der Ergänzung von zusätzlichen Reinigungsschritten vor der eigentlichen Waferpolitur (inclusive Aufkitten bei Einseitenpolituren) – wie unter a) beschrieben – auch bestimmte Trocknungsverfahren, die eine statische Aufladung der oxidierten Waferrückseite verursachen können, vermieden werden.
- c) Eine signifikante Verbesserung der LLS-Belastung, vor allem bei Silicium-Partikeln in einem Bereich von < 0,14 μm und insbesondere <= 0,12 μm, kann auch beispielsweise durch das Entfernen der auf der Rückseite thermisch aufgebrachten Oxidschicht nach der Randätze, ein erneutes Aufbringen der Oxidschicht und eine nochmalige Randätze, erzielt werden. Dieses passiert komplett noch vor dem Aufkitten bzw. der Politur der Wafer.
- Das Entfernen der Oxidschicht erfolgt mit einem 14%igen HF-Sprühnebel. Die anschließende Randätze (=fumern) erfolgt dabei unter Verwendung von hochkonzentrierter HF (50%) in der Gasphase und wird mittels Stickstoff als Trägergas an den Ort des Geschehens gebracht.
- Zur Absenkung der LLS-Belastung bei Wafern mit extrinsischem Getter und abschließender, am Waferrand jedoch abgeätzter, thermischer Oxidschicht auf der Waferrückseite – hier vor allem der LLS < 0,2 μm und insbesondere der LLS <= 0,12 μm – ist eine bestimmte Vorgehensweise im Bereich der Rückseitenbearbeitung beim Aufbringen der Rückseiten-Oxidschicht in Kombination mit der Entfernung des dabei entstehenden Oxidrands erforderlich.
- Im erfindungsgemäßen Verfahren wird die Rückseiten-Oxidschicht zweimal thermisch aufgebracht (incl. Randätze), wobei das zuerst aufgebrachte Oxid als ”Opferoxid” verwendet wird, indem es mit höherkonzentrierter HF (> 10%) nochmal abgelöst wird und so eventuell auf der Rückseite anhaftende Silicium-Partikel im Übergangsbereich der Oxidschicht zum freigeätzten Waferrand entfernt werden.
- Besonders diese Kombination von relativ dickem und dichtem thermischen Oxid (im Vergleich zu ”native Oxide”) in Verbindung mit höherkonzentrierter HF (> 10%) zum Ablösen desselben ist dazu in der Lage, stärker anhaftende Silicium-Partikel auf der Waferrückseite – besonders im Übergangsbereich von Oxidschicht zu freigeätztem Randbereich – wirksam zu entfernen, selbst wenn die Silicium-Partikel durch einen vorher stattgefundenen thermischen Prozess, z. B. bei der Aufbringung einer poly-Si-Schicht als extrinisischer Getter auf der Waferrückseite, teilweise ”festgebacken” sind.
- Das zweimalige Aufbringen einer thermischen Oxidschicht führt zu einer deutlichen Verringerung der Si-Partikel und damit der LLS-Werte auf der Wafervorderseite in den nachfolgenden Fertigungsschritten, besonders im Bereich der Endpolitur und Endreinigung.
- d) Kombination der verschiedenen Problemlösungsansätze in Form eines gemeinsamen optimierten Ablaufs.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- EP 2033739 A1 [0002]
- DE 102006032455 A1 [0002]
- US 6482749 B1 [0002]
- US 2008/0096474 A1 [0003]
- WO 2005101483 A1 [0006]
Claims (6)
- Verfahren zur Herstellung einer einseitig polierten Halbleiterscheibe folgenden Schritten: (1) Das Ziehen eines Kristalls aus Halbleitermaterial, (2) das Abtrennen einer Vielzahl einzelner Halbleiterscheiben mit einer Vorder- und einer Rückseite (Oberfläche) sowie einer umlaufenden Kante vom Kristall, (3) das Ätzen der Oberflächen der Halbleiterscheiben, (4) das Aufbringen eines mechanischen Getters oder eines thermischen Getters aus Poly-Silicium auf den Rückseiten der Halbleiterscheiben, (5) eine (thermische) Oxidabscheidung auf den Rückseiten der Halbleiterscheiben, (6) eine Oxidrandätze, (7) eine Einseitenpolitur der Vorderseiten der Halbleiterscheiben und (8) einem anschließendem Reinigungsschritt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass nach dem Ätzen der Oberflächen der Halbleiterscheiben (3) die auf der Rückseite der Halbleiterscheibe thermisch aufgebrachten Oxidschicht entfernt wird, eine Oxidschicht erneut auf die Rückseite aufgebracht wird und eine anschließende Randätze erfolgt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Reinigungsschritt (8) aus einem ersten und einem zweiten Reinigungsschritt besteht, wobei im ersten Reinigungsschritt die Vorreinigung mit einem Walzenstock erfolgt und im zweiten Reinigungsschritt eine Badreinigung erfolgt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Reinigungsschritt (8) aus einem ersten und einem zweiten Reinigungsschritt besteht, wobei im ersten Reinigungsschritt die Vorreinigung als Badreinigung erfolgt und im zweiten Reinigungsschritt eine Reinigung mit einem Walzenstock erfolgt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass nach dem Reinigungsschritt (8) die Halbleiterscheiben so getrocknet werden, dass die statische Aufladung der oxidierten Rückseite verhindert wird.
- Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass die Halbleiterscheibe nach einem der Verfahren getrocknet werden, welche nach dem Heißwasser-, Marangoni- oder HF/Ozon-Prinzip arbeiten.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011076954A DE102011076954A1 (de) | 2011-06-06 | 2011-06-06 | Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011076954A DE102011076954A1 (de) | 2011-06-06 | 2011-06-06 | Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011076954A1 true DE102011076954A1 (de) | 2012-03-15 |
Family
ID=45756246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011076954A Withdrawn DE102011076954A1 (de) | 2011-06-06 | 2011-06-06 | Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102011076954A1 (de) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235004A (ja) * | 1992-02-24 | 1993-09-10 | Sony Corp | 半導体基板の製造方法 |
US6338805B1 (en) * | 1999-07-14 | 2002-01-15 | Memc Electronic Materials, Inc. | Process for fabricating semiconductor wafers with external gettering |
US6482749B1 (en) | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
DE10239775B3 (de) * | 2002-08-29 | 2004-05-13 | Wacker Siltronic Ag | Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren |
WO2005101483A1 (ja) | 2004-04-13 | 2005-10-27 | Komatsu Electronic Metals Co., Ltd. | 半導体ウェハの検査装置及び方法 |
DE102006032455A1 (de) | 2006-07-13 | 2008-04-10 | Siltronic Ag | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit |
US20080096474A1 (en) | 2004-10-27 | 2008-04-24 | Shin-Etsu Handotai Co., Ltd. | Method for Producing Semiconductor Wafer and Semiconductor Wafer |
EP2033739A1 (de) | 2006-06-08 | 2009-03-11 | Shin-Etsu Handotai Co., Ltd. | Verfahren zur waferherstellung |
US20100021688A1 (en) * | 2008-07-25 | 2010-01-28 | Sumco Corporation | Wafer manufacturing method and wafer obtained through the method |
-
2011
- 2011-06-06 DE DE102011076954A patent/DE102011076954A1/de not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235004A (ja) * | 1992-02-24 | 1993-09-10 | Sony Corp | 半導体基板の製造方法 |
US6338805B1 (en) * | 1999-07-14 | 2002-01-15 | Memc Electronic Materials, Inc. | Process for fabricating semiconductor wafers with external gettering |
US6482749B1 (en) | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
DE10239775B3 (de) * | 2002-08-29 | 2004-05-13 | Wacker Siltronic Ag | Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren |
WO2005101483A1 (ja) | 2004-04-13 | 2005-10-27 | Komatsu Electronic Metals Co., Ltd. | 半導体ウェハの検査装置及び方法 |
US20080096474A1 (en) | 2004-10-27 | 2008-04-24 | Shin-Etsu Handotai Co., Ltd. | Method for Producing Semiconductor Wafer and Semiconductor Wafer |
EP2033739A1 (de) | 2006-06-08 | 2009-03-11 | Shin-Etsu Handotai Co., Ltd. | Verfahren zur waferherstellung |
DE102006032455A1 (de) | 2006-07-13 | 2008-04-10 | Siltronic Ag | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit |
US20100021688A1 (en) * | 2008-07-25 | 2010-01-28 | Sumco Corporation | Wafer manufacturing method and wafer obtained through the method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006020823B4 (de) | Verfahren zur Herstellung einer polierten Halbleiterscheibe | |
DE19525521B4 (de) | Verfahren zum Reinigen von Substraten | |
DE69925138T2 (de) | Plasmabearbeitungsgerät welches dieses benutzt | |
DE112010004989B4 (de) | Halbleiterwafer und Verfahren zur Herstellung desselben | |
DE102015220090B4 (de) | Verfahren zum Abrichten von Poliertüchern | |
DE102011082777A1 (de) | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe | |
DE112014001496T5 (de) | Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers | |
DE102009037281A1 (de) | Verfahren zur Herstellung einer polierten Halbleiterscheibe | |
DE102013218880A1 (de) | Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe | |
DE19704546A1 (de) | Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe | |
DE112008000226T5 (de) | Verfahren zum Herstellen eines Substrats vom Typ Silizium auf Isolator (SOI) | |
DE19847191C2 (de) | ITO-Zerstäubungs-Target und sein Reinigungsverfahren | |
DE60101890T2 (de) | Mit Fluoroharz beschichtete Quarzglas-Stellvorrichtung und Verfahren zu deren Herstellung | |
DE102011076954A1 (de) | Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter | |
DE102004021113B4 (de) | SOI-Scheibe und Verfahren zu ihrer Herstellung | |
DE112018000935T5 (de) | Verfahren zur Herstellung eines Wafers | |
DE102010013519B4 (de) | Verfahren zum Polieren einer Halbleiterscheibe | |
DE102011052771A1 (de) | Verfahren und Vorrichtung zur Entfernung von Verschmutzungen auf profilierten Oberflächen ineinander greifender Streckwalzen | |
DE60315670T2 (de) | Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik | |
WO2003008323A2 (de) | Hebe- und stützvorrichtung | |
DE102011083422A1 (de) | Verfahren zur Herstellung eines Kollimators und Kollimator | |
DE102005028166A1 (de) | Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium | |
DE102004004556B4 (de) | Verfahren zur Herstellung einer Halbleiterscheibe | |
DE102005007356A1 (de) | Entfernen von eingebetteten Partikeln während eines chemisch-mechanischen Polierens | |
DE102013213839A1 (de) | Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R230 | Request for early publication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150101 |