DE3485808T2 - Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern. - Google Patents

Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.

Info

Publication number
DE3485808T2
DE3485808T2 DE8484870021T DE3485808T DE3485808T2 DE 3485808 T2 DE3485808 T2 DE 3485808T2 DE 8484870021 T DE8484870021 T DE 8484870021T DE 3485808 T DE3485808 T DE 3485808T DE 3485808 T2 DE3485808 T2 DE 3485808T2
Authority
DE
Germany
Prior art keywords
oxygen
layer
wafer
silicon
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8484870021T
Other languages
English (en)
Other versions
DE3485808D1 (de
Inventor
Dale Eugene Hill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Application granted granted Critical
Publication of DE3485808D1 publication Critical patent/DE3485808D1/de
Publication of DE3485808T2 publication Critical patent/DE3485808T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die Erfindung betrifft die Herstellung elektronischer Vorrichtungen (auch genannt: Bauelemente) wie z. B. integrierter Schaltkreise. Insbesondere betrifft die Erfindung verbesserte Halbleitersubstratmaterialien wie Siliziumplättchen (Wafer), die bei der Herstellung integrierter Schaltungsbausteine verwendet werden. Speziell betrifft die Erfindung Halbleitersubstratmaterialien mit erhöhter Fähigkeit, schädliche Fremdatome (auch: Störstellen), Verunreinigungen und Defekte während der Herstellung von Bauelementen durch Gettern aus dem Bildungsbereich der Bauelemente zu entfernen.
  • Bei der Herstellung integrierter Schaltungsbausteine auf Silizium-Wafern entstehen durch das Vorhandensein und den Einbau von Defekten, Verunreinigungen und Fremdatomen auf und in der Nähe der Bildungsfläche des Bauelements auf dem Wafer zu hohe Stromverluste, welche die Ausbeute an brauchbaren Bauelementen stark beeinträchtigen. Nach dem derzeitigen Stand der Technik ist erkannt worden, daß die schädlichen Defekte, Verunreinigungen und Fremdatome bis zu einem gewissen Grade aus dem Bauelementbildungsbereich in unschädliche Bereiche des Substratmaterials verlagert werden können. Die Verfahren und Prozesse zur Diffusion und zum Einfangen der Defekte, Verunreinigungen und Fremdatome aus dem aktiven Bauelementbereich sowohl vor als auch nach der Ausbildung des Bauelements werden in der Elektronikindustrie und Technik als Gettern bezeichnet.
  • Nach dem Stand der Technik sind verschiedene Getterverfahren und -prozesse in Halbleitermaterialien zur Verbesserung der Ausbeute an Bauelementen offenbart worden. Bekannte Getterverfahren und -prozesse für Halbleitermaterialien lassen sich allgemein in Verfahren und Prozesse unterteilen, die auf externen bzw. auf internen Mitteln basieren.
  • Externes Gettern umfaßt die Modifikation der Rückseite des Wafers, um Plätze zu erzeugen, welche die Defekte, Verunreinigungen und Fremdatome anziehen. Ein derzeit kommerziell verwendetes externes Getterverfahren besteht darin, daß die Rückseite des Wafers mechanisch beschädigt wird. Die mechanische Beschädigung an der Rückseite des Wafers wird durch Zerkratzen der Oberfläche, Abschmirgeln oder Anschleifen mit einem Schleifmittel bewerkstelligt, um die Kristallstruktur zu verändern und Störstellen zu erzeugen, die Defekte, Verunreinigungen und Fremdatome aus dem aktiven Bauelementbereich des Wafers anziehen und einfangen. An der Rückseite beschädigte Wafer ermöglichen zwar das Gettern, aber die Beschädigung des Wafers führt zu zusätzlichen Problemen mit der Zerbrechlichkeit, der Handhabung und der Reinigung zum Entfernen entstandener Teilchen, und der beschädigte Bereich bildet mögliche Haftstellen für die Aufnahme von Flüssigkeiten und Materialien aus, die im Herstellungsprozeß der Bauelemente verwendet werden, was zu einer weiteren Verunreinigung des Wafers führen kann. In der US-PS 4 144 099 wird das Gettern von Wafern unter Anwendung der rückseitigen mechanischen Beschädigung beschrieben.
  • Ein weiteres Beispiel für externes Gettern wird in der US-PS 3 997 368 beschrieben, wobei eine unter mechanischer Spannung stehende Schicht aus Siliziumnitrid oder Aluminiumoxid auf der Rückseite des Wafers ausgebildet wird, die dann wärmebehandelt wird, um zu bewirken, daß Schichtungsfehler- Keimbildungszentren nach der Rückseite diffundieren. Ein weiteres Beispiel wird in der US-PS 3 929 529 beschrieben, wobei eine Oberfläche des Wafers zur Ausbildung einer porösen Siliziumschicht anodisiert wird, die Verunreinigungen aus dem Waferkörper durch Diffusion zu dem porösen Silizium transportiert werden und die poröse Siliziumschicht dann zu Siliziumdioxid oxidiert wird.
  • Die US-PS 4 053 335 (äquivalent der FR-A-2 346 856) offenbart eine Einrichtung zum externen Gettern in Halbleitermaterialien durch Ausbilden einer Polysiliziumschicht an der Rückseite des Wafers. Die Korngrenzen des Polysiliziums bilden Abscheidungsstellen für Fremdatome aus dem Substrat. Da die Polysilizium-Korngrenzen bei hoher Temperatur nicht ausgeheizt werden, bleibt die Getterfähigkeit während der gesamten bei der Herstellung der Bauelemente angewendeten Temperaturbehandlung erhalten.
  • Andere üblicherweise verwendete externe Gettereinrichtungen nutzen bor- oder phosphordotierte Halbleitermaterialien, die Implantation von Ionen wie z. B. Argon oder eine starke Diffusion von Fremdatomen wie Bor oder Phosphor in das Material. Die US-PS 3 874 936 gibt eine Beschreibung des letzteren Verfahrens.
  • In letzter Zeit ist in der Zeitschrift "Solid State Technology" vom Juli 1981, S. 55-61, über die Getterwirkung des im Substratmaterial enthaltenen Sauerstoffs berichtet worden, die als internes Gettern bezeichnet wird. In nach dem Czochralski-Verfahren gezüchtetem Silizium ist Sauerstoff enthalten, der aus der Auflösung des Quarztiegels, welcher beim Ziehen des Kristalls zur Aufnahme der Schmelze dient, in den Kristall gelangt. Durch die Abscheidung des im Substratmaterial enthaltenen Sauerstoffs können brauchbare Getterplätze für schädliche Defekte, Verunreinigungen und Fremdatome gebildet werden.
  • Bei jeder Gettereinrichtung muß der aktive Bereich des Substratmaterials, wo die Bauelemente ausgebildet werden, frei von Getterplätzen sein. Folglich muß eine Zone von etwa 5-25 Mikrometer, vorzugsweise von etwa 10-20 Mikrometer Tiefe von der Bauelementoberfläche des Wafers aus geschaffen werden, die von Getterplätzen befreit ist, um einen Ausbeuteverlust der Bauelemente infolge von Defektstörungen zu verhindern. Die Sauerstoffkonzentration in einem Substratmaterial kann unter den bei der Bauelementherstellung angewendeten thermischen Prozeßbedingungen durch Diffusion nach außen in der Nähe der Oberfläche reduziert sein.
  • Mit der schnellen Fortentwicklung der Bauelemente-Herstellungstechnologie und insbesondere im Hinblick auf komplexe und langwierige Verarbeitungsschritte und die erhöhte Schaltkreisdichte und die Gesamtgröße der Schaltkreise auf einem Wafer ist offenbar geworden, daß die Gettertauglichkeit von Substraten verbessert werden muß, um den höheren Anforderungen gerecht zu werden und während der gesamten Verarbeitungsschritte für ein wirksames Gettern zu sorgen und damit eine akzeptable Ausbeute an guten Bauelementen pro Wafer zu erreichen.
  • Typische Aufgaben der Erfindung sind die Bereitstellung
  • 1. eines Halbleitersubstrats mit verbesserter Gettertauglichkeit;
  • 2. eines Halbleitersubstrats, das sich zum externen Gettern eignet;
  • 3. eines Halbleitersubstrats, das während der gesamten Bauelementverarbeitungszyklen eine verbesserte Gettertauglichkeit aufweist; und
  • 4. eines Halbleitersubstrats, das im aktiven Bereich eine reduzierte Defektbildung aufweist und eine längere Lebensdauer der Minoritätsträger ermöglicht.
  • Weitere Aufgaben, charakteristische Merkmale und Vorzüge der Erfindung werden für den Fachmann aus der vorliegenden Offenbarung und den beigefügten Patentansprüchen ersichtlich sein.
  • Erfindungsgemäß wird ein verbessertes Halbleitersubstrat geschaffen, das während der gesamten Bauelementherstellungszyklen eine erhöhte Gettertauglichkeit aufweist, eine verbesserte Lebensdauer der Minoritätsträger ermöglicht und den auf Defekte, Verunreinigungen und Fremdatome zurückzuführenden Ausbeuteverlust der hergestellten Bauelemente reduziert. Die erhöhte Gettertauglichkeit wird dem Halbleiter-Wafer durch Aufbringen einer Getterschicht auf die Rückseite des Wafers vermittelt. Die erhöhte Gettertauglichkeit des Halbleiter-Wafers wird weiter verbessert, wenn der Polysiliziumschicht auf der Rückseite des Wafers Sauerstoff zugesetzt wird.
  • Es hat sich gezeigt, daß die äußere Polysiliziumschicht zwar die Tiefe der im Wafer erhaltenen sauerstofffreien Zone verringert, die Sauerstoffabscheidung aber verstärkt, die eine unerwartete Vermehrung der Getterplätze für Fremdatome sowie eine unvorhergesehene Verlängerung der Minoritätsträger-Lebensdauer in Abhängigkeit von den beim jeweiligen Herstellungsprozeß des Bauelements angewendeten Temperaturen liefert. Die Dicke der Polysiliziumschicht kontrolliert wirksam die Tiefe der gebildeten sauerstofffreien Zone und den im Wafer abgeschiedenen Sauerstoffgehalt. Folglich ist die Dicke der Polysiliziumschicht ein entscheidender Faktor für die Bildung einer ausreichend tiefen sauerstofffreien Zone und für eine verstärkte Sauerstoffabscheidung zum effektiven Gettern, in Abhängigkeit von den bei den Herstellungsprozessen der Bauelemente angewendeten Temperaturen, mit der daraus resultierenden Erhöhung der Ausbeute an Bauelementen.
  • Der durch die Polysiliziumschicht erzeugte synergistische Gettereffekt wird erzielt, wenn die Bauelement-Verarbeitungstemperaturen einen Wert von etwa 1025ºC nicht übersteigen oder wenigstens den Wert von etwa 1025ºC nur so lange übersteigen, bis der Sauerstoff in der gewünschten sauerstofffreien Schicht erschöpft ist. Bei höheren Verarbeitungstemperaturen als 1025ºC bleibt der Sauerstoff im Wafer im allgemeinen in Lösung und neigt nicht zur Abscheidung.
  • Sauerstoffdotiertes Polysilizium wird in der Elektronikindustrie als SIPOS (halbisolierendes polykristallines Silizium) bezeichnet. Thermisch abgeschiedenes SIPOS ist in Form von Passivierungsschichten auf Bauelementen verwendet worden und hat in der Literatur große Beachtung gefunden. Eine frühe Arbeit über "Semi-Insulating Polycrystalline-Silicon (SIPOS) Films Applied to MOS Integrated Circuits" (Auf integrierte MOS-Schaltkreise aufgebrachte Schichten aus halbisolierendem polykristallinem Silizium (SIPOS)) von H. Mochizuki u. a. in der Beilage zum Japanese Journal of Applied Physics, Bd. 15, 1976, S. 41-48, diskutiert die Verwendung von SIPOS-Schichten zur Oberflächenpassivierung integrierter Schaltkreise. Ein weiterer Artikel, der die zwei Phasen von SIPOS erörtert - Silizium-Mikrokristalle und Siliziumoxid - "Crystallographic Study of Semi-Insulating Polycrystalline Silicon (SIPOS) Doped with Oxygen Atoms" (Kristallografische Untersuchung von mit Sauerstoffatomen dotiertem halbisolierendem polykristallinem Silizium (SIPOS)) von M. Hamasaki u. a., findet sich im J. Appl. Phys. 49(7), Juli 1978, S. 3987-3992. Ein Artikel "A Model of SIPOS Deposition Based on Infrared Spectroscopic Analysis" (Ein auf der Infrarot-Spektralanalyse basierendes Modell der SIPOS-Abscheidung) von R.W. Knolle u. a. im J. Electrochem. Soc. Solid-State Science and Technology, Oktober 1980, S. 2254-2259, diskutiert die Abscheidung von SIPOS bei Atmosphärendruck und niedrigen Drücken.
  • SIPOS wird auf Halbleitersubstratmaterialien wie z. B. Silizium-Wafern nach der bekannten Technologie der chemischen Aufdampfung (CVD) abgeschieden, wobei der dampfförmige Reaktionspartner thermisch aufgespalten oder unter Anwendung von Wasserstoff oder anderer bekannter Reduktionsmittel reduziert wird. SIPOS wird unter Verwendung eines Reaktionspartners in Form eines siliziumhaltigen Materials wie Silan oder eines chlorierten Siliziums wie Trichlorsilan und eines sauerstoffhaltigen Materials abgeschieden. Das sauerstoffhaltige Material kann ein nichtmetallischer sauerstoffhaltiger Komplex sein, z. B. Oxide von Stickstoff, Kohlenstoff und Wasserstoff, und Oxidationsmittel wie z. B. Phosgen sowie Sauerstoff selbst. Der Sauerstoffgehalt der abgeschiedenen SIPOS-Schicht kann durch Kontrollieren der Verhältnisse von Silizium und Sauerstoff im Reaktionsgas reguliert werden.
  • Eine (dotierte oder undotierte) Polysiliziumschicht auf dem Wafer erzeugt eine Spannung, die in gewissem Grade zur Durchbiegung oder Wölbung des Wafers führt. Die Stärke der Spannung ist zum Teil von der Temperatur, bei der die Polysiliziumschicht aufgebracht wird, vom Sauerstoffgehalt der Schicht und vom Beschichtungsdruck und der Beschichtungsgeschwindigkeit abhängig. Für die Zwecke der vorliegenden Erfindung geeignete dotierte Polysiliziumschichten können bei Temperaturen, die im allgemeinen im Bereich von 600º bis 800ºC liegen, auf die Wafer aufgebracht werden. Die Polysilizium-Abscheidung erfolgt bei niedrigeren Temperaturen, aber bei etwa 600ºC ist die Abscheidung zu langsam, um ökonomisch brauchbar zu sein. Die Abscheidung kann auch bei höheren Temperaturen erfolgen, aber bei etwa 800ºC wird die Korngröße des Polysiliziums zu groß für ein effektives Gettern, oder es können Kontrollprobleme auftreten, besonders wenn Silan als Reaktionspartner verwendet wird. Die Wirkung der Sauerstoffdotierungsstärke der Polysiliziumschicht auf die erzeugte Spannung und die resultierende Durchbiegung oder Wölbung variiert mit den angewendeten Abscheidungsbedingungen. Es zeigt sich, daß Temperaturen im Bereich von etwa 680ºC-700ºC die geringste Spannung im Wafer erzeugen. Die Durchbiegung und Wölbung des Wafers ist außerdem proportional zur Dicke der Polysiliziumschicht.
  • Erfindungsgemäß wird ein effektives Gettern unter Verwendung dotierter Polysiliziumschichten verschiedener Dicke an der Rückseite der Substratmaterialien erzielt. Allgemein können die Schichtdicken ungefähr 0,05 bis 5,0 Mikrometer betragen, vorzugsweise 0,2 bis 2,0 Mikrometer, und speziell 0,6 bis 1,0 Mikrometer. Die Dotierungskonzentration in der Schicht, mit der Gettertauglichkeit erzielt wird, kann ebenfalls über einen breiten Bereich variieren. Im allgemeinen können die Dotierungskonzentrationen ungefähr 0,1 bis 40 Gew.-% betragen, vorzugsweise 2 bis 20 Gew. -%, und speziell 4 bis 10 Gew..
    • Beschreibung der bevorzugten Ausführungsbeispiele
  • In den folgenden Beispielen wird zur Abscheidung von sauerstoffdotierten Polysiliziumschichten ein Niederdruck- Dampfphasenreaktor für epitaxiales Aufwachsen (LPCVD-Reaktor) von dem Typ verwendet, wie er in Artikeln von M. L. Hitchman und J. Kane im J. of Crystal Growth 55, 485 (1981) und von M. L. Hitchman, J. Kane und A. E. Widmer in Thin Solid Films 59, 23 (1979) beschrieben wird. Der verwendete Waferträger ist einfach eine längliche Schiffchenvorrichtung mit nach außen geneigten, mit Quernuten versehenen Seiten, die unten offen ist, um mehrere hochkant gestellte und parallel zueinander in Abständen von etwa 4,76 mm angeordnete Wafer aufzunehmen. Der Reaktor wird, wenn nicht anders angegeben, mit einer Temperatur von 680ºC betrieben. Das Beschickungsgut ist Silan und N&sub2;O, das in den angegebenen Mengen je Zeiteinheit eingebracht wird. Der Reaktor wird mit den angegebenen Drücken betrieben, indem unter Verwendung einer Pumpe mit einer Förderleistung von 759 l/min (26,8 Kubikfuß/min) ein Unterdruck im System erzeugt wird.
  • Es werden geläppte und nach der herkömmlichen kommerziellen Technologie chemisch geätzte Silizium-Wafer verwendet. Auf beide Seiten der Wafer im Reaktor werden Polysiliziumoder SIPOS-Schichten aufgebracht, obgleich selbstverständlich das Aufbringen von dotiertem Polysilizium auf nur eine Seite des Wafers für die Zwecke der vorliegenden Erfindung ausreicht. Die Dicke der auf die Wafer aufgebrachten dotierten Polysiliziumschichten wird durch Regulieren der Abscheidungszeit im Reaktor kontrolliert. Unter den angewendeten Bedingungen mit Wafern von 7,62 cm wird eine 0,8 Mikrometer dicke Schicht aus undotiertem Polysilizium in 35 Minuten und eine 1,5 Mikrometer dicke Schicht in 65 Minuten aufgebracht, während eine 0,8 Mikrometer dicke SIPOS-Schicht in 48 Minuten und eine 1,5 Mikrometer dicke Schicht in 91 Minuten aufgebracht wird. Die Wafer werden nach der Entnahme aus dem Ofen unter Anwendung der herkömmlichen Technologie weiterverarbeitet. Die aufgebrachten dotierten Polysiliziumschichten werden an der Vorderseite der Wafer durch Polieren entfernt, so daß eine Schicht aus dotiertem Polysilizium auf der Rückseite des Wafers verbleibt.
  • Die Tiefe der in den Wafern gebildeten sauerstofffreien Zone nach der Einwirkung simulierter Bauelement-Temperaturzyklen wird durch Läppen und Polieren eines Waferrands unter einem flachen Winkel von etwa 11º19' gemessen, um eine Testoberfläche von ca. 1 cm Länge herzustellen. Die polierte Oberfläche wird dann nach dem Wright-Verfahren geätzt. Unter einem Mikroskop mit 100-facher Vergrößerung wird der Abstand L vom oberen Niveau der präparierten Oberfläche zum nächstgelegenen Ablagerungsstoff gemessen. Die Tiefe der sauerstofffreien Zone (DZ) wird nach der Formel L·sin Φ+d berechnet, wobei Φ der Fasenwinkel und d die Dicke der nach dem Wrightschen Ätzverfahren entfernten oberen Fläche ist.
  • Auf den ausgewählten, mittels Standardverfahren gereinigten Wafern werden MOS-Kondensatoren hergestellt. Durch Laden der Wafer in einen auf 800ºC aufgeheizten Ofen mit einer Geschwindigkeit von 15,24 cm/min in einer Atmosphäre aus N&sub2;+ 10% O&sub2;, Erhöhen der Temperatur um 10º pro Minute bis auf 1000ºC, Oxidieren in trockenem Sauerstoff über eine Zeit von 130 Minuten, 30-minütiges Ausheizen in Stickstoff, Absenken der Temperatur um 1ºC pro Minute auf 600ºC in Stickstoffatmosphäre, 30-minütiges Ausheizen bei 600ºC in Gegenwart des Bildungsgases und Entfernen aus dem Ofen mit einer Geschwindigkeit von 15,24 cm/min wird auf jedem Wafer eine 1000 dicke Oberflächen-Oxidschicht ausgebildet. Kondensatoren werden nach den herkömmlichen Aluminiumbedampfungs- und fotolithografischen Techniken ausgebildet. Die MOS-Lebensdauern werden aus Messungen der Kapazität in Abhängigkeit von der Zeit bestimmt, nachdem das Bauelement nach dem bekannten Verfahren von M. Zerbest [Z. Agnew Physics 22, 30 (1966)] abgereichert worden ist.
    • Beispiel I
  • Auf einer Anzahl von Silizium-Wafern mit einer rückseitigen Schicht aus Polysilizium oder SIPOS, die gemäß der obigen Beschreibung unter den in Tabelle I angegebenen Bedingungen hergestellt wurde, sowie auf Standard-Wafern als Kontrolle werden MOS-Kondensatoren ausgebildet. Die MOS-Generationslebensdauern werden gemäß der obigen Beschreibung bestimmt, und die Mittelwerte der Ergebnisse für gleiche Test-Wafer sind in Tabelle I angegeben. Tabelle I Abscheidungsbedingungen Wafer SiH&sub4; cm³/min N&sub2;O cm³/min Temp. ºC Druck mm Hg Zeit min Dicke um Gen.-Lebensd. ms A (Kontr.)
  • Aus den obigen Daten ist ersichtlich, daß die Generationslebensdauer mit zunehmender Dicke der SIPOS-Schicht und steigendem Sauerstoffgehalt zunimmt und mehr als das Doppelte der Lebensdauer beträgt, die man mit einer nur aus Polysilizium bestehenden Schicht erhält.
    • Beispiel II
  • Es werden Wafer hergestellt, auf deren Rückseite SIPOS- Schichten mit unterschiedlichem Sauerstoffgehalt aufgebracht sind, um zu demonstrieren, daß die in der SIPOS-Schicht enthaltene Sauerstoffmenge eine Auswirkung auf die als Durchbiegung bekannte Deformation des Wafers hat und zu deren Kontrolle verwendet werden kann. Die Durchbiegung ist einfach die Ebenheitsabweichung des Wafers im nicht aufgespannten Zustand, in dem der Wafer nicht auf einem Vakuumteller festgehalten wird. Die Durchbiegung wird gemessen, indem der Wafer an 3 Punkten in der Nähe des rückseitigen Waferrands unterstützt und die Lage des Mittelpunkts der Wafervorderseite gemessen wird. Dann wird der Wafer umgedreht und die Änderung der Mittelpunktshöhe des Wafers wird festgestellt. Der durch 2 dividierte Wert der Änderung ist die Durchbiegung des Wafers. Wenn die polierte Seite konkav ist, spricht man von einem nach innen gewölbten Wafer, wenn sie konvex ist, von einem nach außen gewölbten Wafer.
  • Die SIPOS-Schichten werden unter Verwendung des oben beschriebenen Reaktors auf die Silizium-Wafers aufgebracht. Die Temperaturen auf dem Weg durch den Reaktor variieren von 624ºC an der Tür, bis zu 655ºC in der Mitte und 695ºC am Pumpenende. Probewafer werden in Positionen angeordnet, wo die obigen Temperaturen gemessen wurden, um die verschiedensten Sauerstoffzusammensetzungen zu erhalten, da die Sauerstoffaufnahme von Distickstoffoxid gegenüber dem Silan unterschiedlich ist. Es wird eine konstante Eintragsrate von 80 cm³/min Silan eingehalten. Der Unterschied in der Sauerstoffaufnahme tritt auf, da sich das Silan und das Distickstoffoxid mit verschiedenen Geschwindigkeiten abreichern. Die tatsächlichen Schichtzusammensetzungen wurden analytisch unter Verwendung einer Elektronenmikrosonde bestimmt, indem die bei Anregung der Probe mit einem Elektronenstrahl emittierte Röntgenstrahlung gemessen wurde. Die Energie des Elektronenstrahls wurde so niedrig gehalten, daß die Eindringtiefe der Elektronen während der gesamten Analyse auf die aufgebrachte SIPOS-Schicht begrenzt war. Die angewendeten Bedingungen und die Ergebnisse dieser Verfahren sind in Tabelle II angegeben. Tabelle II Wafer Abscheidungsbedingungen Temp. ºC N&sub2;O cm³/min Zeit min Druck mm Hg Eigenschaften O&sub2; in SIPOS Gew.-% Dicke um Wölbung 10&spplus;³ '' * Polierte Seite dieses Wafers konvex gewölbt, bei allen anderen konkav gewölbt.
  • Die Ergebnisse lassen den Einfluß des Sauerstoffgehalts auf die Erzeugung einer Durchbiegung des Wafers sowie auf die Art der Durchbiegung erkennen. Folglich kann der Sauerstoffgehalt reguliert werden, um die Wölbung des Wafers zu kontrollieren.
  • In den obigen Beispielen wurden Standard-Siliziumwafer vom Typ P< 100> verwendet. Polysiliziumschichten bewirken jedoch auf jedem beliebigen kristallinen p- oder n-leitenden Wafer ein verbessertes Gettern schädlicher Defekte, Verunreinigungen und Fremdatome. Typische Verbesserungen der Getterwirkung durch rückseitige Polysiliziumschichten, wie sie aus der Generationslebensdauer erkennbar sind, liegen bei mindestens der 4-fachen Getterwirkung von Standard-Wafern des Typs P< 100> und bei mindestens der 1,5-fachen Wirkung von Standard-Wafern des Typs P< 111> .
  • Außer der Bereitstellung eines verbesserten Halbleitersubstrats für die Elektronikindustrie gestattet die vorliegende Erfindung eine Kontrolle der Kenngrößen des Halbleitersubstrats, wie z. B. der Tiefe der sauerstofffreien Zone und der Sauerstoffabscheidung, mittels der Dicke der rückseitigen Polysiliziumschicht im Hinblick auf die spezifischen Anforderungen, die durch später auftretende Bedürfnisse und Herstellungsbedingungen, wie z. B. bestimmte Anforderungen an die Bauelemente und Verarbeitungstemperaturen, vorgegeben werden.

Claims (7)

1. Verfahren zum Herstellen eines Halbleitersubstrats mit einem Halbleitermaterial, das eine Seite zum Vorsehen eines aktiven Vorrichtungsbereiches in einer elektronischen Vorrichtung, die aus dem Substrat gebildet wird, hat, und an der von dem aktiven Vorrichtungsbereich gesehen Rückseite des Substrats eine Schicht aus dotiertem Polysilicium hat, wobei die Schicht dem Substrat die Eignung vermittelt, Defekte, Verunreinigungen und Unreinheiten, die für die elektronische Vorrichtung schädlich sind, in einem Bereich entfernt von dem aktiven Vorrichtungsbereich einzufangen, wobei das Verfahren die Schritte aufweist, Aussetzen des Halbleitermaterials thermischen Prozeßbedingungen bei Vorhandensein von Sauerstoff, so daß eine sauerstoffdotierte Polysiliciumschicht gebildet wird, wobei eine Prozeßzeit ausgewählt wird, (1) die ausreicht, daß die dotierte Polysiliciumschicht eine gewählte Dicke im Bereich von 0,05 bis 5,0 um erhält, und (2) so daß der Sauerstoff in der Schicht mit einem Anteil im Bereich von 0,1 bis 40,0 Gew.-% vorliegt, die Dicke und der Sauerstoffprozentanteil so gewählt sind, daß der Bogen des Substrates über diesen Bereichen umgekehrt ist und das Einfangen des Halbleitermaterials durchführt.
2. Verfahren nach Anspruch 1, wobei die Dicke der Schicht von 0,2 bis 2,0um beträgt.
3. Verfahren nach Anspruch 2, wobei die Dicke der Schicht von 0,6 bis 1,0um beträgt.
4. Verfahren nach einem der vorstehenden Ansprüche, wobei der Sauerstoff mit einem Anteil in dem Bereich von 2 bis 20 Gew.-% der Schicht vorliegt.
5. Verfahren nach einem der vorstehenden Ansprüche, wobei das Halbleitermaterial Silicium ist.
6. Verfahren nach einem der vorstehenden Ansprüche, wobei die Schicht auf das Halbleitermaterial durch chemische Abscheidung aus der Dampfphase eines Silicium enthaltenden Materials bei Vorhandensein von Sauerstoff aufgebracht wird.
7. Verfahren nach Anspruch 6, wobei das Silicium enthaltende Material Silan ist.
DE8484870021T 1983-02-14 1984-02-13 Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern. Expired - Fee Related DE3485808T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46624983A 1983-02-14 1983-02-14
US48159783A 1983-04-04 1983-04-04

Publications (2)

Publication Number Publication Date
DE3485808D1 DE3485808D1 (de) 1992-08-20
DE3485808T2 true DE3485808T2 (de) 1993-03-04

Family

ID=27041591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8484870021T Expired - Fee Related DE3485808T2 (de) 1983-02-14 1984-02-13 Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.

Country Status (3)

Country Link
EP (1) EP0120830B1 (de)
KR (1) KR870000315B1 (de)
DE (1) DE3485808T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162830A1 (de) * 1984-04-19 1985-11-27 Monsanto Company Halbleitersubstrate
IT1230028B (it) * 1988-12-16 1991-09-24 Sgs Thomson Microelectronics Procedimento di fabbricazione di dispositivi semiconduttori mos avvalentesi di un trattamento "gettering" di migliorare caratteristiche, e dispositivi semiconduttori mos con esso ottenuti
JPH05275436A (ja) * 1992-03-24 1993-10-22 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法
JP3491463B2 (ja) * 1996-08-19 2004-01-26 信越半導体株式会社 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
US6689668B1 (en) * 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
CN113178388B (zh) * 2021-03-31 2023-04-21 青岛惠科微电子有限公司 耐高压芯片的制造方法和耐高压芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon

Also Published As

Publication number Publication date
KR870000315B1 (ko) 1987-02-26
EP0120830A3 (en) 1986-07-23
EP0120830B1 (de) 1992-07-15
EP0120830A2 (de) 1984-10-03
DE3485808D1 (de) 1992-08-20
KR840008210A (ko) 1984-12-13

Similar Documents

Publication Publication Date Title
US4608096A (en) Gettering
DE69431385T2 (de) Verfahren zur Herstellung von Silizium-Halbleiterplättchen
DE19938340C1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69902494T2 (de) Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellter einkristalliner Siliciumwafer
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102015202131B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE69520846T2 (de) Einkristalliner Hableiterträger
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE112017003644T9 (de) Verfahren zur Bewertung der Kohlenstoffkonzentration einer Siliciumprobe, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, Verfahren zur Herstellung elnes Silicium-Einkristall-Ingots, Silicium-Einkristall-Ingot und Siliciumwafer
DE19960823B4 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
US4608095A (en) Gettering
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112015001512T5 (de) Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung derselben
DE112012002127T5 (de) Verbindungshalbleitersubstrat
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE3485808T2 (de) Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
DE112020006300T5 (de) Gruppe-iii-nitrid-einkristallsubstrat und verfahren zu dessen herstellung
DE112019004412T5 (de) Verfahren zur Auswertung der Kohlenstoffkonzentration einer Siliziumprobe, Verfahren zur Auswertung des Siliziumwaferherstellungsprozesses, Verfahren zur Herstellung eines Siliziumwafers und Verfahren zur Herstellung eines Siliziumeinkristallingots
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
EP0419044B1 (de) Einkristallsilizium
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE69320540T2 (de) Herstellungsverfahren von Verbindungshalbleitern
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
EP0769809A1 (de) Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee