JP2001213696A - エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 - Google Patents

エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置

Info

Publication number
JP2001213696A
JP2001213696A JP2000127495A JP2000127495A JP2001213696A JP 2001213696 A JP2001213696 A JP 2001213696A JP 2000127495 A JP2000127495 A JP 2000127495A JP 2000127495 A JP2000127495 A JP 2000127495A JP 2001213696 A JP2001213696 A JP 2001213696A
Authority
JP
Japan
Prior art keywords
silicon
wafer
epitaxial layer
ozone
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000127495A
Other languages
English (en)
Inventor
Yutaka Ota
豊 太田
Norimichi Tanaka
紀通 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000127495A priority Critical patent/JP2001213696A/ja
Publication of JP2001213696A publication Critical patent/JP2001213696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 シリコンエピタキシャル層へ金属微粒子が直
に付着することを抑制し、洗浄に伴うピットの発生を防
止する。 【解決手段】 ステップS2で得られたエピタキシャル
ウェーハEPWをステップS3にて反応室から搬出し、
直ちにステップS4にてオゾン含有空気に接触させるこ
とにより、シリコンエピタキシャル層Eの表面に化学的
シリコン酸化膜Cを形成する。この後、ステップS5,
S6にて所定の測定や検査を行う間に金属微粒子Mの付
着が生じても、化学的シリコン酸化膜Cがシリコンエピ
タキシャル層Eと金属微粒子Mとの間の酸化還元反応を
抑制するので、強固な付着には至らない。このため、ス
テップS7でSC1洗浄およびSC2洗浄を行っても、
シリコンエピタキシャル層Eにピットが発生しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造に用いら
れるエピタキシャルウェーハの製造方法に関し、特にシ
リコンのエピタキシャル層表面にシリコン酸化膜を形成
するエピタキシャルウェーハの製造方法に関する。
【0002】
【従来の技術】半導体集積回路の微細化度と高集積度の
飛躍的な向上に伴い、サブクォーターミクロン・ルール
の加工が行われる近年の半導体基板の表面については、
0.1μm程度の大きさの微粒子の数を100個/cm
2 以下に抑え、また原子オーダの平坦度を有することが
要求されている。
【0003】従来、微粒子の数を抑制するための半導体
ウェーハの洗浄方法としては、1970年代に提案され
たいわゆるRCA洗浄法が改良を重ねながら広く用いら
れている。RCA洗浄とは、アルカリ溶液中におけるシ
リコン等の微粒子とウェーハとの間の静電気的反発を利
用して微粒子を除去するアンモニア−過酸化水素水混合
溶液による洗浄(SC1洗浄)、金属をイオン化して除
去する塩酸−過酸化水素水混合溶液による洗浄(SC2
洗浄)、シリコン表面の自然酸化膜を除去する希フッ酸
洗浄(DHF洗浄)を目的に応じて組み合わせる方法で
ある。これに、さらに必要に応じて金属および有機物を
除去するための硫酸−過酸化水素水混合溶液による洗浄
が組み合わせられることもある。
【0004】ところで今後の半導体ウェーハとしては、
鏡面研磨されたシリコン単結晶基板の表面に同じくシリ
コン単結晶薄膜を気相成長させたシリコンエピタキシャ
ルウェーハがますます利用されるようになるものと予想
される。これは、微細化によって取扱い電荷量の低減し
た近年の半導体デバイスにとって、ウェーハ表面近傍の
微小欠陥がデバイス特性に致命的な影響を与えるおそれ
が今まで以上に大きくなるのに対し、融液から引き上げ
られたシリコン単結晶インゴットをスライス、研磨して
製造される鏡面研磨ウェーハでは結晶に起因するかかる
微小欠陥を低減することが困難となっているからであ
る。
【0005】図4に一般的なエピタキシャルウェーハの
プロセスフローを示す。まず、ステップS11で鏡面研
磨されたシリコン単結晶基板Sを気相成長装置の反応室
内に搬入する。次にステップS12において、上記反応
室内でエピタキシャル層Eを成長させる。次にステップ
S13において、完成したエピタキシャルウェーハEP
Wを反応室外に搬出する。搬出されたエピタキシャルウ
ェーハEPWは、続くステップS14にて膜厚測定、平
坦度測定等の特性値測定に供され、さらにステップS1
5で外観検査を受ける。上記外観検査に合格したエピタ
キシャルウェーハEPWは、続くステップS16にて洗
浄される。このときの洗浄は一般に、微粒子を除去する
ためのSC1洗浄、および金属を除去するためのSC2
洗浄により行われる。
【0006】
【発明が解決しようとする課題】ところで、上記ステッ
プS13において反応室から搬出されたばかりのエピタ
キシャルウェーハEPWのシリコンエピタキシャル層E
の表面は極めて活性が高いので、クリーンルーム内に金
(Au)や銅(Cu)等の金属微粒子Mが浮遊している
と、各種の測定や検査を経る間に該金属微粒子Mが該表
面に直に付着する可能性が高い。金属微粒子Mがシリコ
ンエピタキシャル層Eの表面に直に付着しているか否か
は、たとえばSEM(走査型電子顕微鏡)を用いて観察
することができる。この付着の可能性は、エピタキシャ
ルウェーハEPWをクリーンルーム内の雰囲気に曝す時
間が長くなるほど大きくなる。そして、このようにシリ
コンエピタキシャル層Eの表面に直に金属微粒子Mが付
着した状態で上記ステップS16においてSC1洗浄お
よびSC2洗浄を行うと、シリコンエピタキシャル層E
の表面に多数のピットPが形成されてしまうことがわか
った。
【0007】したがって、シリコンエピタキシャル層E
の表面へ金属微粒子Mを直に付着させないための何らか
の対策が望まれる。本発明は、この課題に対して有効な
対策となり得るエピタキシャルウェーハの製造方法と、
これに用いて好適な半導体製造装置を提供することを目
的とする。
【0008】
【課題を解決するための手段】本発明のエピタキシャル
ウェーハの製造方法は、シリコン単結晶基板上にシリコ
ンエピタキシャル層を気相成長させてエピタキシャルウ
ェーハを得た直後に、他の工程を経ることなく、このシ
リコンエピタキシャル層の表面に化学的シリコン酸化膜
を形成していわゆるパッシベーション(passiva
tion)を行うことにより、金属微粒子がシリコンエ
ピタキシャル層の表面に直に付着することを防止し、し
かる後にこのエピタキシャルウェーハを次工程へ送るよ
うにすることで、上述の目的を達成しようとするもので
ある。なお、本発明で述べるところの化学的シリコン酸
化膜とは、自然酸化膜と異なり、化学反応を用いて人為
的に形成されたものである。また、本発明が想定する次
工程とは、典型的には膜厚測定、平坦度測定、外観検査
等のように、従来プロセスにおいて気相成長後に最初に
行われている工程である。
【0009】上記の化学的シリコン酸化膜は、シリコン
エピタキシャル層の表面にオゾンを含む空気を接触させ
て形成する。
【0010】かかる本発明のエピタキシャルウェーハの
製造方法を実際に行うための半導体製造装置としては、
シリコン単結晶基板上にエピタキシャル層を気相成長さ
せるための反応室と、このエピタキシャル層の表面にオ
ゾンを含有する空気を接触させて化学的シリコン酸化膜
を形成してパッシベーション処理を行うための後処理室
と、これら両室を相互に接続し、シリコンエピタキシャ
ルウェーハの移送手段を備えた搬送路とを有するものが
好適である。上記後処理室としては、オゾン含有空気を
エピタキシャル層の表面に供給するオゾン含有空気の供
給装置を備えるものが好適である。
【0011】
【発明の実施の形態】シリコンエピタキシャル層を気相
成長させた直後に、その表面に薄い化学的シリコン酸化
膜を形成しておくと、次工程中あるいは次工程に至るま
での間、金属微粒子が浮遊するクリーンルーム内にエピ
タキシャルウェーハが長時間放置されても、該金属微粒
子がシリコンエピタキシャル層の表面に直に付着しなく
なる。したがって、後にSC1洗浄を行ってもピットが
形成されなくなる。実際、半導体製造現場では各工程の
所要時間が異なるために、ウェーハによっては次工程に
搬入される前の待ち時間が非常に長くなる場合がある。
本発明は、このような場合のエピタキシャルウェーハの
金属汚染防止に極めて効果的である。
【0012】本発明では、上記化学的シリコン酸化膜の
形成方法のひとつとして、オゾンガスを採用する。
【0013】本発明は、金属汚染が生ずる前のシリコン
エピタキシャルウェーハに対してオゾン含有空気を接触
させて化学的シリコン酸化膜を形成することにより、効
果的なパッシベーションを可能とするものである。
【0014】本発明のプロセスフローについて、図1を
参照しながら説明する。まずステップS1で、鏡面研磨
されたシリコン単結晶基板Sを気相成長装置の反応室に
搬入する。次にステップS2において、上記反応室内で
エピタキシャル層Eを気相成長させる。次にステップS
3において、完成したエピタキシャルウェーハEPWを
反応室外に搬出する。搬出されたエピタキシャルウェー
ハEPWについては、ステップS4において直ちにオゾ
ン含有空気に接触させ、エピタキシャル層Eの表面に化
学的シリコン酸化膜Cを形成する。
【0015】化学的シリコン酸化膜Cでパッシベートさ
れたエピタキシャルウェーハEPWは、この後、ステッ
プS5における膜厚測定および平坦度測定、ステップS
6における外観検査を順次経るが、この間に金属微粒子
Mが化学的シリコン酸化膜C上に付着する可能性があ
る。しかし、この金属微粒子Mの付着力は弱く、次のス
テップS7におけるSC1洗浄およびSC2洗浄で除去
されてしまう。つまり、従来のようにエピタキシャル層
Eの上に直接に金属微粒子Mが接触していないので、該
エピタキシャル層EにピットPを発生させるおそれがな
いのである。
【0016】なお、オゾン含有空気は有機付着物の除去
も可能であり、有機物の分解によってCO2 とO2 を発
生する。つまり、オゾン含有空気の供給ステップS4
は、この1工程だけで金属微粒子と有機付着物の両方を
除去することができるのである。オゾン含有空気による
ドライ処理は、オゾン含有水によるウェット処理に比べ
て装置が簡略化され、操作性がよい。またオゾン濃度の
調整も容易である。
【0017】オゾン含有空気の調製方法としては、清浄
な空気に紫外線を照射する方法がある。清浄な空気は、
ケミカルフィルタを通過させて外気を導入することによ
り、SOX やNOX 等の微量化学汚染物質を除去した後
に、圧縮して十分に水分を除去し、さらに、圧力を使用
条件に調整するとともに、除塵フィルタを通過させてパ
ーティクルや油分を除去することにより供給される。次
に、前記清浄な空気に低圧水銀ランプ等から放射される
紫外線を照射すると、空気中の酸素の一部が紫外線のエ
ネルギーを吸収し、オゾンが発生する。ここでオゾン含
有空気中のオゾン含有量は、1〜200ppmが適当で
ある。この方法により調製されるオゾン含有空気をシリ
コンエピタキシャル層に接触させて化学的シリコン酸化
膜を形成すると、100%酸素を用いる場合に比べて空
気中の酸素濃度が低いにもかかわらず、形成されるシリ
コン酸化膜の厚さは100%酸素を用いる場合とほぼ同
等になる。エピタキシャル層の成長には大量の水素が使
用されるので、より安全なオゾン含有空気を用いるほう
が好ましい。
【0018】本発明においてシリコンエピタキシャル層
の表面に形成される化学的シリコン酸化膜は、エピタキ
シャルウェーハの大気放置中に形成される自然酸化膜と
異なり、膜厚が極めて均一、かつ薄く、さらに金属汚染
なしに形成し得るものである。膜厚は0.3〜1nmも
あれば十分であり、化学的シリコン酸化膜の形成条件に
応じて適宜選択すればよい。
【0019】上述のような本発明のエピタキシャルウェ
ーハの製造を可能とするための半導体製造装置は、気相
成長装置の反応室とパッシベーションを行うための後処
理室との間を、エピタキシャルウェーハが外部環境に曝
されることなく移送されるように構成されていればよ
い。この移送を可能とするものが、反応室と後処理室と
を清浄な雰囲気に保ちながら相互に接続し、ウェーハ移
送手段を備える搬送路である。図2に、かかる半導体製
造装置の一構成例を示す。この構成では、向かって左側
から搬送路3b、エピタキシャル反応室(Epi)1、
搬送路3a、後処理室(PostP)2、搬送路3cが
それぞれゲートバルブ5を介してインライン配列されて
いる。各搬送路3b,3a,3cは各々ハンドラ4b,
4a,4cを備えており、隣接するチャンバ間でウェー
ハを移送できるようになされている。
【0020】上記後処理室(PostP)2は、清浄な
空気に室温で紫外線を照射してオゾンを発生させ、エピ
タキシャル層の表面に供給するオゾン含有空気供給装置
を備えている。この後処理室(PostP)2は、枚葉
式、バッチ式のいずれの様式で処理を行うものであって
もよい。オゾン濃度は、照射する紫外線量を適宜変化さ
せることで容易に調整が可能である。かかる装置構成に
よれば、図中向かって左側から鏡面研磨されたシリコン
単結晶基板が搬入され、このウェーハ上にシリコンエピ
タキシャル層が形成され、続いて直ちにこの層の上に化
学的シリコン酸化膜が形成され、搬出されるという一連
の作業を、外部環境から遮断された清浄な雰囲気中で連
続的に行うことができる。
【0021】図3には、本発明の半導体製造装置の他の
構成例として、エピタキシャル反応室(Epi)1と後
処理室(PostP)2とをひとつの搬送路3dに接続
した例を示す。この搬送路3dには鏡面研磨されたシリ
コン単結晶基板を搬入するためのロードロック室(LL
in)6aと、シリコンエピタキシャル層の形成およびそ
のパッシベーションが終了した後のエピタキシャルウェ
ーハを搬出するためのロードロック室(LLout )6b
も、それぞれゲートバルブ5を介して接続されている。
この構成では、中央の搬送路3dに備えられたハンドラ
4dを用いて、各チャンバ間でウェーハの移送が行われ
る。
【0022】前掲の図2または図3に示した装置構成に
おいて、後処理室(PostP)2でオゾン酸化処理を
行う場合、後処理室(PostP)2にオゾン含有空気
を導入し、シリコンエピタキシャル層の表面を化学的に
酸化する。
【0023】
【実施例】使用したエピタキシャルウェーハは、直径2
00mmのp+ 型、主表面の軸方位〈100〉のシリコ
ン単結晶基板上に層厚15μmのp型のシリコンエピタ
キシャル層を形成したものである。エピタキシャル成長
条件は、一例として下記のとおりとした。 H2 アニール条件: 1130℃,45秒 エピタキシャル成長温度: 1130℃ H2 流量: 40リットル/分 原料ガス(SiHCl3 をH2 で希釈)流量: 12リ
ットル/分 ドーパント(B2 6 をH2 で希釈)流量: 100m
l/分 ここでは、膜厚測定や平坦度測定などの次工程作業を行
わず、気相成長装置からクラス100のクリーンルーム
内に取り出して5時間以内のものを気相成長直後のエピ
タキシャルウェーハとして取り扱うことにする。
【0024】実施例1 本実施例では、気相成長直後のエピタキシャルウェーハ
にオゾン含有空気を接触させてシリコン酸化膜を形成
後、エピタキシャルウェーハをキャリアに収容し、蓋を
しないでクリーンルーム(クラス10,000)内に3
日間放置して、最終的にシリコンエピタキシャル層の主
表面上に発生したピット数を調べた。上記の工程におい
て、エピタキシャルウェーハをクラス10,000のクリーン
ルームに3日間放置したのは、クリーンルーム内に浮遊
する金や銅等の金属微粒子によりエピタキシャルウェー
ハを故意に汚染させるためである。以上の手順を経たエ
ピタキシャルウェーハの主表面を表面異物検査装置を用
いて調べ、発生した直径0.13μm以上のピットの数
をカウントした。結果を表1に示す。
【0025】比較例1 ここでは、上記の実施例に対する比較として、オゾン含
有空気による酸化処理の代わりに濃度0.5重量%の希
フッ酸水溶液を用いた希フッ酸洗浄を室温にて行った。
その結果を表1に示す。
【0026】
【表1】 ──────────────────────────── エピタキシャル成長 ピット数* 直後の後処理方法 (個/ウェーハ) ──────────────────────────── 実施例1 オゾン含有空気 4.0 比較例1 希フッ酸 948.0 ──────────────────────────── * :25枚のウェーハの平均値
【0027】実施例1では、エピタキシャル成長直後の
ウェーハ表面にオゾン含有空気により化学的シリコン酸
化膜が形成されるが、比較例1では希フッ酸処理によっ
てSiの活性なベア(bare)表面が露出した状態と
なる。これら実施例において発生したピット数は、比較
例に比べて著しく少ないことが明らかである。
【0028】
【発明の効果】以上の説明からも明らかなように、本発
明のエピタキシャルウェーハの製造方法によれば、気相
成長直後にシリコンエピタキシャル層の表面を化学的シ
リコン酸化膜で直ちにパッシベートすることにより、金
属微粒子がシリコンエピタキシャル層の表面に直に付着
することを防止するので、後工程でSC1洗浄等の洗浄
処理を経てもエピタキシャル層にピットを多発させるこ
とがない。このことは、シリコンエピタキシャルウェー
ハの品質向上はもちろん、ウェーハが次工程に送られる
までの時間設定等、プロセスの自由度が拡大することに
もつながる。
【0029】上記化学的シリコン酸化膜は、エピタキシ
ャル層をオゾン含有空気に接触させることにより均一、
かつ容易に形成することができる。この形成は、既存の
半導体製造設備の変更を何ら伴うものではない。
【0030】かかる本発明の製造方法を実施するための
半導体製造装置としては、シリコンエピタキシャル層の
気相成長を行う反応室と、化学的シリコン酸化膜を形成
するための後処理室との間を搬送路で相互に接続した構
成とすることが好適であり、これによって清浄なエピタ
キシャル層の表面を直ちにパッシベートすることが可能
となる。後処理室は既存の装置を利用することができ、
設備投資は最低限で済む。
【図面の簡単な説明】
【図1】本発明のエピタキシャルウェーハの製造方法を
採用したエピタキシャルウェーハ製造の基本的なプロセ
スフローを示す図である。
【図2】エピタキシャル反応室と後処理室とが搬送路を
介してインライン配列された本発明の半導体製造装置の
一構成例を示す模式図である。
【図3】エピタキシャル反応室と後処理室とロードロッ
ク室とがひとつの搬送路に接続された本発明の半導体製
造装置の他の構成例を示す模式図である。
【図4】従来のエピタキシャルウェーハ製造の基本的な
プロセスフローを示す図である。
【符号の説明】
S…シリコン単結晶基板 E…シリコンエピタキシャル層 M…金属微粒子 C…化学的シリコン酸化膜 EPW…エピタキシャルウェーハ 1…反応室 2…後処理室 3a,3b,3c,3d…搬送路 4a,4b,4c,4d…ハンドラ 5…ゲートバルブ
フロントページの続き Fターム(参考) 4G077 AA03 BA04 DB01 FJ06 5F045 AB02 AB32 AC05 AD15 AF03 AF13 BB14 DQ17 EB15 EN04 HA11 HA25

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶基板上にシリコンエピタ
    キシャル層を気相成長させてエピタキシャルウェーハを
    得た直後に、該シリコンエピタキシャル層の表面にオゾ
    ンを含有する空気を接触させて化学的シリコン酸化膜を
    形成し、しかる後に該エピタキシャルウェーハを次工程
    へ送ることを特徴とするエピタキシャルウェーハの製造
    方法。
  2. 【請求項2】 シリコン単結晶基板上にエピタキシャル
    層を気相成長させるための反応室と、 前記エピタキシャル層の表面にオゾンを含有する空気を
    接触させて化学的シリコン酸化膜を形成するための後処
    理室と、 前記反応室と前記後処理室とを相互に接続し、シリコン
    エピタキシャルウェーハの移送手段を備えた搬送路とを
    有することを特徴とする半導体製造装置。
  3. 【請求項3】 前記後処理室は、オゾンを含む空気を前
    記エピタキシャル層の表面に供給するオゾン含有空気の
    供給装置を備えることを特徴とする請求項2記載の半導
    体製造装置。
JP2000127495A 1999-11-22 2000-04-27 エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 Pending JP2001213696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000127495A JP2001213696A (ja) 1999-11-22 2000-04-27 エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-332061 1999-11-22
JP33206199 1999-11-22
JP2000127495A JP2001213696A (ja) 1999-11-22 2000-04-27 エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置

Publications (1)

Publication Number Publication Date
JP2001213696A true JP2001213696A (ja) 2001-08-07

Family

ID=26574066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000127495A Pending JP2001213696A (ja) 1999-11-22 2000-04-27 エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置

Country Status (1)

Country Link
JP (1) JP2001213696A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855639B1 (en) * 2003-08-01 2005-02-15 Intel Corporation Precise patterning of high-K films
JP2006066532A (ja) * 2004-08-25 2006-03-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
KR100931192B1 (ko) * 2007-11-02 2009-12-10 주식회사 실트론 에피택셜 웨이퍼의 제조방법 및 클러스터 시스템
CN113690131A (zh) * 2021-10-27 2021-11-23 广州粤芯半导体技术有限公司 一种湿法清洗工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855639B1 (en) * 2003-08-01 2005-02-15 Intel Corporation Precise patterning of high-K films
JP2006066532A (ja) * 2004-08-25 2006-03-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4711167B2 (ja) * 2004-08-25 2011-06-29 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR100931192B1 (ko) * 2007-11-02 2009-12-10 주식회사 실트론 에피택셜 웨이퍼의 제조방법 및 클러스터 시스템
CN113690131A (zh) * 2021-10-27 2021-11-23 广州粤芯半导体技术有限公司 一种湿法清洗工艺

Similar Documents

Publication Publication Date Title
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
EP0701275B1 (en) Pre-thermal treatment cleaning process
JP3319397B2 (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
US5932022A (en) SC-2 based pre-thermal treatment wafer cleaning process
US7641738B2 (en) Method of wet cleaning a surface, especially of a material of the silicon-germanium type
JP5315596B2 (ja) 貼合せsoiウェーハの製造方法
CN101657889B (zh) 制备应变硅的清洁表面的改善的方法
JP4367587B2 (ja) 洗浄方法
US6620743B2 (en) Stable, oxide-free silicon surface preparation
CN112204712A (zh) 硅晶圆的清洗方法
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
CN110718448B (zh) 半导体晶片的洗涤方法、及使用该洗涤方法的半导体晶片的制造方法
JP2001213696A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JP2776583B2 (ja) 半導体基板の処理液及び処理方法
JP2004063513A (ja) 半導体基板の洗浄乾燥方法
JP3036366B2 (ja) 半導体シリコンウェハの処理方法
JP2001326209A (ja) シリコン基板の表面処理方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JPH09298180A (ja) シリコンウエハーの洗浄方法
CN116798853A (zh) 一种硅外延片的生长方法
JPH0919661A (ja) 電子部品等の洗浄方法及び装置
JP2002338390A (ja) シリコンエピタキシャルウェーハの製造方法および気相成長装置
JPH11260786A (ja) 半導体ウエハの洗浄方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725