JPH06508957A - 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置 - Google Patents

固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置

Info

Publication number
JPH06508957A
JPH06508957A JP3518361A JP51836191A JPH06508957A JP H06508957 A JPH06508957 A JP H06508957A JP 3518361 A JP3518361 A JP 3518361A JP 51836191 A JP51836191 A JP 51836191A JP H06508957 A JPH06508957 A JP H06508957A
Authority
JP
Japan
Prior art keywords
dopant
source
planar
doping
diffusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3518361A
Other languages
English (en)
Inventor
ウオルフ,ジョン シー.
ザゴズドゾン−ウオシク,ワンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH06508957A publication Critical patent/JPH06508957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方 法と装置発明の分野 本発明はシリコンウェーハをドープするための方法および装置に関する。特に、 本発明は急速熱処理間シリコンウェーハにきわめて近接して配置される新規のプ レーナドーパントソーススを使用してシリコンウェーハをドープするための方法 および装置に関する。
関連技術の説明 シリコンテクノロジーにおいては、不純物添加層は伝統的にイオン注入とそれに 続くサーマルアニールおよび気体ソース、化学気相成長(CVD)不純物添加酸 化物、ポリシリコンソースなとからのドーパント拡散を使用して生産された。超 大規模集積(VLSI)および極超大規模集積(ULS I)集積回路<IC5 )においては各個のデバイスと結合される小サイズは、ジャンクションか極めて 浅く且つ重くドープされることを要求するドーパント分配のための新要求を課す る。浅いジャンクションの形成を保証するために、急速熱処理(RTP)が、極 めて短い時間内に実現されるその高温アニールとともに、炉処理に代わるものと して導入された。
VLS IおよびULS Iのための現在のシリコンテクノロジーにおいては、 ドーピングは、良好に制御されたドーパント濃度を提供するか注入後の損傷除去 およびドーパント活性化のためサーマルアニールによって後続されなくてはなら ないイオン注入に基づく。浅いジャンクション、特に軽い原子(例えば、B)に よってドープされたそれら、の形成はサブストレートの予備無定形化によって回 避されるチャネリング効果によって困難である。
結晶学的欠陥、特に非晶質/結晶質(a/c)界面におけるそれら、の除去は適 正な熱処理を必要としそして必ずしも好結果は得られない。
結晶学的欠陥、特に非晶質/結晶質(a / C)界面における範囲終端(en d−of−range)欠陥、の除去は比較的高温処理を必要とするが、そのよ うな高温処理は注入ドーパントの小貫入深度を得るために極めて短い時間内に行 われなくてはならない。浅ジャンクション形成の要求はアニール過程間における 温度・時間積に制限を課するから、欠陥の除去は極めて困難になる。従って、ジ ャンクションにおけろ欠陥関連過度漏れ電流はデバイス作用を劣化させる。また 、イオン注入はソースの縁およびMOS F E Tのトレイン区域におけるゲ ート酸化物の劣化の理由になり得る。さらに、もし比較的低い温度が比較的小さ いジャンクション(xj)のために使用されるならば、被トープ層の抵抗は(こ れら温度におけるドーパントの比較的低い固溶性の故に)比較的小さいドーパン ト活性化によって増大し、従って電流ドライブ能力およびデバイス性能を減少さ せる。
イオン注入を使用する浅ジャンクションの形成はシャドーイング効果によって非 対称構造を生じさせそしてそれはまた被注入イオンの内部チャネリングの原因に なりそれによりデバイスの寸法に影響を及ぼす;かくしてきわめて複雑な注入計 画がこれら効果を軽減するために要求される。
深いおよび浅いトレンチ構造での浅ジャンクション形成のために多くのチップ製 造者によって使用される注入は、次第に困難になる製作過程である。そのような 過程は常にそのような構造の壁および底に沿って非均−ドーパント分配を生しさ せそれによりデバイス作用に不利な影響を及はす。
浅ジャンクション製作に関する困難に打ち勝つ他の一ドーピング方法は、急速熱 拡散(RTD)である。
RTDは良好に制御されたドーパント濃度を提供する無欠点プロセスである。イ オン注入に勝る拡散プロセスの主利点は、それが単結晶に構造的損傷をもたらさ ないことである。さらに、イオン注入間のチャネリング効果の除去に関連するプ ロセス複雑化が拡散プロセスには存在しない。米国特許第4468260号およ び第4729962号に説明されるスピン・オンドーパント:米国特許第466 1177号に説明されるごときプレーナ固体ドーパントソース、トープされたポ リシリコン;ならびに同時トーバン]・拡散によって珪化物を形成するイす、ン 注入された金属とともにイオン注入された珪化物のごとき拡散ソースかすへてこ れまでに報告されている。これらソースおよびそれらの使用と関連する方法のす べては多少の欠点および制限を存する。シリコン面に直接に析出されるスピン・ オンドーパントは拡散プロセス後に除去(デグレーズ)されなくてはならない平 面層を生じる。
そのようなデグレーズイング過程はデバイスの若干区域で初度酸化物厚さを極度 に減少させる。さらに、残存する、軟らかな、HF不溶解性の、炭素に富む薄膜 がそのようなRTDの後に残される。この薄膜は電子デバイスの作用に不利に影 響する。プレーナ固体ソースは炉内処理間に十分なドーパントの補給を保証する 特別の熱処理を必要とするが、RTD間に再現可能のドーピングを得るのに必ず しも十分に補給しない。RTDの短い時間は固体ソースのバルク材料の熱分解ま たはソース面へのドーパントの固体拡散および拡散によって後続される被処理ウ ェーハへの爾後の運搬を考慮に入れない。従って、ドーパントの蒸発は表面効率 によって制限されそして容易には解放され得ない。ドープされたポリシリコンか らのドーピングは極めて良好な低抵抗層を提供するが、それらの主要な適用はバ イポーラICを含み、MOSをベースとする回路を含まない。高融点金属または それらの珪化物中へのドーパントの注入はきわめて有望に見えるか、プレーナジ ャンクションの形成のみに予見できる適用を有し、そしてこれら構造間の基本的 差異によって、バイポーラテクノロジーにおけるよりもMOSデバイスにおいて より多くの予見できる適用を有する。
気体浸漬レーザドーピング(G I LD)およびプラズマドーピングは低温ド ーパント注入のための他の方法である。GILDはレーザ照射間におけるシリコ ンの融解および再成長と同時ドーパント拡散とに基づく。一方、プラズマドーピ ングは1−−パント含有気体を使用するグロー放電に依存する。両方法は依然と して研究段階にあり、トレンチテクノロジーにおいて要求されるごとき構造にお けるよりもプレーナジャンクションにおいて将来適用される可能性がある。
高密度半導体回路(VLSIおよびULS IによるIC)の品質に関する他の 重要問題は、結晶学的(即ち、結晶損傷および不純物存在に関する)および表面 発生的(即ち、微粒子汚染に関する)欠陥の定密度性に対する要求である。進歩 したICの信頼性および収率を増すためには、製作テクノロジーは一連のプロセ スが、好ましくは真空内で、各種の作業を施される単一ウェーハを以てマイクロ ファクトリ−内で遂行される統合プロセスに依rγしなくてはならない。RTD は、もしそのようなプロセスそのものがいかなる汚染物質をも導入せずそしてデ バイステクノロジーと両立するならば、そのようなテクノロジーに組込まれる重 要な一過程として使用され得る。すべての報告された拡散プロセスのなかで、G ILDおよびプラズマドーピングは単一ウェーハ処理適用のため最良の展望を提 供する。しかし、これらのプロセスにおいては非プレーナ構造物のドーピングに 関して制限が存在する。
発明の摘要 本発明は標準(ノン・インースイトウ)ICテクノロジーおよび単一ウェーハ多 処理におけるトレンチジャンクソヨンに加えて浅い、重くドープされたプレーナ ジャンクションのためのRTDの新規の方法を提供する。ここに説明されるプロ セスの主要な新規の特徴は、被ドープ酸化物の形式のドーパントソース、または (被処理シリコンウェーハ上への直接析出に代えて)ホルダーウェーハ上に析出 されたスピン・オンドーパントを使用して作られたプレーナドーパントソースの アクティブ面の使用、またはドーパント空乏面の除去のため使用されるエッチ・ バックプロセスによって活性化されなくてはならない高蒸気圧プレーナソースの 使用である。従って、本発明は処理されたシリコンウェーハてあってそれに面す るアクティブ層を有するものに近接して配置されるRTP拡散のための新規の拡 散ソースを提供する。放射エネルギを提供するためRTPにおいて使用されるラ ンプは、トーペントソースおよびシリコンウェーハの双方を照射し、従って、ド ーパントは蒸気化を通じてソースから供給されそして濃度勾配によってシリコン 面に運搬され得る。l・−パントは析出ドーパントソースから放出され、それは 表面層(数千オングストロームの厚さ)のみか活性であること意味する。これは ブレーナ固体ソースを含む場合に必要とされるように、バルク材料含有ドーパン トの熱分解の必要性を無(する(註:これはAsおよびPのためには特に重要な 過程である)。ここに説明されるプロセスの主要な一利点は、浅いプレーナジャ ンクションの形成においてのみならず、トレンチキャパシタのドーピングにおい てもそれか有効に適用されることである。説明されたプロセスは極度の奇麗さを 保証する非接触拡散を含む。説明されたプロセスは、さらに、それが化学懸濁液 中にドーパントを含有するいかなる層の析出をも必要しないから利点を提供する 。ここに説明されたプロセスは単一ウェーハの多処理のための完全な候補である 。このテクノロジーはVLSIおよびULS IによるICの高収率を考慮に入 れる低い汚染および粒子レベルを結果として生じる。
従って、本発明の目的は標準(ノン・インースイトゥ)ICテクノロジーおよび 単一ウェーハ多処理におけるi・レンチキャパシタに加えて浅い、重くドープさ れたプレーナジャンクションのためのRTDの新規のプロセスを提供することで ある。
図面の簡単な説明 本発明のその池の目的、利点および新規の特徴は、添(=F諸図面と一緒に検討 されるとき本発明の以下述べる詳細な説明から明らかになるであろう。
第1図はノリコンウェーハに対し直接に行われるスビン・オンドーパントの析出 を示す; 第2図は本発明によって教示されるごときシリコンウェーハ上に位置されたホル ダウェーハに析出されるスピン・オンソースを示す: 第3図はシリコンウェーハが水晶ボルト上に配置されたRTP炉の概略断面図で ある:そして第4図は本発明の教示に従う新規の拡散ソースによるRTP拡散の 概略断面図である。
発明の詳細な説明 本発明の教示に従う急速熱拡散(RTD)においては、ドーパントソースは、ス ピン・オンドーパントソース、ドープされた酸化物、の形式でのドーパントの析 出のためのサブストレートとじて役立つ剛性円板ホルダを使用することによって 、または高ドーパント蒸気圧力を有するプレーナドーパントソースを使用するこ とによって生成される。スピン・オンドーパント析出の場合においては、多数の 商業的に入手可能のドーパントソース(B、P、As)の一つはホルダウェーハ をスピンコードするためそして新プレーナドーパントソースになるために使用さ れ得る。スピン・オンドーパントがシリコンウェーハ上に直接析出される炉拡散 の場合におけるがごとく、ホルダウェーハ上にスピンされるドーパントは、すべ ての溶剤を蒸発させるために、製造者の仕様に従って、低温て予備焙焼されなく てはならない。ドープされた酸化物の場合においては、そのような酸化物の析出 のためのシリコンテクノロジーに使用されるいかなる方法(CVD、LPCVD SPECVD)もドーパントノースの製作のために実行され得る。また、ドープ された酸化物はドープされていない析出された酸化物中へのイオン注入によって も得られる。上に言及されたごとく、ドーパントソースの第3の部類は化合物の 高蒸気圧を存するプレーナドーパントソースである。後者の特質はソースの表面 区域からのドーパントの効率的な蒸発を可能にする。
次ぎに、明瞭性および便利性のために同等または同様の要素か数個の図面の全体 にわたって同一参照番号によって示されそして各種の要素が必ずしも一定の割合 で描かれていない諸国面、特に第1図および第2図、を参照すると、本発明によ るードーパントソースが先行技術の析出方法と対照的に示される。第1図は先行 技術であるソリコンウェーハ4上へのスピン・オンドーパント2の直接析出を描 く。一方、本発明の教示に従う第2図は最終的にドープさるべきシリコンウェー ハ4とは物質的に異なるホルダウェーハ上に析出されたスピン・オンドーパント を有するl’−パントソース6を示す。
本発明の方法の実施において、ドーパントソースが得られたのち、l・−パント ソースとシリコンウェーハは爾後の処理のため互いにきわめて接近して位置決め される。
この位置決めはRTP間に水晶トレー上に処理されたつ工−ハを支持するため従 来使用される水晶ボルトのごとき任意の個数の支持手段によって行われ得る。そ のようなボルトが使用されるとき、相互近接度はボルト上で溝切りされたフラン ジの高さによって決定される。両つ工−ハはランプによって同時に加熱されそし てドーパントはドーパントソースのアクティブ面から分離されそしてシリコン面 へ運搬されそこにおいてシリコンウェーハ中への固相拡散が起こる。
次ぎに第3図および第4図を参照すると、本発明の教示に従う装置の一実施例に 関する細部が見られる。第3図および第4図の両図においては、水冷された外部 分8、部分8内に位置された水晶管lO1および部分8内で管10を包囲する水 を加熱するランプ12から構成されるRTP反応炉が示される。水晶トレー14 が在来の手段によって水晶管10内に配置される。トレー14上の水晶ホルト1 6は(第3図に示されるごとき)シリコンウェーハ4のみを、または(第4図に 示されるごとき)シリコンウェーハと共に本発明の教示に従うスピン・オンソー ス6を存する拡散ソースウェーハを支持する手段を提供する。言うまでもなく、 そこにおいてRTPが行われ得るその池の支持機構および環境も当業者によって 構成され得そして本発明の実施例を遂行するために好適に使用され得る。
ドーパントノースとノリコンウェーハとの間の距離はRTD間におけるドーパン トの運搬を決定する重要なパラメータである。第4図に示される特定実施例を参 照すると、高温度における水晶ボルトの高耐久性によって、この距離は時間の経 過とともに変化せず、このようにして析出処理過程の再現性を提供する。加工シ リコンウェー114は急速熱処理装置の設計に応じてドーパントソース6の上方 または下方に配置される。処理されたシリコンウェーハの温度は例えばコンピュ ータで制御されるシステム(図示せず)によって操作されるランプ強度によって 制御されそしてそれは、典型的なRT濾過程におけるがごとく、その後側をさし 示す高温計(図示せず)によって沖1定され得る。RTP炉内のNt 、 Ox  、またはN2 +02のごとき気体雰囲気はやはりコンピュータシステムによ って維持され?謬る。典型的な温度は1150°Cまててあり、そして処理時間 は300秒までであり、そしてデバイスの要求に従って調整され得る。比較的高 い拡散温度は浅接合形式に対しては必要でなくそして、さらに、ノリコンウェー ハのスリップラインはそのような過程間により容易に生成される。
再現可能の拡散パラメータを得るために、プロセスは!・−パントソースの表面 活性化を含まなくてはならない。
これはスピン・オンソースの形式またはドープされた酸化物の何れであれ、析出 されたドーパントソースの薄層のエツチングバンクによって、並びに高蒸気圧プ レーナト−パン)−ソースの薄層のエツチングによって容易に得られる。す−\ ての場合において、プラズマエツチング、反1芯イオンエツチングまたはスパッ タリングのごときブラズマ・アシステツド・エツチングは、ドーパント空乏層を 除去しそして新しいドーパントに富む層を露出させるために使用される。これは そのような急速熱拡散プロセスにおける重要な一過程である。
提案された新しいRTDプロセスはやはり熱機械的に耐久性を存しなくてはなら ない析出ドーパントまたはブレーナドーパントソースのためのホルダとして高温 度で機械的に安定しているウェーハ形状の剛性材料を使用する。かくして、つす −ムアップ、定常およびクールダウン期間にウェーハ半径に沿う温度勾配によっ て惹起されるソースの反りは防止され得そしてドーパントとシリコンウェーハと の間の一定の距離か維持され得る。従って、ドーパントソースから被加工シリコ ンウェーハの表面への1−一パント拡散は、ウェーハ全体内のシート抵抗(Rs )の小変化によってモニターされ得るごとく均一である。シリコンウェーハ、商 業的に入手され得るブレーナ固体ソース、または水晶またはセラミックスのごと きその池の剛性を1科はホルダ円板として使用され得または、代替的に、高蒸気 圧を有するブレーナドーパントソースは棚から下ろして直ぐ使用できるドーパン トとして使用され得る。しかし、円板のタイプに応して各種のドーパントのため に得られた拡散パラメータ間には相異かr7在することか留意さるへきである。
一般的に、固体ソース円板はシリコンウェーハよりも温度ストレスによって影響 されず、従って多数の拡散プロセスにおいてスピン・オンホルダとして使用され 得る。同様に、水晶またはセラミックを1料は1・−バントソースのためのホル ダとして使用それ得る。m−のウェーハがドーパントソースとして再使用され得 るプロセスの回数は、固体ソース円板、セラミックスまたは水晶のごときその他 のホルダと比較されるとき、シリコンウェーハの場合はより少ない。
しかし、1個のシリコンウェーハはプロセスの温度条件に応して数回のプロセス において使用され得る。低い温度はそのようなソースの寿命を増し、一方高い温 度はソースの反りを促進してその劣化を生しさせる。この理由によって、ノリコ ンウェーハ以外のホルダのタイプの使用は、もしそれらか大規模集積回路を製作 するために使用さるへきものであるならば、より経済的である。様々のブレーナ 固体1・−パントソースのうち、高温プロセスのために設計されたソースのみか 耐久性拡散ソースウェーハとして使用され得る。低温ブレーナ固体ソースの場合 においては、RTP間に発生されるストレスによって生じるウェーハの反りは、 単一ソースの使用を数過程を有するにすぎないプロセスに限定する。熱機械的安 定性に関して、そのようなソースは拡散ソースウェーハとして使用されるノリコ ンウェーハに匹敵する。
硼素の場合においては、シリコンウェーハ中へのドーパントの拡散はスピン・オ ンソースのためのドーパントホルダとして使用される材料と無関係である。アク ティブト−パンI・のためのホルダとしてシリコンウェーハが使用されようと、 またはブレーナ固体ドーパントソースが使用されようと、同しシート抵抗および 接合深さ結果か獲得され得る。
シリコン中への燐の拡散は、もしシリコンウェーハ飄またはその他の無孔剛性材 料がドーパントソース内にアクティブドーパンi・層を支持するホルダ円板とし て使用されるならば極めて再現可能である。また、スピン・オンドーパントソー スはホルダウェーハとして使用されるブレーナ固体ソース上に析出されるが、液 体スピン・オンドーパントによる固体ソースの飽和がそのような場合における高 ドーパント濃度プロセスのために要求される。
砒素(As)拡散に関しては、Asソースは可動に蒸発しないからシリコンウェ ーハはドーパントのためのホルダとして使用され得ない。しかし、もしスピン・ オンドーパントかブレーナ固体砒素ソース上に使用されるならば、砒素は高ドー パント濃度で拡散され得る。固体ソースの粗性は特定円板直径の平坦面積と比較 されるときドーパント層の有効表面を大きくし、それはドーパントの体積濃度を 増す。As拡散へのブレーナ固体ソースからの酸素の影響は可能性もまた除かれ 得ない。
以上の結論のすへては、様々の熱条件下でのすべてのドーパント拡散において得 られたシート抵抗および接合深さ測定に基づく。
提案された新規のRTP拡散は、シリコンウェーハ、固体ソース円板またはその 他の剛性ドーパントホルダの何れを使用するにせよ、すべてのドーパントに対し て(表面に直接析出されるスピン・オンソースに関して)きれいなそして(固体 ソースに関して)再現可能な様態でシリコン中へのドーパントの無欠陥導入を可 能にする。
ソースの大部分かl・−パント拡散に対し責任を負う(特にPおよびA、sの場 合に責任を負うか、B2O2層かBN゛ノースの表面に形成されるBの場合には 責任は小さい)ブレーナ固体ドーパントソースとは対照的に、アクティブドーパ ントソースは、提案されたRTDにおいては、表面区域に限定される。従って、 新規の拡散ソースは様々の温度および時間条件において何らの付加的熱過程無し に、スピン・オンドーパントを供給するソースの場合にドーパント溶剤を蒸発さ せるために使用される標準低温焙焼を除いて、使用され得る。
新規の拡散プロセスは、浅接合(0,1ミクロン以下2か要求されるVLS I シリコン集積回路の生産において使用され1qる。さらに、この拡散方法はトレ ンチキャバノタの製作にとって特に有利である。ドーパントソースはノリコンウ ェーハに非常に近接して位置されるか、目的ウェーハ上に直接に析出されないか らである。
従って、このRTD手順はバイポーラおよびMOS・VLS T/ULS Iテ クノロジーの両方において使用され得る。
ノー)・抵抗および接合深さ測定の結果は、R8が数オーム/平方もの低さてあ り得そしてX、がO,Iミクロン以下てあり得ることを示す。さらに、シリコン ダイオ−1”がこれらプロセスを試験するために製作されそして−良好なノー・ リーキー(no 1eaky) I −V特性が得られた。
より重要なことに、トレンチキャパシタの均一のドーピングか(ともに壁に沿っ てそして深いトレンチの底において)示された。
明らかに、多数の修正および変形が以上の教示に鑑みて可能である。従って、別 添請求項の範囲内で、本発明は以上において特に説明されたそれとは別の方法で 実施され得る。
国際調査報告 □11詩5“1− Kテ/It只Q+107133フロントページの続き (72)発明者 ウオルフ、ジョン シー。
アメリカ合衆国77096 テキサス州、ヒユーストン、クイーンスロック 5 343(72)発明者 ザゴズドゾンーウオシク、ワンダアメリカ合衆国770 81 テキサス州、ヒユーストン、ナンバー 138.クレアウッド

Claims (23)

    【特許請求の範囲】
  1. 1.シリコンウェーハをドープする装置であって:プレーナドーパントソースと 前記シリコンウェーハとを非常に近接させて保持する手段;および前記プレーナ ドーパントソースおよび前記シリコンウェーハを急速に熱処理する手段であって 、プレーナドーパントソースを保持する前記手段がそのようなソースを保持する ために使用されるもの を有するシリコンウェーハをドープする装置。
  2. 2.請求の範囲第1項に記載される装置であって、前記プレーナドーパントソー スがドーパントソースがそこに析出されたホルダ円板を有するシリコンウェーハ をドープする装置。
  3. 3.請求の範囲第2項に記載される装置であって、前記ドーパントソースがスピ ン・オンドーパントから成るシリコンウェーハをドープする装置。
  4. 4.急速熱処理において使用されるドーパントソースであって、 熱機械的に安定したサブストレート;および前記サブストレート上に形成された プレーナドーパントソースのアクティブ面 を存するドーパントソース。
  5. 5.請求の範囲第4項に記載されるドーパントソースであって、前記アクティブ 面がスピン・オンドーパントの析出によって形成されるドーパントソース。
  6. 6.請求の範囲第4項に記載されるドーパントソースであって、前記アクティブ 面が被ドープ酸化物を有するドーパントソース。
  7. 7.請求の範囲第4項に記載されるドーパントソースであって、前記アクティブ 面がドーパントを注入された酸化物を有するドーパントソース。
  8. 8.シリコンウェーハをドープする方法であって:プレーナドーパントソースを 生産する過程;前記プレーナドーパントソースを前記シリコンウェーハに非常に 近接して配置する過程;および前記プレーナドーパントソースおよび前記シリコ ンウェーハを急速に熱処理する過程 を有するシリコンウェーハをドープする方法。
  9. 9.請求の範囲第8項に記載される方法であって、プレーナドーパントソースを 生産する前記過程が熱機械的に安定した保持円板上にドーパントソースを析出す る過程を有するシリコンウェーハをドープする方法。
  10. 10.請求の範囲第9項に記載される方法にであって、前記ドーパントソースが スピン・オンドーパントから成るシリコンウェーハをドープする方法。
  11. 11.請求の範囲第9項に記載される方法であって、前記ドーパントソースが被 ドープ酸化物から成るシリコンウェーハをドープする方法。
  12. 12.請求の範囲第8項に記載される方法であって、プレーナドーパントソース を生産する前記過程が、高蒸気圧ドーパントを有するプレーナソースのソース面 を活性化する過程を有するシリコンウェーハをドープする方法。
  13. 13.ドーパント材料を拡散する方法であって:熱機械的に安定した剛性のドー パントホルダ上に析出されたドーパントに富む層を有するプレーナドーパント層 を準備する過程; アクティブドーパント層がシリコンウェーハに面するようにドーパント層をシリ コンウェーハに非常に近接して配置する過程;および 300秒を超えない時間内に800℃を超える温度までドーパントソースおよび シリコンウェーハを急速に加熱する過程 を有するドーパント材料を拡散する方法。
  14. 14.請求の範囲第13項に記載される方法であって、前記ドーパントが硼素、 燐または砒素から構成される群から選択されるドーパント材料を拡散する方法。
  15. 15.請求の範囲第14項に記載される方法であって、前記プレーナドーパント ソースがスピン・オンドーパントソースを使用して準備され、そして低温での前 記ソースの予備焙焼が行われるドーパント材料を拡散する方法。
  16. 16.請求の範囲第14項に記載される方法であって、前記プレーナドーパント ソースが被ドープ酸化物から成るドーパント材料を拡散する方法。
  17. 17.請求の範囲第14項に記載される方法であって、前記プレーナドーパント ソースが高蒸気圧プレーナソースから成るドーパント材料を拡散する方法。
  18. 18.請求の範囲第13項に記載される方法であって、プレーナドーパントソー スを準備する過程が前に使用されたドーパントソースを活性化する過程を有する ドーパント材料を拡散する方法。
  19. 19.請求の範囲第18項に記載される方法であって、前記活性化がプラズマ・ アシステッド・エッチングを通じて行われ、該エッチングがドーパント空乏材料 を除去するためにそしてドーパントに富む材料を露出するために使用されるドー パント材料を拡散する方法。
  20. 20.請求の範囲第13項に記載される方法であって、プレーナジャンクション がドープされるドーパント材料を拡散する方法。
  21. 21.請求の範囲第13項に記載される方法であって、トレンチキャパシタがド ープされるドーパント材料を拡散する方法。
  22. 22.請求の範囲第20項に記載される方法であって、単一ウェーハの多処理が 包含されるドーパント材料を拡散する方法。
  23. 23.請求の範囲第21項に記載される方法であって、単一ウェーハの多処理が 包含されるドーパント材料を拡散する方法。
JP3518361A 1990-10-02 1991-10-02 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置 Pending JPH06508957A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US59179190A 1990-10-02 1990-10-02
US591,791 1990-10-02
PCT/US1991/007333 WO1992005896A1 (en) 1990-10-02 1991-10-02 Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing

Publications (1)

Publication Number Publication Date
JPH06508957A true JPH06508957A (ja) 1994-10-06

Family

ID=24367953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3518361A Pending JPH06508957A (ja) 1990-10-02 1991-10-02 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置

Country Status (4)

Country Link
EP (1) EP0588792A4 (ja)
JP (1) JPH06508957A (ja)
KR (1) KR930702095A (ja)
WO (1) WO1992005896A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534574C2 (de) * 1995-09-18 1997-12-18 Fraunhofer Ges Forschung Dotierverfahren zur Herstellung von Homoübergängen in Halbleitersubstraten
JP3862305B2 (ja) 1995-10-23 2006-12-27 松下電器産業株式会社 不純物の導入方法及びその装置、並びに半導体装置の製造方法
US6784080B2 (en) 1995-10-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device by sputter doping
CN112466746B (zh) * 2020-04-29 2022-04-15 山东芯源微电子有限公司 一种膜状扩散源成型机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418669A (en) * 1977-07-13 1979-02-10 Hitachi Ltd Manufacture of semiconductor device
JPS5756926A (en) * 1980-09-22 1982-04-05 Nec Home Electronics Ltd Deffusing method for semiconductor device
JPS58128739A (ja) * 1982-01-27 1983-08-01 Nec Corp 固体ソ−ス板の再生方法
JPS6293927A (ja) * 1985-10-08 1987-04-30 バリアン・アソシエイツ・インコ−ポレイテツド 固体平板状拡散源の急速熱処理による半導体ウェ−ハのド−ピング方法
JPS63110632A (ja) * 1986-10-28 1988-05-16 Nec Corp 不純物拡散方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160672A (en) * 1974-12-23 1979-07-10 Owens-Illinois, Inc. Glass-ceramics for semiconductor doping
US4588455A (en) * 1984-08-15 1986-05-13 Emulsitone Company Planar diffusion source
US4679300A (en) * 1985-10-07 1987-07-14 Thomson Components-Mostek Corp. Method of making a trench capacitor and dram memory cell
JPH0628250B2 (ja) * 1988-07-18 1994-04-13 古河機械金属株式会社 砒素拡散剤とその成形物の製法およびこれを使用した半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418669A (en) * 1977-07-13 1979-02-10 Hitachi Ltd Manufacture of semiconductor device
JPS5756926A (en) * 1980-09-22 1982-04-05 Nec Home Electronics Ltd Deffusing method for semiconductor device
JPS58128739A (ja) * 1982-01-27 1983-08-01 Nec Corp 固体ソ−ス板の再生方法
JPS6293927A (ja) * 1985-10-08 1987-04-30 バリアン・アソシエイツ・インコ−ポレイテツド 固体平板状拡散源の急速熱処理による半導体ウェ−ハのド−ピング方法
JPS63110632A (ja) * 1986-10-28 1988-05-16 Nec Corp 不純物拡散方法

Also Published As

Publication number Publication date
WO1992005896A1 (en) 1992-04-16
EP0588792A1 (en) 1994-03-30
KR930702095A (ko) 1993-09-08
EP0588792A4 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
US4220483A (en) Method of increasing the gettering effect in the bulk of semiconductor bodies utilizing a preliminary thermal annealing step
EP0090320B1 (en) A method for tailoring oxygen precipitate particle density and distribution in silicon
US4661177A (en) Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources
US4041278A (en) Heating apparatus for temperature gradient zone melting
US5489550A (en) Gas-phase doping method using germanium-containing additive
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
JPH05275429A (ja) 接合された基板中に真性ゲッタリング・サイトを作る方法およびシリコン半導体基板中の可動性イオンを捕捉する方法
CN101139733A (zh) 具有缺陷减少区域的单晶半导体晶片及其制造方法
US4752590A (en) Method of producing SOI devices
JPS5939031A (ja) フオスフオシリケ−トガラスをリフロ−するための方法
US6214707B1 (en) Method of forming a doped region in a semiconductor substrate
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
Hart et al. Rapid thermal processing in semiconductor technology
US5550082A (en) Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing
JPS63166220A (ja) 半導体装置の製造方法
Zagozdzon-Wosik et al. Fabrication of submicron junctions-proximity rapid thermal diffusion of phosphorus, boron, and arsenic
JPH06508957A (ja) 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置
JP3094816B2 (ja) 薄膜の成長方法
JPH03108716A (ja) 半導体集積回路装置の加熱処理方法
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JPS60239400A (ja) 化合物半導体のアニ−ル法
JPH05152304A (ja) 半導体基板の製造方法
JPH04162618A (ja) 半導体装置の製造方法およびイオン打込み装置ならびに半導体装置
JPS63271922A (ja) 熱処理装置
JPH04171827A (ja) 半導体装置の製造方法