JP6848900B2 - 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 - Google Patents

半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6848900B2
JP6848900B2 JP2018033566A JP2018033566A JP6848900B2 JP 6848900 B2 JP6848900 B2 JP 6848900B2 JP 2018033566 A JP2018033566 A JP 2018033566A JP 2018033566 A JP2018033566 A JP 2018033566A JP 6848900 B2 JP6848900 B2 JP 6848900B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
gettering ability
evaluating
gettering
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018033566A
Other languages
English (en)
Other versions
JP2019149471A (ja
Inventor
和尚 鳥越
和尚 鳥越
小野 敏昭
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018033566A priority Critical patent/JP6848900B2/ja
Publication of JP2019149471A publication Critical patent/JP2019149471A/ja
Application granted granted Critical
Publication of JP6848900B2 publication Critical patent/JP6848900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法に関する。
半導体デバイスは、半導体ウェーハの表面に集積回路素子などのデバイス構造を形成するデバイス形成工程を経て作製される。デバイス形成工程では、金属不純物による半導体ウェーハの金属汚染が懸念される。この対策として、半導体ウェーハの内部や裏面に金属不純物を捕獲するためのゲッタリング源を形成することにより、半導体ウェーハに金属不純物に対するゲッタリング能力を付与することが行われている。よって、デバイス形成工程における半導体ウェーハの金属汚染を回避させるためには、半導体ウェーハのゲッタリング能力を評価することが重要である。
特許文献1には、半導体ウェーハとしてのシリコンウェーハのゲッタリング能力の評価方法として以下の技術が開示されている。すなわち、まず、ゲッタリング源としてのイオン注入層が形成されたシリコンウェーハを用意する。次に、シリコンウェーハの表面をNiで故意汚染し、シリコンウェーハの表面に垂直な面が露出するように、シリコンウェーハを劈開する。次に、劈開後のシリコンウェーハに対して熱処理を施すことにより、故意汚染したNiをイオン注入層に捕獲させるとともに、劈開面にNiシリサイドを析出させる。次に、劈開面に選択エッチングを施すことにより、劈開面にNiシリサイドのシャローピットを形成する。次に、シャローピットの深さ方向分布を観察し、シャローピットが存在していない領域の長さに基づいてイオン注入層のゲッタリング能力を評価する。
特開2017−28007号公報
特許文献1に記載のシリコンウェーハのゲッタリング能力の評価方法のように、ゲッタリング能力を付与したシリコンウェーハに対して故意汚染し、熱処理した後に析出したシリサイドを選択エッチングして観察する手法は、良く行われている。ところが、このような評価方法によりゲッタリング能力が良好であると評価されたシリコンウェーハであっても、半導体デバイスの動作不良が生じることがあった。そのため、従来よりもデバイス形成工程を考慮して半導体ウェーハのゲッタリング能力を評価する方法が求められる。
そこで本発明は、上記課題に鑑み、デバイス形成工程を考慮して半導体ウェーハのゲッタリング能力を評価することが可能な半導体ウェーハのゲッタリング能力の評価方法を提供することを目的とする。また、本発明は、デバイス形成工程を考慮して半導体ウェーハのゲッタリング能力を評価することが可能な半導体ウェーハのゲッタリング能力の評価方法を用いた半導体ウェーハの製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく検討したところ、半導体デバイスを形成した半導体ウェーハの表層(以下、「デバイス形成領域」とも称する。)には、デバイス形成工程において形成する絶縁膜やデバイス構造に起因して10MPa〜10GPa程度の応力が生じる。半導体ウェーハ中のゲッタリング源に捕獲できなかった金属不純物が存在すると、捕獲できなかった金属不純物は、この応力によって半導体ウェーハの表層に引き寄せられてシリサイドを形成する。そして、このシリサイドから発生した転位によって半導体デバイスの動作不良が生じる場合があることが判明した。そして、さらなる検討を進めたところ、半導体デバイスを形成することによって生じる応力を模擬した状態で、半導体ウェーハに対して故意汚染テストを行うことにより、デバイス形成工程を考慮して、半導体ウェーハのゲッタリング能力を評価することができるのではないかという着想を得た。
本発明は、上記着想に基づくものであり、その要旨構成は以下のとおりである。
(1)ゲッタリング源を有し、かつ常温下でおもて面側の表層に応力が生じた半導体ウェーハを用意する第1工程と、
前記第1工程の後に、前記半導体ウェーハを金属不純物で故意汚染する第2工程と、
前記第2工程の後に、前記半導体ウェーハに対して熱処理を施す第3工程と、
前記第3工程の後に、前記表層に対して選択エッチング処理を施す第4工程と、
前記第4工程の後に、前記選択エッチング処理した表面を光学顕微鏡で観察した時に、転位が検出されるか否かに基づいて、前記ゲッタリング源の前記金属不純物に対するゲッタリング能力を評価する第5工程と、
を有することを特徴とする半導体ウェーハのゲッタリング能力の評価方法。
(2)前記第1工程では、前記応力により、前記半導体ウェーハの反りが7×10-5-1以上となっている、上記(1)に記載の半導体ウェーハのゲッタリング能力の評価方法。
(3)前記第1工程では、前記半導体ウェーハの表面上に絶縁膜を形成することにより、前記応力を生じさせる、上記(1)または(2)に記載の半導体ウェーハのゲッタリング能力の評価方法。
(4)前記絶縁膜の厚さは10nm以上である、上記(3)に記載の半導体ウェーハのゲッタリング能力の評価方法。
(5)前記絶縁膜は窒化膜または酸化膜である、上記(3)または(4)に記載の半導体ウェーハのゲッタリング能力の評価方法。
(6)前記第3工程では、雰囲気温度が800℃以上1100℃以下、5分以上120分以下の第1の熱処理を行った後に、前記半導体ウェーハを常温に冷却し、その後に雰囲気温度が900℃以上1200℃以下、5分以上1000分以下の第2の熱処理を行う、上記(1)〜(5)のいずれか一つに記載の半導体ウェーハのゲッタリング能力の評価方法。
(7)前記ゲッタリング源は酸素析出物である、上記(1)〜(6)のいずれか一つに記載の半導体ウェーハのゲッタリング能力の評価方法。
(8)前記半導体ウェーハはシリコンウェーハである、上記(1)〜(7)のいずれか一つに記載の半導体ウェーハのゲッタリング能力の評価方法。
(9)前記半導体ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである、上記(1)〜(7)のいずれか一つに記載の半導体ウェーハのゲッタリング能力の評価方法。
(10)上記(1)〜(9)のいずれか一つに記載の半導体ウェーハのゲッタリング能力の評価方法によってゲッタリング能力が良好であると評価される半導体ウェーハが得られる条件で、半導体ウェーハにゲッタリング源を形成する工程を有することを特徴とする半導体ウェーハの製造方法。
本発明によれば、デバイス形成工程を考慮して半導体ウェーハのゲッタリング能力を評価することができる。
本発明の一実施形態による半導体ウェーハのゲッタリング能力の評価方法を示すフローチャートである。 (A)は、本発明の一実施形態において用いることができるシリコンウェーハの概略図であり、(B)は、本発明の別の実施形態において用いることができるエピタキシャルシリコンウェーハの概略図である。 各発明例および比較例について、エピタキシャルシリコンウェーハ中の単位体積当たりの酸素析出物の表面積に対する、エッチング処理によって露出した露出面における転位の密度を示すグラフである。
(半導体ウェーハのゲッタリング能力の評価方法)
以下、図面を適宜参照して、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして、本発明による半導体ウェーハのゲッタリング能力の評価方法の一実施形態を説明する。
[第1工程:シリコンウェーハの用意]
図1及び図2(A)を参照して、第1工程では、ゲッタリング源を有し、かつ常温下でおもて面10A側の表層に応力が生じたシリコンウェーハ10を用意する(ステップS1)。本実施形態における「表層」とは、デバイス形成工程において半導体デバイスが形成されるデバイス形成領域を意味し、例えばシリコンウェーハのおもて面10Aから深さ方向に0.01〜1μmまでの領域とすることができる。また、「常温」は20〜30℃とすることが好ましい。
ゲッタリング源を有するシリコンウェーハ10は、特に限定されないが、例えばその内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectとも称される。)が形成されたものを用いることができる。具体的には、チョクラルスキー法により育成された単結晶シリコンインゴットから切り出したシリコンウェーハに対して熱処理を施すことで、単結晶シリコンインゴットを引き上げる際に導入された酸素析出核が成長して酸素析出物が形成される。なお、酸素析出物の表面積が大きいほどゲッタリング能力が高くなり、酸素析出物の表面積は、この熱処理条件を変更することにより適宜制御することができる。
シリコンウェーハ10の表層に生じさせる応力の大きさとしては、この応力によってシリコンウェーハ10の反りが7×10-5-1以上となるように設定することが好ましい。ここで、本明細書における「反り」とは、Warp−bf(ASTM F1390、単位:m)をウェーハ直径(単位:m)の2乗で割った値として定義する。
シリコンウェーハ10の表層に応力を生じさせる方法は、例えば図2(A)に示すようにシリコンウェーハ10のおもて面上に絶縁膜12を形成する方法が挙げられる。絶縁膜12の種類や厚さは、デバイス形成工程において生じる応力を適宜考慮して選択することができる。ただし、絶縁膜12の厚さは10nm以上とすることが好ましい。シリコンウェーハ10と絶縁膜12の熱膨張率の差によって、シリコンウェーハ10には反りが生じ、絶縁膜12の厚さが10nm以上であれば、反りを7×10-5-1以上にすることができるからである。なお、絶縁膜の厚さの上限は、特に限定されないが、評価コストの観点から1000nm以下とすることが好ましい。
半導体ウェーハとしてシリコンウェーハ10を用いる場合、絶縁膜12としては、シリコン窒化膜またはシリコン酸化膜とすることが好ましい。これらの絶縁膜は、シリコン結晶と異なる格子定数を有するので、シリコンウェーハ10に対して容易に応力を付与することができるからである。シリコン窒化膜は、例えば化学蒸着(CVD:chemical vapor deposition)法を用いて、モノシランやジクロロシランなどのシラン系化合物およびアンモニアをソースガスとして、700〜900℃程度で成長させることができる。シリコン酸化膜は、例えばCVD法を用いて、モノシランやジクロロシランなどのシラン系化合物をソースガスとし、酸素や一酸化二窒素などの酸化性ガスを用いて、400〜900℃程度で成長させることができる。あるいは、シリコン酸化膜は、公知のドライ酸化法、ウェット酸化法等を用いて熱酸化により形成してもよい。
なお、シリコンウェーハ10の表層に応力を生じさせる方法は、シリコン窒化膜やシリコン酸化膜などの絶縁膜をシリコンウェーハのおもて面10Aに形成する方法に限定されない。例えば、シリコンウェーハの裏面10Bに絶縁膜を形成して、ウェーハを反らせることで、シリコンウェーハのおもて面10A側の表層に応力を生じさせてもよい。また、シリコンウェーハ10の裏面を、ウェーハを支持するステージに真空吸着することで機械的に応力を生じさせてもよい。
[第2工程:故意汚染]
図1及び図2(A)を参照して、第2工程では、シリコンウェーハの裏面10Bを金属不純物で故意汚染する(ステップS2)。例えば、公知のスピンコート法を用いて、金属不純物を含有する汚染液(1×1011〜1×1014atoms/cm2)をシリコンウェーハの裏面10Bに塗布する。金属不純物としては、Ni、Fe、Cu、Mo、Wなど、デバイス形成工程において汚染源となるおそれがある金属不純物を用いることができる。
[第3工程:熱処理]
図1及び図2(A)を参照して、第3工程では、シリコンウェーハ10に対して熱処理を施す(ステップS3)。これにより、第2工程にてシリコンウェーハの裏面10Bに塗布された金属不純物は、シリコンウェーハ10内を熱拡散して、ゲッタリング源である酸素析出物に捕獲される。酸素析出物により捕獲しきれなかった金属不純物が存在する場合には、捕獲されなかった金属不純物は、応力によってシリコンウェーハ10の表層に引き寄せられ、シリコンと結合する。これにより、シリコンウェーハ10のおもて面から1μm程度までの深さ位置にわたって、あるいは絶縁膜12を有する場合は、絶縁膜12とシリコンウェーハ10との界面から1μm程度までの深さ位置にわたってシリサイドが形成される。そして、このシリサイドに起因して、シリコンウェーハ10の表層には歪みが生じ、この歪みを緩和するようにシリサイドが形成された位置に転位が発生する。
本実施形態では、常温下で表層に応力が生じたシリコンウェーハ10に対して第2工程および第3工程、すなわち金属不純物による故意汚染テストを行うことが重要である。以下では、この技術的意義を説明する。
従来のシリコンウェーハのゲッタリング能力の評価方法では、シリコンウェーハの表層に応力をかけずに故意汚染テストを行っており、この方法でゲッタリング能力が良好であると評価された場合であっても、半導体デバイスの動作不良が生じることがあった。本発明者らは、この原因を以下のように考える。シリコンウェーハに半導体デバイスを形成すると、デバイス形成領域には10MPa〜10GPa程度の応力が生じる。この応力によって、酸素析出物によって捕獲しきれなかった微量な金属不純物は、デバイス形成領域に引き寄せられ、シリコンと結合してシリサイドを形成する。そして、シリサイドから発生した転位がリーク電流を誘発し、これにより半導体デバイスに動作不良が生じる。そのため、デバイス形成領域に生じる応力を模擬した状態で、シリコンウェーハのゲッタリング能力を評価することが、デバイス形成工程を考慮したゲッタリング能力を評価する上で重要である。本実施形態では、デバイス形成領域となるシリコンウェーハの表層に応力をかけた状態で故意汚染テストを行うので、シリコンウェーハのゲッタリング能力が、デバイス形成工程において求められる実際のゲッタリング能力に達しているか否かを評価することができる。
第3工程の熱処理は、雰囲気温度が800℃以上1100℃以下のある一定温度で5分以上120分以下の時間保持する第1の熱処理を行った後に、シリコンウェーハ10を常温に冷却し、その後、雰囲気温度が900℃以上1200℃以下のある一定温度で5分以上1000分以下の時間保持する第2の熱処理を行うことが好ましい。第1の熱処理により、金属不純物がウェーハ内部に拡散し、酸素析出物に捕獲される。その後、酸素析出物によって捕獲しきれなかった金属不純物が存在する場合には、シリコンウェーハ10が冷却される過程で、シリコンウェーハ10のおもて面近傍に、あるいは絶縁膜12を有する場合は、絶縁膜12とシリコンウェーハ10との界面近傍にシリサイドが形成される。第2の熱処理により、シリサイドに起因する転位が発生する。第1および第2の熱処理における熱処理雰囲気は、例えばH2、O2、Ar、N2、Heあるいはこれらの混合雰囲気とすることができる。なお、これらの熱処理の方法は、特に限定されず、例えば抵抗加熱式熱処理炉を用いる方法が挙げられる。
[第4工程:エッチング処理]
図1及び図2(A)を参照して、第4工程では、シリコンウェーハ10の表層に対して選択エッチング処理を施す(ステップS4)。これによりシリサイドに起因する転位が顕在化される。ここで、絶縁膜12が形成されたシリコンウェーハ10を用いる場合には、第4工程では、少なくとも絶縁膜12を除去してから選択エッチング処理を行うことが好ましい。転位をより顕在化させる観点から、選択エッチング処理としては、クロム酸を含むライトエッチング液を用いて、エッチング量が0.5〜3.0μmとなる処理を行うことが好ましい。
[第5工程:ゲッタリング能力の評価]
図1を参照して、第5工程では、第4工程の選択エッチング処理したウェーハ表面を光学顕微鏡で観察した時に、転位が検出されるか否かに基づいて前記ゲッタリング源の前記金属不純物に対するゲッタリング能力を評価する(ステップS5)。具体的には、転位が検出されない場合には、第1工程にて用意したシリコンウェーハのゲッタリング能力が良好であると評価する。これは、酸素析出物の表面積の大きさや密度が適切であるため、ウェーハおもて面に応力がかかった状態であっても酸素析出物がゲッタリング源として十分に機能することを意味する。一方で、転位が検出される場合には、第1工程にて用意したシリコンウェーハのゲッタリング能力が良好ではないと評価する。これは、酸素析出物の表面積の大きさや密度が適切でないため、ウェーハおもて面に応力がかかった状態では酸素析出物がゲッタリング源として十分には機能しないことを意味する。
第5工程において、転位を観察できれば光学顕微鏡の倍率は特に限定されないが、半導体デバイスの動作不良をより抑制する観点から、倍率を200倍以上にすることが好ましい。
(半導体ウェーハの製造方法)
次に、半導体ウェーハとして、内部に酸素析出物(BMD)を有するシリコンウェーハを製造する場合を例にして、本発明による半導体ウェーハの製造方法の一実施形態を説明する。
本実施形態では、上述したシリコンウェーハのゲッタリング能力の評価方法を用いて、ゲッタリング能力が良好であると評価されるシリコンウェーハが得られる条件で、シリコンウェーハの内部に酸素析出物を形成する工程を有することを特徴とする。
具体的には、まず、チョクラルスキー法により種々の条件で育成された単結晶シリコンインゴットから切り出し、ウェーハ加工したもの、場合によってはさらに種々のゲッタリング処理を施された故意汚染テスト用のシリコンウェーハ(以下、「テストウェーハ」と称する。)を複数用意する。次に、このようにして得られた、複数のテストウェーハを、デバイス形成工程を考慮して絶縁膜の種類や厚さを適切に変量することにより設定した上述のゲッタリング能力の評価方法に供する。すると、選択エッチング後の転位の有無によって、ゲッタリング能力が良好であるか否かが評価される。そして、シリコンウェーハの製造工程では、製造対象のシリコンウェーハにおいて、表面の転位がなく、ゲッタリング能力が良好であると評価されたテストウェーハにおける条件で、単結晶シリコンインゴットを育成する。場合によっては、単結晶シリコンインゴットから切り出されたシリコンウェーハに対して、種々のゲッタリング処理を施す。これにより、ゲッタリング能力が良好であるシリコンウェーハが得られる。
このようにして得られたシリコンウェーハを用いて半導体デバイスを形成すると、各種のデバイス形成工程に対して適切にゲッタリング能力を設定することができるので、半導体デバイスの動作不良を抑制することができる。
以上、本実施形態を例にして、本発明の半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
例えば、デバイス形成工程では、半導体デバイスの特定のパターン構造によって、シリコンウェーハのおもて面の一部が露出する場合もあり、シリコンウェーハのおもて面10Aが金属不純物により汚染される可能性もある。そこで、第2工程における金属不純物による故意汚染は、シリコンウェーハの裏面10Bに代えて、おもて面10Aに対して行ってもよい。このような場合も、上記実施形態と同様の作用効果を得ることができる。
また、ゲッタリング源は、酸素析出物に限定されず、例えばシリコンウェーハなどの半導体ウェーハに対して、例えばモノマーイオンやクラスターイオンをイオン注入するなどの公知の方法で形成したゲッタリング層とすることができる。この場合、ゲッタリング能力は、照射するクラスターイオンのドーズ量を適宜調整することによって制御することができる。
また、図2(B)を参照して、半導体ウェーハとして、シリコンウェーハ10上にシリコンエピタキシャル層14が形成されたエピタキシャルシリコンウェーハを用いてもよい。この場合、シリコンエピタキシャル層14がデバイス形成領域となるので、第1工程では、エピタキシャルシリコンウェーハの表層としてのシリコンエピタキシャル層14に応力が生じたエピタキシャルシリコンウェーハを用いる。これは、例えばシリコンエピタキシャル層14の表面上にシリコン窒化膜やシリコン酸化膜などの絶縁膜12を形成することにより実現することができ、詳細については既述の説明を援用する。なお、シリコンエピタキシャル層14はCVD法により一般的な条件で形成すればよい。
(発明例1)
CZ法により育成したシリコン単結晶インゴットから切り出し加工した、直径:300mm、厚さ:770mm、面方位(100)、ドーパント:ボロン、ドーパント濃度:1×1015atoms/cm3、酸素濃度(ASTM F121-1979):11×1017atoms/cm3であるシリコンウェーハを5枚用意した。続いて、これらのシリコンウェーハを枚葉式エピタキシャル成長装置内に搬送し、水素をキャリアガスとし、トリクロロシランをソースガスとし、基板温度を1150℃として、CVD法によりシリコンウェーハ上にシリコンエピタキシャル層(厚さ:4μm、ドーパント:ボロン、ドーパント濃度:1×1015atoms/cm3)を成長させ、エピタキシャルシリコンウェーハとした。続いて、これらのエピタキシャルシリコンウェーハに対して、雰囲気温度を900〜1100℃、熱処理時間を30〜1000分の範囲から適宜調整して熱処理を施し、単位体積あたりの酸素析出物の表面積が表1に示す大きさとなるように調整した。なお、酸素析出物の表面積は、雰囲気温度、熱処理時間、および酸素原子の拡散係数を下に、酸素析出核に集合する酸素原子数を計算することにより求めることができる。
次に、各エピタキシャルシリコンウェーハをCVD成長炉内に搬送し、ジクロロシランおよびアンモニアをソースガスとして、基板温度を750℃とし、100Paの減圧条件で、シリコンエピタキシャル層の表面上に厚さが240nmの窒化膜を形成した。
次に、公知の薄膜応力測定装置を用いて、各エピタキシャルシリコンウェーハの表面に対してレーザーを照射し、その反射角からウェーハ形状を測定することによって、ウェーハの反りを測定した。測定結果を表1に示す。
次に、各エピタキシャルシリコンウェーハの裏面をNi汚染液(1.0×1013atoms/cm2)でスピンコート汚染法により故意汚染した後に、窒素雰囲気下で900℃、5分の熱処理を行った。その後、各エピタキシャルシリコンウェーハを25℃に冷却し、さらに各エピタキシャルシリコンウェーハに窒素雰囲気下で900℃、30分の熱処理を行った。
次に、シリコンエピタキシャル層の表面からのエッチング量が2μmとなるように公知のライトエッチング(Write Etching)液を用いて選択エッチングを行った。
次に、選択エッチング処理した表面を光学顕微鏡により倍率500倍で観察し、視野中の転位密度を求めた。評価結果を図3に示す。
(発明例2)
発明例2では、窒化膜の代わりに、厚さが240nmのシリコン酸化膜をCVD法により形成した以外は、発明例1と同様にした。評価結果を図3に示す。なお、ジクロロシランをソースガス、一酸化二窒素を酸化性ガスとし、60Paの減圧条件で、成膜温度を800℃とした。
(発明例3)
発明例3では、窒化膜の厚さを10nmとした以外は、発明例1と同様にした。評価結果を図3に示す。
(比較例)
比較例では、シリコンエピタキシャル層上に窒化膜を形成しなかった以外は、発明例1と同様にした。評価結果を図3に示す。
Figure 0006848900
表1および図3に示すように、窒化膜を形成しなかった比較例では、単位体積あたりの酸素析出物の表面積がいずれの場合も転位を検出することができず、ゲッタリング能力が良好であると評価された。これに対して、窒化膜や酸化膜を形成した発明例1〜3では、単位体積あたりの酸素析出物の表面積が2.5×10-3や6.0×10-4のように小さい場合には転位が検出され、ゲッタリング能力が良好ではないと評価された。これは、比較例では、単位体積あたりの酸素析出物の表面積が小さい場合、ゲッタリング能力が誤って評価されることを意味する。
本発明によれば、デバイス形成工程を考慮して半導体ウェーハのゲッタリング能力を評価することができる。
10 シリコンウェーハ
10A おもて面
10B 裏面
12 絶縁膜
14 シリコンエピタキシャル層

Claims (9)

  1. ゲッタリング源を有し、かつ常温下でおもて面側の表層に応力が生じた半導体ウェーハを用意する第1工程と、
    前記第1工程の後に、前記半導体ウェーハを金属不純物で故意汚染する第2工程と、
    前記第2工程の後に、前記半導体ウェーハに対して熱処理を施す第3工程と、
    前記第3工程の後に、前記表層に対して選択エッチング処理を施す第4工程と、
    前記第4工程の後に、前記選択エッチング処理した表面を光学顕微鏡で観察した時に、転位が検出されるか否かに基づいて、前記ゲッタリング源の前記金属不純物に対するゲッタリング能力を評価し、その際、転位が検出されない場合にはゲッタリング能力が良好であると評価し、転位が検出される場合にはゲッタリング能力が良好ではないと評価する第5工程と、
    を有することを特徴とする半導体ウェーハのゲッタリング能力の評価方法。
  2. 前記第1工程では、前記応力により、前記半導体ウェーハの反りが7×10−5−1以上となっている、請求項1に記載の半導体ウェーハのゲッタリング能力の評価方法。
  3. 前記第1工程では、前記半導体ウェーハの表面上に絶縁膜を形成することにより、前記応力を生じさせる、請求項1または2に記載の半導体ウェーハのゲッタリング能力の評価方法。
  4. 前記絶縁膜の厚さは10nm以上である、請求項3に記載の半導体ウェーハのゲッタリング能力の評価方法。
  5. 前記絶縁膜は窒化膜または酸化膜である、請求項3または4に記載の半導体ウェーハのゲッタリング能力の評価方法。
  6. 前記第3工程では、雰囲気温度が800℃以上1100℃以下、5分以上120分以下の第1の熱処理を行った後に、前記半導体ウェーハを常温に冷却し、その後に雰囲気温度が900℃以上1200℃以下、5分以上1000分以下の第2の熱処理を行う、請求項1〜5のいずれか一項に記載の半導体ウェーハのゲッタリング能力の評価方法。
  7. 前記ゲッタリング源は酸素析出物である、請求項1〜6のいずれか一項に記載の半導体ウェーハのゲッタリング能力の評価方法。
  8. 前記半導体ウェーハはシリコンウェーハである、請求項1〜7のいずれか一項に記載の半導体ウェーハのゲッタリング能力の評価方法。
  9. 前記半導体ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである、請求項1〜7のいずれか一項に記載の半導体ウェーハのゲッタリング能力の評価方法。
JP2018033566A 2018-02-27 2018-02-27 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 Active JP6848900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018033566A JP6848900B2 (ja) 2018-02-27 2018-02-27 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018033566A JP6848900B2 (ja) 2018-02-27 2018-02-27 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019149471A JP2019149471A (ja) 2019-09-05
JP6848900B2 true JP6848900B2 (ja) 2021-03-24

Family

ID=67850755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018033566A Active JP6848900B2 (ja) 2018-02-27 2018-02-27 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6848900B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4044216A1 (en) * 2021-02-16 2022-08-17 Siltronic AG Method for testing the stress robustness of a semiconductor substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JP2000277525A (ja) * 1999-03-26 2000-10-06 Toshiba Ceramics Co Ltd 半導体用シリコンウエハ及びその製造方法
JP3896919B2 (ja) * 2002-07-29 2007-03-22 信越半導体株式会社 シリコンウエーハのNi汚染の評価方法
TW200937530A (en) * 2007-12-11 2009-09-01 Sumco Corp Silicon substrate and manufacturing method thereof
JP2009252822A (ja) * 2008-04-02 2009-10-29 Sumco Corp シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP2019149471A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
CN103498196B (zh) 硅晶片的制造方法
WO2011096489A1 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
KR100396609B1 (ko) 반도체기판의처리방법
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
US20070240628A1 (en) Silicon wafer
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP6341928B2 (ja) エピタキシャルウェハおよびその製造方法
JP2009164590A (ja) エピタキシャルウェーハ及びその製造方法
JP5097332B2 (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP7035925B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP5207705B2 (ja) シリコンウエハ及びその製造方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
KR100827038B1 (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP5655319B2 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JPH03133121A (ja) 半導体デバイス用シリコン基板及びその製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JPH11297704A (ja) 酸素析出物密度の評価方法
JPH04171827A (ja) 半導体装置の製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R150 Certificate of patent or registration of utility model

Ref document number: 6848900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250