JP6341928B2 - エピタキシャルウェハおよびその製造方法 - Google Patents
エピタキシャルウェハおよびその製造方法 Download PDFInfo
- Publication number
- JP6341928B2 JP6341928B2 JP2015545773A JP2015545773A JP6341928B2 JP 6341928 B2 JP6341928 B2 JP 6341928B2 JP 2015545773 A JP2015545773 A JP 2015545773A JP 2015545773 A JP2015545773 A JP 2015545773A JP 6341928 B2 JP6341928 B2 JP 6341928B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- silicon
- nitrogen
- wafer
- silicon epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 156
- 239000010703 silicon Substances 0.000 claims description 156
- 229910052710 silicon Inorganic materials 0.000 claims description 156
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 154
- 229910052757 nitrogen Inorganic materials 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 30
- 230000008021 deposition Effects 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 26
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 13
- 229910021529 ammonia Inorganic materials 0.000 claims description 12
- 239000012686 silicon precursor Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 83
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 32
- 239000001301 oxygen Substances 0.000 description 32
- 229910052760 oxygen Inorganic materials 0.000 description 32
- 238000005247 gettering Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000007373 indentation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 238000007553 Vickers microindentation test Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007544 microindentation test Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silane (SiH 4 ) Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
発明の背景
この発明は、エピタキシャルウェハ、およびエピタキシャルウェハを製造する方法に向けられる。
この発明は、エピタキシャルウェハ、およびエピタキシャルウェハを製造する方法に向けられる。
このエピタキシャルウェハは、第１の側および第２の側を有するシリコン基板ウェハと、シリコン基板ウェハの第１の側上に成膜されるシリコンエピタキシャル層とを含む。
この方法は化学蒸着法（ＣＶＤ）によってシリコン基板ウェハの第１の側上にシリコンエピタキシャル層を成膜することを含む。
このエピタキシャルウェハはメモリデバイスおよびマイクロプロセッサのような半導体装置の製造に対して用いられる。
トランジスタのような電子装置構造の小型化は現在進行中であり、いくつかの問題を拡大する。応力場によって引起された転位が電子装置構造を損傷するか、さらには破壊する可能性が、より大きくなっている。
したがって、転位核生成および伝播に抗してエピタキシャル層を強化するべき試みがなされた。
米国２０１０／０１５１６９２ Ａｌは、シリコンエピタキシャル層の表面の酸素濃度が、１．０×１０１７〜１２×１０１７原子／ｃｍ３に設定されるようにエピタキシャルウェハを非酸化雰囲気下で熱処理すること提案する。エピタキシャル層において酸素濃度を上げることは転位生成に対する抵抗を改善すると考えられている。
別の問題は、電子装置の機能的な保全性に有害な影響がある金属性不純物に関係がある。金属性不純物のためのシンクであるゲッタリング部を与えることによってそのような不純物を電子装置構造から遠ざけるべき試みがなされた。最近の開発は、ゲッタリング部に到達するために不純物がカバーしなければならない拡散長を低減するために電子装置構造近くにそのようなゲッタリング部をシフトすることを必要とする。
米国２００６／０１７５６１３ Ａｌは、半導体基板にわたってゲッタリング層を成長させること、およびゲッタリング層にわたってエピタキシャル層を形成することを含む方法を開示する。
この発明の目的は、上記の言及された問題に対して、公知の解決策ほど複雑でなく、より効果的な解決策を与えることである。
本発明者らは、シリコンエピタキシャル層における１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素の存在は、転位の核生成および伝播を低減することを発見した。さらに、この発明に従ってシリコンエピタキシャル層に組入れられた窒素は、酸素窒素相互作用に対して容易に近づきやすく、それは、エピタキシャル層の表面からある深さにおいて酸素ピーク濃度を有する酸素富化領域の形成を可能にする。酸素富化領域は、金属性不純物のためのゲッタリング活動を呈する。
第１の局面によれば、この発明は、第１の側および第２の側を有するシリコン基板ウェハと、シリコン基板ウェハの第１の側上に成膜されるシリコンエピタキシャル層と、オプションとしてシリコンエピタキシャル層の上の１つ以上のさらなるエピタキシャル層とを含み、シリコンエピタキシャル層は１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素でドープされ、または、１つ以上のさらなるエピタキシャル層の少なくとも１つは、１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素でドープされ、または、シリコンエピタキシャル層および１つ以上のさらなるエピタキシャル層の少なくとも１つは、１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素でドープされる、エピタキシャルウェハに向けられる。
窒素でドープされる１つ以上のさらなるエピタキシャル層の少なくとも１つは、好ましくはさらなるシリコンエピタキシャル層である。さらなるエピタキシャル層の各々はさらなるシリコンエピタキシャル層であり得る。
さらなる局面によれば、この発明は第１の局面に従うエピタキシャルウェハに向けられ、シリコンエピタキシャル層は窒素でドープされ、シリコンエピタキシャル層の上に成膜されるさらなるエピタキシャル層は窒素でドープされない。
さらなる局面によれば、この発明は第１の局面に従うエピタキシャルウェハに向けられ、シリコンエピタキシャル層は窒素でドープされず、シリコンエピタキシャル層の上に成膜されるさらなるエピタキシャル層は窒素でドープされる。
さらなる局面によれば、この発明は第１の局面に従うエピタキシャルウェハに向けられ、シリコンエピタキシャル層は、完全にまたは部分的にシリコン基板ウェハを被覆するよう、シリコン基板ウェハ上に成膜される。基板ウェハ上のシリコンエピタキシャル層の存在は、電子装置構造が構築される領域に制限され得る。
さらなる局面によれば、この発明は、第１の局面またはさらなる局面に従うエピタキシャルウェハに向けられ、シリコンエピタキシャル層は、元素の周期表のＩＩＩ属またはＶ属に属する少なくとも１つの電気的に活性なドーパントでさらにドープされる。好ましいドーパントはホウ素、リン、ヒ素およびアンチモンである。
さらなる局面によれば、この発明は、第１の局面またはさらなる局面に従うエピタキシャルウェハに向けられ、窒素でドープされるシリコンエピタキシャル層、または窒素でドープされる１つ以上のさらなるエピタキシャル層の少なくとも１つ、または窒素でドープされるシリコンエピタキシャル層および窒素でドープされる１つ以上のさらなるエピタキシャル層の少なくとも１つは、金属不純物に対するゲッタリング活動を呈する酸素富化領域を含む。酸素富化領域における酸素の濃度は、ピークを含む深さ方向分布を有する。酸素のピーク濃度は、窒素でドープされるシリコンエピタキシャル層および／または窒素でドープされる１つ以上のさらなるエピタキシャル層の少なくとも１つの深さ方向において位置する。
酸素富化領域における酸素のピーク濃度は好ましくは１×１０１７原子／ｃｍ３以上および１×１０１９原子／ｃｍ３以下である（新たなＡＳＴＭ）。
シリコン基板ウェハとシリコンエピタキシャル層との間の界面からの酸素富化領域における酸素のピーク濃度の距離は、好ましくは５０ｎｍ以上および２μｍ以下である。シリコンエピタキシャル層の表面からの深さ方向における酸素富化領域のピーク濃度の位置は、好ましくは、電子的活性領域として用いられるよう意図される領域の深さより深い。
窒素をドープされる１つ以上のさらなるエピタキシャル層の少なくとも１つと、それに近接する、より低い層との間の界面からの酸素富化領域における酸素のピーク濃度の距離は、好ましくは５０ｎｍ以上および２μｍ以下である。
本発明者らは、シリコンエピタキシャル層における窒素の拡散係数が文献(P.Pichler, Intrinsic Point Defects, Impurities, and Their Diffusion in Silicon, Springer (2004), p.383)において公開された拡散係数より著しく低いことを発見した。約５０００倍の拡散係数の低減は、窒素が、公開された文献において検討されたシステムと比較して、異なる態様においてシリコンエピタキシャル層の格子において結合されることを示唆する。
さらなる局面によれば、この発明は、第１の局面またはさらなる局面に記載のエピタキシャルウェハを製造する方法に向けられ、この方法は、
第１の側および第２の側を有するシリコン基板ウェハを設けることと、
ある成膜温度で、シリコン基板ウェハの第１の側上にシリコンエピタキシャル層を、およびオプションとしてシリコンエピタキシャル層の上に１つ以上のさらなるエピタキシャル層を成膜することとを含み、シリコンエピタキシャル層、または１つ以上のさらなるエピタキシャル層の少なくとも１つ、またはシリコンエピタキシャル層および１つ以上のさらなるエピタキシャル層の少なくとも１つは、１つ以上のシリコン前駆物質化合物および１つ以上の窒素前駆物質化合物を含有する成膜ガス雰囲気の存在下で化学蒸着法によって成膜され、成膜温度は９４０℃以下、および成膜ガス雰囲気において１つ以上のシリコン前駆物質化合物および１つ以上の窒素前駆物質化合物の分解を引起すのに十分な温度以上であり、この方法はさらに、シリコンエピタキシャル層、または１つ以上のさらなるエピタキシャル層の少なくとも１つ、またはシリコンエピタキシャル層および１つ以上のさらなるエピタキシャル層の少なくとも１つを、成膜中に、１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素でドープすることを含む。
第１の側および第２の側を有するシリコン基板ウェハを設けることと、
ある成膜温度で、シリコン基板ウェハの第１の側上にシリコンエピタキシャル層を、およびオプションとしてシリコンエピタキシャル層の上に１つ以上のさらなるエピタキシャル層を成膜することとを含み、シリコンエピタキシャル層、または１つ以上のさらなるエピタキシャル層の少なくとも１つ、またはシリコンエピタキシャル層および１つ以上のさらなるエピタキシャル層の少なくとも１つは、１つ以上のシリコン前駆物質化合物および１つ以上の窒素前駆物質化合物を含有する成膜ガス雰囲気の存在下で化学蒸着法によって成膜され、成膜温度は９４０℃以下、および成膜ガス雰囲気において１つ以上のシリコン前駆物質化合物および１つ以上の窒素前駆物質化合物の分解を引起すのに十分な温度以上であり、この方法はさらに、シリコンエピタキシャル層、または１つ以上のさらなるエピタキシャル層の少なくとも１つ、またはシリコンエピタキシャル層および１つ以上のさらなるエピタキシャル層の少なくとも１つを、成膜中に、１×１０１６原子／ｃｍ３以上および１×１０２０原子／ｃｍ３以下の濃度の窒素でドープすることを含む。
好適なシリコン基板ウェハは、たとえばＣＺ方法または浮遊帯溶融法によって製造されたシリコン単結晶からウェハを切断し、切断されたウェハの縁部および側部を結晶損傷除去し、成形動作を経させる、たとえばラッピングおよび／または研削し、エッチングそして研磨することによって、得ることができる。
シリコン基板ウェハは、第１の側（前側）および第２の側（裏側）を有する。シリコン基板ウェハの少なくとも第１の側は研磨された表面を有することが好まれる。シリコンエピタキシャル層は化学蒸着法（ＣＶＤ）によってシリコン基板ウェハの第１の側上に成膜される。成膜中において、１つ以上のシリコン前駆物質化合物および１つ以上の窒素前駆物質化合物を含有するガスが、成膜温度に加熱されたシリコン基板ウェハにわたって流れる。前駆物質化合物は、熱により分解され、シリコンエピタキシャル層の成長のためのシリコンおよび窒素を与える。
たとえば、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃｌ２）またはトリクロロシラン（ＳｉＨＣｌ３）のようなシリコン化合物を、シリコン前駆物質化合物として用い得る。
たとえば、窒素を含有するアンモニア（ＮＨ３）または他の有機化合物のような窒素化合物を、シリコン前駆物質化合物として用い得る。
成膜温度は、成膜ガスにおいてシリコン前駆物質化合物および窒素前駆物質化合物の分解を引起すのに十分な温度以上である。さらに、成膜温度は、９４０℃以下、好ましくは９３０℃以下に設定される。
本発明者らは、約９４０℃より高い成膜温度はシリコンエピタキシャル層における窒素の濃度を１×１０１６原子／ｃｍ３より低い値に落とすことを発見した。これらの値は転位の核生成および伝播に抗うシリコンエピタキシャル層の能力を著しく改善するには低すぎる。成膜温度における上昇は１つ以上の窒素前駆物質化合物の流量を増大することによって補償され得る。
この発明に従う窒素のドープと関係するエピタキシャル欠陥は、欠陥エッチング、レーザ散乱検査、または断面走査電子顕微鏡法（ＸＴＥＭ）で検出することができなかった。
この発明の詳細な記載
以下、この発明は、図面の参照によってより詳細に説明される。
以下、この発明は、図面の参照によってより詳細に説明される。
シリコンエピタキシャル層における窒素［Ｎ］の濃度は成膜温度Ｔに依存する（図１）。成膜温度が９６０℃で、アンモニアが窒素前駆物質化合物として用いられ、ジクロロシランがシリコン前駆物質化合物として用いられるという場合では、シリコンエピタキシャル層における窒素濃度は、１×１０１６原子／ｃｍ３よりかなり低く、動的なＳＩＭＳ観測記録の検出限界（ＤＬ）に近い。したがって、シリコンエピタキシャル層における窒素の濃度は成膜温度によって制御することができる。成膜温度を下げることは窒素濃度を増大する。
同様に、シリコンエピタキシャル層における窒素［Ｎ］の濃度は窒素前駆物質化合物を含有するガスの流量Ｆを制御することによって制御することができる（図２）。アンモニアが窒素前駆物質化合物として用いられる場合では、流量を約５０％（３００ｓｃｃｍから４５０ｓｃｃｍに）増大することは、シリコンエピタキシャル層における窒素濃度を少なくとも一桁を超えて増大させる。窒素の取込動向は、単純な成長モデルでは説明することはできない。なんらかの自触媒作用機構を考慮に入れなければならない。
図３は、シリコンエピタキシャル層の表面（Ｄ＝０μｍ）からシリコンエピタキシャル層とシリコン基板ウェハとの間の界面（Ｄ＝２．８μｍ）に向かう方向における深さＤにわたる窒素［Ｎ］の濃度を示す。もしエピタキシャルウェハがエピ後アニールされなかったならば、シリコンエピタキシャル層内における窒素濃度の曲線は、ほとんど平坦である（曲線Ａ１ＮならびにＡ２Ｎ）。曲線Ａ１ＮおよびＡ２Ｎは、窒素前駆物質としてアンモニアを用いた、それぞれ８８０℃および９００℃の成膜温度でのシリコンエピタキシャル層の成膜の後における、シリコンエピタキシャル層およびシリコン基板の一部における窒素の深さ方向濃度を表す。界面の付近において、窒素濃度は、狭い幅を有する明らかな遷移領域内において切換わる。
エピタキシャルウェハがさらにエピ後アニールされると、窒素は部分的にシリコンエピタキシャル層の表面で外拡散される。窒素は基板内に同じ割合では拡散せず、ＳＩＭＳによって測定されるような遷移領域における窒素の濃度は変化しない。曲線Ｂ１ＮおよびＢ２Ｎは、窒素前駆物質としてアンモニアを用いた、それぞれ８８０℃および９００℃の成膜温度でのシリコンエピタキシャル層の成膜の後、エピ後アニール後における、シリコンエピタキシャル層およびシリコン基板の一部における窒素の深さ方向濃度を表す。比較として、曲線Ａ２およびＢ２は、窒素前駆物質を含まない成膜ガスを用いた、９００℃の成膜温度でのシリコンエピタキシャル層の成膜の後、エピタキシャルウェハのエピ後アニール前（Ａ２）および後（Ｂ２）における、シリコンエピタキシャル層およびシリコン基板の一部における窒素の深さ方向濃度をそれぞれ表す。
この発明に従う窒素をドープされるシリコンエピタキシャル層は、酸素窒素相互作用に対する環境を構成し、それは、エピタキシャル層の表面からある深さにおいて酸素ピーク濃度を有する酸素富化領域の形成を可能にする。
図４は、シリコンエピタキシャル層の表面（Ｄ＝０μｍ）からシリコンエピタキシャル層とシリコン基板ウェハとの間の界面（Ｄ＝２．８μｍ）に向かう方向における深さＤにわたる酸素［Ｏ］の濃度を示す。曲線Ａ１ＯおよびＡ２Ｏは、窒素前駆物質としてアンモニアを用いた、それぞれ８８０℃および９００℃の成膜温度でのシリコンエピタキシャル層の成膜の後における、シリコンエピタキシャル層およびシリコン基板の一部における酸素の深さ方向濃度を表す。
酸素富化領域は、シリコンエピタキシャル層において、シリコンエピタキシャル層とシリコン基板ウェハとの間の界面の付近で検出することができる。もし窒素の濃度が少なくとも１×１０１９原子／ｃｍ３ならば、酸素富化領域は、エピタキシャル層の成膜の直後に既に検出することができる。
さらに、本発明者らは、酸素富化領域における酸素のピーク濃度、およびシリコンエピタキシャル層の深さ方向におけるその幅を、さらに増大することができることを発見した。この目的のため、エピタキシャルウェハはエピ後アニールされる。曲線Ｂ１ＯおよびＢ２Ｏは、窒素前駆物質としてアンモニアを用いた、それぞれ８８０℃および９００℃の成膜温度でのシリコンエピタキシャル層の成膜の後、エピ後アニール後における、シリコンエピタキシャル層およびシリコン基板の一部における酸素の深さ方向濃度を表す。窒素をドープされるシリコンエピタキシャル層は酸素のためのシンクとして作用する。シリコン基板ウェハは、シリコンエピタキシャル層内に拡散し窒素と相互作用する酸素源を構成する。酸素の拡散はシリコンエピタキシャル層の成膜中において開始し、後のエピ後アニールによってさらに高められる。
エピ後アニールの熱収支は、好ましくは、典型的には高度なＣＭＯＳプロセスのために用いられる熱収支に対応する。したがって、エピ後アニールは、エピタキシャルウェハの製造業者、または電子装置の製造業者によって実行されてもよい。
図７Ａ〜図７Ｄは、この発明に従うエピタキシャルウェハの例を示す。
図７Ａに従うエピタキシャルウェハは、シリコン基板ウェハＳ、シリコン基板ウェハの第１の側に成膜されるシリコンエピタキシャル層Ｅ、およびシリコンエピタキシャル層の上に成膜されるさらなるエピタキシャル層Ｌを含む。シリコンエピタキシャル層Ｅはこの発明に従って窒素（Ｎ）でドープされ、一方、さらなるエピタキシャル層Ｌは窒素でドープされない。
図７Ａに従うエピタキシャルウェハは、シリコン基板ウェハＳ、シリコン基板ウェハの第１の側に成膜されるシリコンエピタキシャル層Ｅ、およびシリコンエピタキシャル層の上に成膜されるさらなるエピタキシャル層Ｌを含む。シリコンエピタキシャル層Ｅはこの発明に従って窒素（Ｎ）でドープされ、一方、さらなるエピタキシャル層Ｌは窒素でドープされない。
図７Ｂに従うエピタキシャルウェハは、シリコン基板ウェハＳ、シリコン基板ウェハの第１の側に成膜されるシリコンエピタキシャル層Ｅ、およびシリコンエピタキシャル層の上に成膜されるさらなるエピタキシャル層Ｌを含む。さらなるエピタキシャル層Ｌはこの発明に従って窒素（Ｎ）でドープされ、一方、シリコンエピタキシャル層Ｅは窒素でドープされない。
図７Ｃに従うエピタキシャルウェハは、シリコン基板ウェハＳと、基板ウェハの第１の側に成膜されるシリコンエピタキシャル層Ｅと、シリコンエピタキシャル層Ｅの上に成膜される第１のさらなるエピタキシャル層Ｌ１と、第１のさらなるエピタキシャル層Ｌ１の上に成膜される第２のさらなるエピタキシャル層Ｌ２とを含む。第１のさらなるエピタキシャル層Ｌ１はこの発明に従って窒素（Ｎ）でドープされ、一方、シリコンエピタキシャル層Ｅおよび第２のさらなるエピタキシャル層Ｌ２は、窒素でドープされない。
図７Ｄに従うエピタキシャルウェハは、シリコン基板ウェハＳ、およびシリコン基板ウェハの第１の側に成膜されるシリコンエピタキシャル層Ｅを含む。シリコンエピタキシャル層Ｅはこの発明に従って窒素（Ｎ）でドープされる。
シリコンエピタキシャル層の強度（つまり転位を留めるその能力）は、M.Akatsuka and K. Sueoka, Jpn . J . Apply . Phys , 40, (2001) 1240に記載されるような３つの調製ステップを含むビッカース微小圧痕試験の適用によって調査することができる。
ステップ１：ビッカース微小圧子を用いて、圧痕を規定された負荷でシリコンエピタキシャル層につける。圧痕はシリコンエピタキシャル層において機械的に応力をかけられたゾーンを形成する。
ステップ２：エピタキシャルウェハは、転位の核生成および伝播によってその応力をかけられたゾーンにおける応力緩和を促進するためにＡｒ雰囲気において１０００℃で３時間アニールされる。
ステップ３：エピタキシャルウェハはアニールステップの間に核を形成され伝播された転位を定めるために２分間Wrightエッチングにされる。
調製ステップの後、圧痕および転位は図５において示されるようなロゼットを形成し、ロゼットのサイズＲは式Ｒ＝（Ａ＋Ｂ）／２によって計算され、ＡおよびＢは、転位が圧痕の中心ｃから圧痕の対向する縁部に向かって伝播する距離を指定する。相対的に小さいサイズＲの値は、転位の伝播の効果的な防止を示す。
シリコンエピタキシャル層が金属性不純物を電子装置構造のための領域から遠ざける能力は、ゲッタリング試験によって評価することができる。エピタキシャルウェハの裏側が規定された量の金属性不純物で汚染され、その不純物をエピタキシャルウェハに追込む熱処理が続く。次いで、エピタキシャルウェハの前側を分析して、エピタキシャルウェハのシリコンエピタキシャル層においてゲッタリングされなかった不純物の留分を判断する。著しいゲッタリング活動がシリコン基板ウェハにおいて生じることを排除するために、高い比抵抗および低い酸素含有量を有するシリコン基板ウェハが選択される。そのようなシリコン基板ウェハは低い固有のゲッタリング能力を示す。
実施例（ビッカース微小圧痕試験）
エピタキシャルウェハの異なる３つのサンプルが調製され、それらの２つはこの発明（サンプル１および２）を表し、残りの１つは比較例（サンプル３）を表した。
エピタキシャルウェハの異なる３つのサンプルが調製され、それらの２つはこの発明（サンプル１および２）を表し、残りの１つは比較例（サンプル３）を表した。
この発明を表すサンプルは、ジクロロシランをシリコン前駆物質化合物として、およびアンモニアを窒素前駆物質化合物として含有する成膜ガス雰囲気の存在下における化学蒸着法によってシリコン基板ウェハの研磨された前側にシリコンエピタキシャル層を成膜することによって調製された。成膜温度は８８０℃に設定された。サンプル１および２はシリコンエピタキシャル層における窒素の濃度によって互いとは異なった。
比較例を表すサンプル３は、成膜ガスが窒素前駆物質化合物を含有しなかったこと、つまりシリコンエピタキシャル層が窒素でドープされなかったことを除いて、同じ態様で調製された。
調製されたサンプルは、上に記載されたビッカース微小圧痕試験を受けた。圧痕は６００ｍＮの荷重で押してつけられた。以下の表１は圧痕試験の結果を要約する。
試験は、この発明を表すウェハは、応力に誘導される転位の伝播を妨害するよう改善された能力を有するエピタキシャル層を含むことを立証する。
実施例（ゲッタリング試験）
エピタキシャルウェハの異なる２つのサンプルが調製され、サンプル４はこの発明を表し、サンプル５は比較例を表した。
エピタキシャルウェハの異なる２つのサンプルが調製され、サンプル４はこの発明を表し、サンプル５は比較例を表した。
サンプル４に従うエピタキシャルウェハは、ジクロロシランをシリコン前駆物質化合物として、およびアンモニアを窒素前駆物質化合物として含有する成膜ガス雰囲気の存在下における化学蒸着法によってシリコン基板ウェハの研磨された前側にシリコンエピタキシャル層を成膜することによって調製された。成膜温度は８８０℃に設定された。シリコン基板ウェハは、６０Ωｃｍの比抵抗および５×１０１７原子／ｃｍ３（新たなＡＳＴＭ）の酸素濃度を有した。
サンプル５に従うエピタキシャルウェハは、成膜ガスが窒素前駆物質化合物を含有しなかったこと、つまりシリコンエピタキシャル層が窒素でドープされなかったことを除いて、同じ態様で調製された。
各サンプルウェハの裏側はスピンコーティングによってＮｉを含有する塩で汚染された。選択されたＮｉ汚染レベルは、１×１０１０原子／ｃｍ２、１×１０１１原子／ｃｍ２、および１×１０１２原子／ｃｍ２であった。次いで、サンプルウェハは９００℃で追込み熱処理を受けた。その後、シリコンエピタキシャル層の表面で取得されたＮｉの濃度が、ＶＰＤ−ＩＣＰ−ＭＳによって測定された。以下の表２はゲッタリング試験の結果を要約する。
結果は、この発明に関するエピタキシャルウェハのシリコンエピタキシャル層において相当なゲッタリング活動の存在を立証する。
この結果も、追込み熱処理の後にシリコンエピタキシャル層およびシリコン基板の一部においてＮｉの深さ方向濃度を分析することによって確認された。段階的なエッチングを含むＵＴＰ（超極微量観測記録）方法を用いて、サンプルウェハのシリコンエピタキシャル層の表面から、５０ｎｍ、１μｍ、２μｍおよび３μｍの距離でＮｉ濃度を観測記録した。図６は、サンプル４（Ｓ４）および５（Ｓ５）で見られた深さ方向分布を示す。この発明に関するエピタキシャルウェハは、Ｎｉがシリコンエピタキシャル層の表面に近い領域に拡散することからかなり保持することができた。Ｎｉは、酸素富化領域と一致するゾーンにおいてゲッタリングされる。
サンプル４を表すエピタキシャルウェハをエピ後アニールすることによって（サンプル６）、Ｎｉをゲッタリングするための能力を高めることができた。アニールされたエピタキシャルウェハは、類似の態様において試験された。以下の表３はゲッタリング試験の結果を要約する。
Claims (7)
- 第１の側および第２の側を有するシリコン基板ウェハと、前記シリコン基板ウェハの前記第１の側上に成膜されるシリコンエピタキシャル層とを含み、前記シリコンエピタキシャル層は４×１０１８ 原子／ｃｍ３ 以上２×１０ １９ 原子／ｃｍ３以下の濃度の窒素でドープされた、エピタキシャルウェハ。
- 前記シリコンエピタキシャル層は窒素でドープされ、前記シリコンエピタキシャル層の上に成膜されるさらなるシリコンエピタキシャル層は窒素でドープされない、請求項１に記載のエピタキシャルウェハ。
- 前記シリコンエピタキシャル層は完全にまたは部分的に前記シリコン基板ウェハを被覆する、請求項１または請求項２に記載のエピタキシャルウェハ。
- 前記シリコンエピタキシャル層は、元素周期表のＩＩＩ属またはＶ属に属する少なくとも１つの電気的に活性なドーパントでさらにドープされる、請求項１〜３の１つに記載のエピタキシャルウェハ。
- エピタキシャルウェハを製造する方法であって、
第１の側および第２の側を有するシリコン基板ウェハを与えることと、
ある成膜温度で、前記シリコン基板ウェハの前記第１の側上にシリコンエピタキシャル層を成膜することとを含み、
前記シリコンエピタキシャル層は、１つ以上のシリコン前駆物質化合物およびアンモニアを含有する成膜ガス雰囲気の存在下で化学蒸着法によって成膜され、前記成膜温度は９４０℃以下、および前記成膜ガス雰囲気において前記１つ以上のシリコン前駆物質化合物およびアンモニアの分解を引起すのに十分な温度以上であり、前記方法はさらに、前記シリコンエピタキシャル層を、前記成膜中に、４×１０１８ 原子／ｃｍ３ 以上２×１０ １９ 原子／ｃｍ３以下の濃度の窒素でドープすることを含む、方法。 - 前記シリコンエピタキシャル層は前記アンモニアの存在下において成膜され、さらなるシリコンエピタキシャル層が１つ以上の窒素前駆物質化合物がない状態で前記シリコンエピタキシャル層上に成膜される、請求項５に記載の方法。
- 前記エピタキシャルウェハをエピ後アニールすることをさらに含む、請求項５または請求項６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261733977P | 2012-12-06 | 2012-12-06 | |
| US61/733,977 | 2012-12-06 | ||
| PCT/EP2013/075313 WO2014086742A1 (en) | 2012-12-06 | 2013-12-03 | Epitaxial wafer and a method of manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016500475A JP2016500475A (ja) | 2016-01-12 |
| JP6341928B2 true JP6341928B2 (ja) | 2018-06-13 |
Family
ID=49681050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015545773A Active JP6341928B2 (ja) | 2012-12-06 | 2013-12-03 | エピタキシャルウェハおよびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9691632B2 (ja) |
| EP (1) | EP2959500B1 (ja) |
| JP (1) | JP6341928B2 (ja) |
| KR (1) | KR101709026B1 (ja) |
| CN (1) | CN104838474B (ja) |
| SG (1) | SG11201504374YA (ja) |
| TW (1) | TWI541864B (ja) |
| WO (1) | WO2014086742A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6032186B2 (ja) * | 2013-11-29 | 2016-11-24 | 信越半導体株式会社 | シリコンエピタキシャルウエーハの評価方法 |
| US10627719B2 (en) | 2016-08-12 | 2020-04-21 | Inpria Corporation | Methods of reducing metal residue in edge bead region from metal-containing resists |
| JP6299835B1 (ja) * | 2016-10-07 | 2018-03-28 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法 |
| JP6855124B2 (ja) | 2017-05-08 | 2021-04-07 | 株式会社ディスコ | ゲッタリング層形成方法 |
| EP4044216A1 (en) | 2021-02-16 | 2022-08-17 | Siltronic AG | Method for testing the stress robustness of a semiconductor substrate |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60246297A (ja) * | 1984-05-17 | 1985-12-05 | Shin Etsu Handotai Co Ltd | 窒素ド−プシリコン単結晶の製造方法 |
| JPS61125012A (ja) | 1984-11-21 | 1986-06-12 | Toshiba Corp | エピタキシヤルウエハ |
| IT1216212B (it) * | 1986-10-29 | 1990-02-22 | S G S Microelettrica S P A | Strati epitassiali con quanti ta' controllate di azoto cresciuti su substrati di silicio |
| JP4084902B2 (ja) * | 1998-05-01 | 2008-04-30 | シルトロニック・ジャパン株式会社 | シリコン半導体基板及びその製造方法 |
| WO1999057344A1 (fr) | 1998-05-01 | 1999-11-11 | Nippon Steel Corporation | Plaquette de semi-conducteur en silicium et son procede de fabrication |
| US6274442B1 (en) * | 1998-07-15 | 2001-08-14 | Advanced Micro Devices, Inc. | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same |
| US7468311B2 (en) | 2003-09-30 | 2008-12-23 | Tokyo Electron Limited | Deposition of silicon-containing films from hexachlorodisilane |
| KR100632463B1 (ko) * | 2005-02-07 | 2006-10-11 | 삼성전자주식회사 | 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서 |
| US7391058B2 (en) * | 2005-06-27 | 2008-06-24 | General Electric Company | Semiconductor devices and methods of making same |
| JP4779519B2 (ja) * | 2005-09-08 | 2011-09-28 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP2009200231A (ja) | 2008-02-21 | 2009-09-03 | Sumco Corp | エピタキシャルウェーハ及びその製造方法 |
| JP2009212354A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板の製造方法 |
| JP2010141272A (ja) | 2008-12-15 | 2010-06-24 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
| JP2011253978A (ja) | 2010-06-03 | 2011-12-15 | Sumco Corp | エピタキシャル基板およびその製造方法 |
-
2013
- 2013-11-27 TW TW102143188A patent/TWI541864B/zh active
- 2013-12-03 US US14/649,114 patent/US9691632B2/en active Active
- 2013-12-03 JP JP2015545773A patent/JP6341928B2/ja active Active
- 2013-12-03 WO PCT/EP2013/075313 patent/WO2014086742A1/en active Application Filing
- 2013-12-03 KR KR1020157012326A patent/KR101709026B1/ko active IP Right Grant
- 2013-12-03 EP EP13798687.3A patent/EP2959500B1/en active Active
- 2013-12-03 CN CN201380063457.0A patent/CN104838474B/zh active Active
- 2013-12-03 SG SG11201504374YA patent/SG11201504374YA/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014086742A1 (en) | 2014-06-12 |
| KR20150066590A (ko) | 2015-06-16 |
| SG11201504374YA (en) | 2015-07-30 |
| KR101709026B1 (ko) | 2017-02-21 |
| EP2959500B1 (en) | 2019-02-27 |
| CN104838474B (zh) | 2018-04-27 |
| CN104838474A (zh) | 2015-08-12 |
| JP2016500475A (ja) | 2016-01-12 |
| TW201423843A (zh) | 2014-06-16 |
| US9691632B2 (en) | 2017-06-27 |
| US20150303071A1 (en) | 2015-10-22 |
| EP2959500A1 (en) | 2015-12-30 |
| TWI541864B (zh) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442448B (zh) | 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法 | |
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| US8029620B2 (en) | Methods of forming carbon-containing silicon epitaxial layers | |
| JP6341928B2 (ja) | エピタキシャルウェハおよびその製造方法 | |
| KR20180111665A (ko) | 비정질 실리콘이 충진된 갭을 갖는 반도체 장치 및 형성 방법 | |
| JP2008508696A5 (ja) | ||
| JP2006216955A (ja) | 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法 | |
| US9362114B2 (en) | Epitaxial wafer and method of manufacturing the same | |
| US20090321883A1 (en) | Silicon substrate for solid-state imaging device and method for manufacturing the same | |
| TWI524392B (zh) | 穩定矽化金屬膜及其製造方法 | |
| JP5439801B2 (ja) | エピタキシャルウェーハ及びその製造方法 | |
| TW200407977A (en) | Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method | |
| JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
| US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
| Hartmann et al. | Cyclic Deposition/Etch processes for the formation of Si raised sources and drains in advanced MOSFETs | |
| TWI726344B (zh) | 磊晶矽晶圓的製造方法及磊晶矽晶圓 | |
| KR20060099694A (ko) | 게터링사이트층을 구비하는 반도체 기판 및 그 형성 방법 | |
| JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| US8568537B2 (en) | Epitaxial wafer and method of producing the same | |
| JP5655319B2 (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
| JP2019149471A (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
| KR100827038B1 (ko) | 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 | |
| Loubet et al. | Optimization of SiC: P Raised Source Drain Epitaxy for Planar 20nm Fully Depleted SOI MOSFET Structures | |
| JP7342392B2 (ja) | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ | |
| JPH11243093A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6341928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |