KR100827038B1 - 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 - Google Patents

헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100827038B1
KR100827038B1 KR1020060131845A KR20060131845A KR100827038B1 KR 100827038 B1 KR100827038 B1 KR 100827038B1 KR 1020060131845 A KR1020060131845 A KR 1020060131845A KR 20060131845 A KR20060131845 A KR 20060131845A KR 100827038 B1 KR100827038 B1 KR 100827038B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon epitaxial
single crystal
doping
auto
Prior art date
Application number
KR1020060131845A
Other languages
English (en)
Inventor
강희복
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060131845A priority Critical patent/KR100827038B1/ko
Application granted granted Critical
Publication of KR100827038B1 publication Critical patent/KR100827038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘 에피택셜 웨이퍼의 제조 방법에 관한 것으로, 본 발명은, 실리콘 단결정 기판의 일면에, 오토도핑 방지용 보호막을 형성하는 단계; 오토도핑 방지용 보호막이 형성된 실리콘 단결정 기판에 대하여 급속 열처리를 수행하여 오토도핑 방지용 보호막에 함유된 수분을 제거하는 단계; 및 급속 열처리를 수행한 실리콘 단결정 기판의 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함한다. 본 발명에 의하면, 오토도핑 방지용 보호막을 에피택셜 성장 공정 전에 미리 짧은 시간 동안 급속 열처리함으로써, 실리콘 단결정 기판의 산소석출 거동에 영향을 미치지 않으면서도 오토도핑 방지용 보호막 속에 함유된 수분을 제거하여, 중금속 오염이 적고 헤이즈가 없는 고품질의 실리콘 에피택셜 웨이퍼를 제조할 수 있다.
실리콘 에피택셜 웨이퍼, 헤이즈(haze), 오토도핑 방지용 보호막, 급속 열처리

Description

헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 {Manufacturing Method of Silicon Epitaxial Wafer Without Haze}
도 1은 종래의 방법으로 제조된 실리콘 에피택셜 웨이퍼의 표면을 도시한 도면이다.
도 2는 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조 공정을 도시한 흐름도이다.
도 3은 본 발명에 따라 제조된 실리콘 에피택셜 웨이퍼의 표면을 도시한 도면이다.
본 발명은 반도체 소자 제조용 실리콘 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
저저항률의 실리콘 단결정 기판 위에 고저항률의 실리콘 에피택셜층을 기상 성장시킨 실리콘 에피택셜 웨이퍼는, 높은 게터링 능력과 낮은 래치업(latch-up) 특성, 그리고 고온에서 슬립(slip)에 강한 특징을 가지고 있어, 최근에 MOS 디바이스뿐만 아니라 LSI 디바이스용 웨이퍼로서 널리 이용되고 있다. 일반적으로 실리콘 에피택셜 웨이퍼는 화학기상증착(CVD: Chemical Vapor Deposition) 장치를 이용하여 제조되고 있는데, 이 장치 안의 서셉터 위에 실리콘 단결정 기판을 배치하고 적정온도로 가열하고 반응가스를 흘려주면 실리콘 단결정 기판 위에서 실리콘이 에피택셜 성장하게 된다.
이와 같이 CVD 장치를 이용하여 도펀트 농도가 높은 저저항률의 실리콘 단결정 기판 위에 고저항률의 실리콘 에피택셜층을 기상성장시키는 경우에는, 실리콘 단결정 기판의 배면으로부터 실리콘 단결정 기판내의 도펀트가 분위기 중에 방출되어 실리콘 에피택셜층에 도핑되는 현상, 즉 오토도핑(auto-doping)이 발생하게 된다. 따라서, 기상성장을 실시하기 전에 실리콘 단결정 기판의 배면, 즉 실리콘 에피택셜층이 형성되지 않는 표면에 오토도핑 방지용 실리콘 산화막을 형성하는 기술이 널리 이용되고 있다.
이 오토도핑 방지용 실리콘 산화막은 상압 CVD법이나 플라즈마 CVD법으로 형성할 수 있다. 이 경우 상압 CVD법을 적용하는 경우보다 플라즈마 CVD법을 적용하는 경우가 더 우수한 특성을 가지는 실리콘 산화막을 형성할 수 있다.
한편, 종래부터 플라즈마 CVD법의 원료 가스로는 모노실란(SiH4) 가스와 아산화질소(N2O) 가스의 혼합가스가 널리 이용되었다. 그런데, 상기의 플라즈마 CVD법으로 형성된 실리콘 산화막의 경우 실리콘 산화막 속에 미량의 수분을 함유하고 있어 실리콘 에피택셜층을 형성하는 도중에 휘발되어, 도 1에 도시된 바와 같이, 실리콘 에피택셜층의 가장자리에 환형의 헤이즈(haze)(1)를 유발하게 된다. 이러한 헤이즈(1)는 휘발된 수분에 의해 실리콘 에피택셜층의 표면에 실리콘 산화막이 형성됨으로써 미세하게 거칠어 진 것이며, 암실에서 집광등으로 관찰하면 에피택셜층 표면에서 빛이 난반사되어 육안으로 뿌옇게 보이게 된다. SEMI(Semiconductor Equipment and Materials International) STANDARDS 1978, 1998/M1-0298 규정에 따르면, 헤이즈는 반도체용 실리콘 웨이퍼의 표준 결함으로서, 이 헤이즈가 없을 것을 규정하고 있다. 따라서, 가장자리에 환형의 헤이즈가 발생된 실리콘 에피택셜 웨이퍼는 불량품으로 처리되게 된다.
또한, 실리콘 에피택셜 성장을 위한 반응로 내부에 수분이 함유되어 있으면 반응로 내의 금속으로 이루어진 부분 또는 부품을 부식시켜 중금속 오염의 원인이 되기도 한다. 따라서, 상기 실리콘 산화막으로부터 반응로 내로 방출되는 수분에 대해서는, 중금속 오염의 원인을 제공할 수 있기 때문에 이에 대한 관리가 필요하다.
이러한 문제를 해결하기 위한 종래기술로는, CVD법으로 실리콘 산화막을 형성한 뒤 650oC~1200oC의 온도 영역에서 30분에서 180분 동안 열처리를 실시한 다음에 경면연마 후 실리콘 에피택셜층을 형성하는 방법(일본특허공개 제2000-286268호 공보)과, 실리콘 산화막이 놓여지게 되는 에피택셜 반응로의 서셉터에 미리 두꺼운 실리콘막을 코팅하여 에피택셜 성장 중에 실리콘 산화막으로부터 방출되는 수분을 흡수하게 하는 방법(일본특허공개 2003-20296호)이 제안되었다.
그러나, 상기 일본특허공개 제2000-286268호에서 제시한 방법으로 실리콘 단 결정 기판을 제조하여 실리콘 에피택셜층을 성장시킬 경우, 850oC 이하의 열처리로는 실리콘 산화막 내부에 함유된 수분이 완전히 방출되지 않기 때문에 실리콘 에피택셜층의 헤이즈가 그 다지 개선되지 않고, 850oC 이상의 온도에서 열처리한 경우에는 실리콘 산화막으로부터의 수분의 방출에 의한 헤이즈 문제는 해결할 수 있지만 이 열처리에 의해 실리콘 단결정 기판 내부뿐만 아니라 표면에까지 산소 석출물(oxygen precipitation)에 기인하는 산화유기적층결함(OiSF: Oxidation Induced Stacking Fault)가 존재할 수 있다는 것이 보고되었다(J. M. Kim et al., "Behavior of thermally induced defects in heavily boron doped silicon crystal", Jpn. J. Appl. Phys., vol.40(2001), pp.1370-1374 참조). 이러한 OiSF 결함이 존재하는 실리콘 단결정 기판 위에 에피택셜 성장할 경우 OiSF가 핵으로 작용하여 실리콘 에피택셜층에 결함을 유발할 가능성이 있다.
또한, 일본특허공개 2003-20296호의 방법을 이용하는 경우에는 실리콘 단결정 기판 표면에 OiSF가 형성되는 것을 방지할 수 있지만, 서셉터가 고온으로 가열되기 때문에 서셉터 표면에 코팅된 실리콘막으로는 실리콘 산화막으로부터 방출된 수분을 완전히 흡수하기가 어렵다. 수분을 흡수하는 효과를 높이기 위해서는 실리콘 코팅막의 두께가 충분히 두껍게 코팅할 필요가 있는데, 이럴 경우에는 실리콘 단결정 기판에 슬립을 유발하는 원인을 제공할 가능성이 있을 뿐만 아니라 파티클 오염의 원인이 될 가능성이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 별도의 부작용 없이 실리콘 에피택셜층에 발생할 수 있는 헤이즈를 억제할 수 있는 실리콘 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상술한 기술적 과제를 달성하기 위해 본 발명에서는, 오토도핑 방지용 보호막을 형성한 후, 급속 열처리(RTA; Rapid Thermal Annealing)를 수행함으로써 오토도핑 방지용 보호막에 함유된 수분을 미리 제거하여, 실리콘 에피택셜 웨이퍼 내의 중금속 오염 저감뿐만 아니라 웨이퍼의 가장자리에 헤이즈가 없는 고품질의 실리콘 에피택셜 웨이퍼의 제조방법을 제공한다.
즉, 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조 방법은, 실리콘 단결정 기판의 일면에, 오토도핑 방지용 보호막을 형성하는 단계; 오토도핑 방지용 보호막이 형성된 실리콘 단결정 기판에 대하여 급속 열처리를 수행하여 오토도핑 방지용 보호막에 함유된 수분을 제거하는 단계; 및 급속 열처리를 수행한 실리콘 단결정 기판의 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함한다.
여기서, 상기 급속 열처리는 아르곤, 질소, 산소 또는 이들의 혼합가스 분위기에서 850oC~1150oC의 온도에서 1초 내지 180초간 수행하는 것이 바람직하다.
이와 같이, 본 발명은 오토도핑 방지용 보호막을 에피택셜 성장 공정 전에 미리 짧은 시간 동안 급속 열처리함으로써, 저저항 기판의 산소석출 거동에 영향을 미치지 않으면서도 오토도핑 방지용 보호막 속에 함유된 수분을 제거하여, 중금속 오염이 적고 헤이즈가 없는 고품질의 실리콘 에피택셜 웨이퍼를 제조하는 것이 가능하게 된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조 공정을 도시한 흐름도이다. 이하에서는 도 2를 참조하여 본 실시예의 실리콘 에피택셜 웨이퍼 제조 방법을 설명하나, 본 발명의 특징이 급속 열처리(RTA)에 있으므로, 이 급속 열처리 공정에 대해서는 상세히 설명하고 나머지 공정에 대해서는 간략히 설명하기로 한다.
도 2를 참조하면, 먼저, 초크랄스키 방법 등으로 성장한 실리콘 단결정 잉곳을 슬라이스하여 실리콘 단결정 웨이퍼로 만든 다음, 랩핑하고, 표면에 생긴 기계적인 손상을 제거하기 위해서 화학 용액으로 표면을 화학 에칭함으로써 오토도핑 방지용 보호막을 형성하기 위한 실리콘 단결정 기판을 준비한다. 통상적으로 오토 도핑 방지용 보호막을 형성하기 위한 실리콘 단결정 기판으로서 상기와 같이 경면 연마 전의 화학 에칭된 기판을 이용하지만 한쪽 면 또는 양면을 경면으로 연마한 실리콘 단결정 기판을 이용하기도 한다. 이어서, 실리콘 단결정 웨이퍼의 한쪽 면에 통상의 방법으로, 바람직하게는 플라즈마 CVD법으로 오토도핑 방지용 보호막으로서 실리콘 산화막을 증착한다.
이어서, 급속 가열 및 급속 냉각장치를 이용하여 아르곤, 질소, 산소 또는 이들의 혼합가스 분위기 하에서 급속 열처리(RTA)함으로써, 실리콘 산화막 속에 함유된 수분을 실리콘 산화막 밖으로 방출시킨다. 이 급속 열처리는 850oC~1150oC의 온도에서 1초~180초간 행할 수 있다. 열처리 온도가 850oC 미만이거나 열처리 시간이 1초 미만인 경우 전술한 바와 같이 오토도핑 방지용 보호막인 실리콘 산화막에 함유된 수분이 완전히 제거되지 않을 수 있고, 열처리 온도가 1150oC를 넘거나 열처리 시간이 180초를 넘는 경우 전술한 바와 같이 실리콘 단결정 기판의 산소 석출 거동에 영향을 미쳐 실리콘 단결정 기판의 표면까지 OiSF가 존재할 수 있다.
이와 같이, 급속 가열, 급속 냉각장치를 이용하여 짧은 시간에 실리콘 산화막 속에 함유된 수분을 밖으로 방출시킴으로써, 종래의 일본특허공개 제2000-286268호에 개시된 방법과 같이 부작용을 초래하는 장시간의 열처리가 필요 없으며, 승강온에 필요로 하는 시간을 절약할 수 있기 때문에 생산성 향상과 비용 저감을 도모할 수 있다.
이어서, 실리콘 에피택셜층이 형성될 표면(오토도핑 방지용 보호막이 형성되 지 않은 쪽의 표면)을 경면으로 연마하고, 이 경면 연마면에 통상의 방법으로 실리콘 에피택셜층을 성장시킨다. 그러면, 상기의 급속 열처리에 의해 오토도핑 방지용 보호막에서 이미 수분이 제거되었기 때문에, 고온의 에피택셜 성장 공정에도 불구하고, 중금속 오염이 적고 도 3과 같이 헤이즈가 없는 고품질의 실리콘 에피택셜 웨이퍼를 제조할 수 있다.
한편, 이상과 같은 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조 방법의 효과를 확인하기 위하여 다음과 같은 실험을 행하였다.
<실험예 1>
0.012Ω·cm의 저항률을 가지는 p형 200mm 실리콘 단결정 웨이퍼의 한쪽 면에 플라즈마 CVD 장치를 이용하여 약 400oC의 온도에서 실란(SiH4) 가스와 아산화질소(N2O) 가스를 도입하여 3000Å과 6000Å의 2 종류의 실리콘 산화막을 오토도핑 방지용 보호막으로서 형성하였다. 이어서, 이 실리콘 단결정 웨이퍼를 급속 열처리 장치를 이용하여 1050oC, 아르곤과 산소의 혼합가스 분위기 하에서 30초 동안 급속 열처리한 후, 실리콘 산화막이 형성된 반대쪽 면을 경면으로 연마하였다. 이어서, 매엽식 에피택셜 반응로(ASM사 Epsilon 2000)를 이용하고, 상기의 경면 연마가 종료된 실리콘 단결정 웨이퍼를 서셉터에 장착하여, 1150oC의 온도, 트리클로로사일렌(SiHCl3, Trichlorosilane) 가스와 수소 가스 분위기 하에서 5㎛ 두께의 실리콘 에피택셜층을 성장시켰다.
이렇게 실리콘 에피택셜층이 성장된 실리콘 에피택셜 웨이퍼에 대하여, 암실에서 집광등 하에서 표면의 헤이즈를 육안 검사하였으나 헤이즈가 전혀 관찰되지 않았다.
<실험예 2>
0.012Ω·cm의 저항률을 가지는 p형 200mm 실리콘 단결정 웨이퍼의 한쪽 면에 오토도핑 방지용 보호막으로서 3000Å 두께의 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 이용하여 실시예 1과 동일한 성장 조건으로, 급속 열처리, 경면 연마 및 에피택셜 성장을 행하였다. 다만, 급속 열처리 온도를 600oC~1150oC의 범위에서 다양하게 설정하여 급속 열처리를 행하였다.
여러 열처리 온도 조건으로 급속 열처리되고 제조된 실리콘 에피택셜에 대하여 암실에서 집광등 밑에서 헤이즈 발생여부를 육안 검사한 결과, 850oC 미만에서 급속 열처리된 웨이퍼에서는 실리콘 에피택셜 웨이퍼의 가장자리에 헤이즈가 관찰되었다. 그러나 850oC 이상의 온도에서 급속 열처리된 경우에는 도 3과 같이 전혀 헤이즈가 관찰되지 않았다.
<실험예 3>
오토도핑 방지용 보호막인 실리콘 산화막의 두께를 3000Å과 6000Å의 2 종류로 한 실리콘 단결정 기판을 이용하여, 급속 열처리 공정을 하지 않은 점을 제외하고, 상기 실험예 1과 동일한 조건으로 경면 연마, 에피택셜 성장을 실시하고 암실에서 집광등 밑에서 헤이즈 검사를 행하였다.
헤이즈의 육안 검사 결과는, 실리콘 산화막의 두께가 3000Å의 경우에는 웨이퍼 가장자리에 약 2~5mm 폭을 가진 헤이즈가 발생하였으며, 실리콘 산화막 두께가 6000Å의 경우에는 10~15mm 폭의 헤이즈가 관찰되어 실리콘 산화막이 두꺼울수록 헤이즈가 악화되는 것을 알 수 있었다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 실리콘 에피택셜층을 성장하기 전에 오토도핑 방지용 보호막에 대하여 미리 짧은 시간 동안 급속 열처리함으로써, 저저항 기판의 산소석출 거동에 영향을 미치지 않으면서도 오토도핑 방지용 보호막 속에 함유된 수분을 제거할 수 있기 때문에 중금속 오염이 적고 헤이즈가 전혀 없는 고품질의 실리콘 에피택셜 웨이퍼를 제조하는 것이 가능하게 된다.

Claims (5)

  1. 실리콘 단결정 기판의 일면에, 오토도핑 방지용 보호막을 형성하는 단계;
    상기 오토도핑 방지용 보호막이 형성된 실리콘 단결정 기판에 대하여 급속 열처리를 수행하여 상기 오토도핑 방지용 보호막에 함유된 수분을 제거하는 단계; 및
    상기 급속 열처리를 수행한 상기 실리콘 단결정 기판의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 급속 열처리는 아르곤, 질소, 산소 또는 이들의 혼합가스 분위기에서 850oC~1150oC의 온도에서 1초 내지 180초간 수행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 오토도핑 방지용 보호막은 실리콘 산화막(SiO2)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    상기 오토도핑 방지용 보호막은 모노실란(SiH4) 가스와 아산화질소(N2O) 가스의 혼합가스를 이용한 플라즈마 CVD법으로 형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 실리콘 에피택셜층을 성장시키기 전에, 상기 실리콘 단결정 기판의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면을 경면 연마한 후, 그 위에 상기 실리콘 에피택셜층을 성장시키는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
KR1020060131845A 2006-12-21 2006-12-21 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 KR100827038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131845A KR100827038B1 (ko) 2006-12-21 2006-12-21 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131845A KR100827038B1 (ko) 2006-12-21 2006-12-21 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법

Publications (1)

Publication Number Publication Date
KR100827038B1 true KR100827038B1 (ko) 2008-05-02

Family

ID=39649551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131845A KR100827038B1 (ko) 2006-12-21 2006-12-21 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR100827038B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323715A (zh) * 2011-09-16 2012-01-18 西安中为光电科技有限公司 一种防止雾化的光罩板及其制造方法
KR101473784B1 (ko) * 2012-06-29 2014-12-17 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303207A (ja) 1997-04-23 1998-11-13 Hitachi Ltd 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
JPH1145856A (ja) 1997-07-24 1999-02-16 Fujitsu Ltd 成膜方法
KR20060123147A (ko) * 2003-11-14 2006-12-01 신에츠 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303207A (ja) 1997-04-23 1998-11-13 Hitachi Ltd 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
JPH1145856A (ja) 1997-07-24 1999-02-16 Fujitsu Ltd 成膜方法
KR20060123147A (ko) * 2003-11-14 2006-12-01 신에츠 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323715A (zh) * 2011-09-16 2012-01-18 西安中为光电科技有限公司 一种防止雾化的光罩板及其制造方法
KR101473784B1 (ko) * 2012-06-29 2014-12-17 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼
US9425264B2 (en) 2012-06-29 2016-08-23 Sumco Corporation Method for growing an epitaxial film on a phosphorous-doped silicon wafer
US9755022B2 (en) 2012-06-29 2017-09-05 Sumco Techxiv Corporation Epitaxial silicon wafer having reduced stacking faults

Similar Documents

Publication Publication Date Title
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
US8076223B2 (en) Method for producing semiconductor substrate
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
US20120049330A1 (en) Silicon wafer and method for producing the same
KR100827038B1 (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JP6489321B2 (ja) エピタキシャルウェーハの製造方法
CN112514036B (zh) 外延硅晶片的制造方法及外延硅晶片
US20230073641A1 (en) Manufacturing method for semiconductor silicon wafer
US20230061427A1 (en) Manufacturing method for semiconductor silicon wafer
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
KR20080060550A (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼 및 그 제조 방법
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
CN118043947A (zh) 外延片及其制造方法
JPH0447456B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12