KR20060123147A - 실리콘 에피택셜 웨이퍼의 제조방법 - Google Patents

실리콘 에피택셜 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20060123147A
KR20060123147A KR1020067009216A KR20067009216A KR20060123147A KR 20060123147 A KR20060123147 A KR 20060123147A KR 1020067009216 A KR1020067009216 A KR 1020067009216A KR 20067009216 A KR20067009216 A KR 20067009216A KR 20060123147 A KR20060123147 A KR 20060123147A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal substrate
silicon single
silicon
epitaxial layer
Prior art date
Application number
KR1020067009216A
Other languages
English (en)
Other versions
KR101079176B1 (ko
Inventor
시오이치 다카미자와
리우지 사야마
Original Assignee
신에츠 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에츠 한도타이 가부시키가이샤 filed Critical 신에츠 한도타이 가부시키가이샤
Publication of KR20060123147A publication Critical patent/KR20060123147A/ko
Application granted granted Critical
Publication of KR101079176B1 publication Critical patent/KR101079176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

본 발명은 붕소, 비소 또는 인이 도펀트로서 1×1019/cm3 이상의 농도로 첨가되고, 이면에 CVD 산화막(1)이 형성된 실리콘 단결정 기판 PW에 대하여, CVD 산화막(1)을 잔존시키면서, 실리콘 단결정 기판 PW의 주표면 상의 산화막을 플루오르(弗素) 처리로 웨트 에칭한다(스텝 S5). 다음으로 수소 가스 중에서 실리콘 단결정 기판 PW를 950℃ 이하에서 베이킹하고, 실리콘 단결정 기판 PW의 주표면 상의 자연 산화막을 드라이 에칭한다(스텝 S7). 그리고 주에피택셜층(3)의 성장 온도보다도 저온에서 부에피택셜층(2)을 형성하고(스텝 S8), 900℃ 이상 1200℃ 이하의 온도에서 부에피택셜층(2)상에 주에피택셜층(3)을 형성한다(스텝 S9).
CVD 산화막, 에칭, 에피택셜층

Description

실리콘 에피택셜 웨이퍼의 제조방법{Process for producing silicon epitaxial wafer}
본 발명은 실리콘 단결정 기판의 주표면 상에 실리콘 에피택셜층을 형성하는 실리콘 에피택셜 웨이퍼의 제조방법에 관한 것이다.
실리콘 단결정 기판의 주표면 상에 실리콘 에피택셜층을 형성하는 방법으로서, 기상 에피택셜 성장방법이 있다. 기상 에피택셜 성장방법이란, 실리콘 단결정 기판의 주표면 상에 원료가스를 공급함으로써, 실리콘 단결정 기판과 동일한 면 방위를 갖는 단결정 박막, 즉 실리콘 에피택셜층을 성장시키는 방법이다.
이러한 기상 에피택셜 성장방법을 사용하여, 고농도의 붕소, 비소 또는 인을 도펀트로서 갖는 저저항율의 실리콘 단결정 기판의 주표면 상에 고저항율의 실리콘 에피택셜층을 형성하는 경우에는, 실리콘 단결정 기판 내로부터 도펀트가 기상 중으로 일단 방출되어 성장 중인 실리콘 에피택셜층에 도펀트되는 현상, 소위 오토도프 현상이 생겨 버리고, 그 결과, 실리콘 단결정 기판과 실리콘 에피택셜층의 계면에서 불순물 프로파일이 느슨하게 되어 버리는 경우가 있다.
고농도 도프의 실리콘 단결정 기판 상에 저농도 도프의 실리콘 에피택셜층을 기상 성장할 때, 즉, 저저항율의 실리콘 단결정 기판 상에 상기 기판과 동일 도전 형으로 고저항율의 실리콘 에피택셜층을 기상 성장할 때에 오토도프 현상이 생기는 것은, 실리콘 단결정 기판의 주표면이나 이면으로부터 도펀트가 방출되어, 기상 성장 중의 실리콘 에피택셜층에 재차 받아들여 취해지기 때문이다. 실리콘 단결정 기판의 이면으로부터 방출된 도펀트는, 실리콘 단결정 기판의 외주부로부터 주표면측으로 돌아서 들어가기 때문에, 오토도프 현상의 영향은 실리콘 에피택셜층의 주변에서 현저해진다.
실리콘 에피택셜층을 기상 성장할 때에, 실리콘 단결정 기판의 주표면으로부터의 도펀트의 방출에 의한 오토도프 현상을 억제하기 위해서는, 실리콘 단결정 기판의 주표면 상에 주에피택셜층을 형성하기 전에, 도펀트 가스를 외부로부터 공급하지 않고서 캡층(부에피택셜층)을 미리 저온에서 형성해두면 좋다(예를 들면, 특허문헌 1, 2 참조).
여기에서, 오토도프 현상을 억제하기 위해서는, 캡층의 형성 온도는 낮은 편이 바람직하다. 그리고, 실리콘 단결정 기판을 1000℃ 미만, 예를 들면 500℃ 내지 850℃의 저온으로 가열하여 양호한 결정 상태를 유지하면서 캡층의 기상 성장을 하기 위해서는, 특허문헌 2에 기재된 것 처럼 주(主) 또는 부(副)챔버 내에서 미리 플루오르화수소산 증기 등에 의한 처리를 하여, 실리콘 단결정 기판의 주표면 상에 형성되어 있는 자연산화막을 제거할 필요가 있었다.
한편, 실리콘 단결정 기판의 이면으로부터의 도펀트의 방출을 억제하기 위해서는, 상기 실리콘 단결정 기판의 이면에, 오토도프 방지용의 실리콘 산화막을 미리 형성해두면 좋다.
특허문헌 1: 일본 공개특허공보 제(소)58-41799호
특허문헌 2: 일본 공개특허공보 제(평)9-120947호
그렇지만, 실리콘 산화막은 플루오르화수소산 처리에 의해 에칭되어 버리기 때문에, 플루오르화수소산 처리가 필요한 저온 캡층 성장을 하는 경우, 종래, 실리콘 단결정 기판에는 오토도프 방지용 실리콘 산화막이 적용되어 있지 않다. 그 때문에, 도펀트가 고농도로 도프된 실리콘 단결정 기판의 주표면 상에, 급준한 불순물 농도 프로파일의 실리콘 에피택셜층을 기상 성장하는 것은 어려웠다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것이며, 실리콘 단결정 기판의 주표면 상에 의해 급준한 불순물 농도 프로파일의 실리콘 에피택셜층을 기상 성장할 수 있는 실리콘 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실리콘 에피택셜 웨이퍼의 제조방법의 제 1은, 붕소, 비소 또는 인이 도펀트로서 첨가된 실리콘 단결정 기판의 주표면 상에 부에피택셜층을 형성하는 부에피택셜층 형성 공정과,
부에피택셜층 상에 주에피택셜층을 형성하는 주에피택셜층 형성 공정을 이 순서로 행함으로써, 실리콘 단결정 기판의 주표면 상에, 주에피택셜층과 부에피택셜층을 갖는 실리콘 에피택셜층을 형성하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서,
실리콘 단결정 기판으로서, 이면에 오토도프 방지용 실리콘 산화막이 형성된 것을 사용하여,
실리콘 단결정 기판을 플루오르화수소산 중에 침지하고, 오토도프 방지용 실리콘 산화막을 잔존시키면서, 실리콘 단결정 기판의 주표면 상에 형성된 산화막을 웨트 에칭하는 플루오르화수소산 처리 공정과,
주에피택셜층의 성장 온도보다 낮은 온도로 실리콘 단결정 기판을 가열하면서, 실리콘 단결정 기판의 주표면 상에 형성된 자연산화막을 수소가스 분위기 중에서 드라이 에칭하는 베이킹 공정을 이 순서로 행하고나서 부에피택셜층 형성 공정을 행하는 것을 특징으로 한다.
본 발명에 의하면, 플루오르화수소산 처리 공정에서, 오토도프 방지용 실리콘 산화막을 잔존시키면서 실리콘 단결정 기판의 주표면 상에 형성된 산화막을 웨트 에칭하기 때문에, 플루오르화수소산 처리가 필요한 저온 캡층 성장을 하는 경우에도 오토도프 방지용으로 실리콘 산화막을 적용할 수 있다. 따라서, 실리콘 단결정 기판의 주표면 상에, 급준한 불순물 농도 프로파일의 실리콘 에피택셜층을 기상 성장하는 것이 가능해진다.
단, 플루오르화수소산 처리 공정과 부에피택셜층 형성 공정의 사이에 실리콘 단결정 기판이 대기에 노출되면 자연산화막이 형성되기 때문에, 수소가스 분위기 중에서 베이킹 공정을 더욱 행함으로써, 상기 실리콘 단결정 기판의 주표면 상에 형성된 자연산화막을 드라이 에칭한다. 그 때, 불필요한 오토도프 현상의 발생을 억제하기 위해서, 베이킹 공정은, 주에피택셜층의 성장 온도보다 낮은 온도, 예를 들면 950℃ 이하의 온도로 실리콘 단결정 기판을 가열하면서 행한다. 베이킹 공정 중에 실리콘 단결정 기판을 950℃보다도 고온으로 가열하면, 오토도프 현상이 무시할 수 없을 정도로 커진다.
상기 부에피택셜층은, 실리콘 단결정 기판의 주표면으로부터의 오토도프를 억제할 수 있도록, 예를 들면 0.5㎛ 미만의 두께로 형성해두면 좋다. 한편, 부에피택셜층의 두께가 0.5㎛ 이상으로 되면, 실리콘 단결정 기판으로부터의 도펀트의 외방 확산폭보다도 부에피택셜층의 두께가 커지는 경우가 있어, 부에피택셜층의 존재가 현재화되어 실리콘 에피택셜 웨이퍼 특성에 영향을 미친다.
단, 부에피택셜층 성장 후에 실시되는 일련의 열처리시에 생기는 실리콘 단결정 기판으로부터의 도펀트의 외방 확산에 의해 실리콘 단결정 기판과 부에피택셜층은 거의 구별이 가지 않기 때문에, 부에피택셜층의 두께와 저항율의 정밀도는 그다지 문제되지 않는다. 그 때문에, 두께와 저항율이 변화하기 쉬운 실리콘 단결정 기판의 승온 중에, 부에피택셜층 형성 공정을 행함으로써, 실리콘 에피택셜 웨이퍼의 생산성을 높일 수 있다.
플루오르화수소산 처리 공정으로부터 베이킹 공정까지의 동안에, 실리콘 단결정 기판을 대기 중에 노출하는 시간은, 60분 이내인 것이 바람직하다. 그 동안에 실리콘 단결정 기판의 표면에 형성되는 자연산화막의 두께는 약간이기 때문에, 예를 들면 실리콘 단결정 기판을 900℃로 가열하면서 수소가스 분위기 중에서 베이킹 공정을 행함으로써, 자연산화막은 순간적으로 에칭 제거된다.
한편, 실리콘 단결정 기판을 대기 중에 노출하는 시간이 60분을 넘으면, 자연산화막을 에칭 제거하기 위해서, 베이킹 공정의 시간을 길게 하거나 실리콘 단결정 기판 베이킹 온도를 950℃보다도 높게 할 필요가 있어, 어느 쪽도 오토도프 현상의 영향을 크게 하므로 바람직하지 못하다.
상기한 바와 같이 하여 부에피택셜층을 미리 형성하여 둠으로써, 실리콘 단결정 기판을 900℃ 이상 1200℃ 이하의 온도로 가열하면서, 부에피택셜층 상에 주에피택셜층을 형성하더라도, 오토도프 현상이 억제된 상태에서 실리콘 에피택셜 웨이퍼를 제조할 수 있다.
한편, 실리콘 단결정 기판을 1200℃보다도 고온으로 가열하여 주에피택셜층을 기상 성장하는 경우는, 부에피택셜층 또는 오토도프 방지용 실리콘 산화막을 개재하여 외방 확산하는 도펀트량이 현저하게 커져, 더 이상 오토도프 현상을 억제할 수 없게 될 우려가 있다. 또한, 실리콘 단결정 기판을 900℃ 미만으로 가열하여 주에피택셜층을 기상 성장하는 경우는, 기판으로부터의 도펀트의 방출량 자체가 억제되기 때문에, 본 발명을 적용하는 의의가 저하된다.
오토도프 현상은, 주에피택셜층의 주표면의 저항율을 실리콘 단결정 기판의 저항율의 2O배 이상으로 하는 경우, 보다 구체적으로는, 도펀트 농도가 1×1O19/cm3 이상의 실리콘 단결정 기판을 사용하는 경우에, 특히 현재화(顯在化)되기 쉽다. 그래서, 상기와 같은 부에피택셜층을 미리 형성하여 두고, 주에피택셜층 형성 공정에서, 주표면의 저항율이 실리콘 단결정 기판의 20배 이상인 주에피택셜층을 부에피택셜층 상에 기상 성장하면, 오토도프 현상의 억제에 큰 효과가 얻어진다.
본 발명의 실리콘 에피택셜 웨이퍼의 제조방법의 제 2는,
붕소, 비소 또는 인이 도펀트로서 1×1019/cm3 이상의 농도로 첨가되고, 이면에 오토도프 방지용 실리콘 산화막이 형성된 실리콘 단결정 기판을 사용하여,
실리콘 단결정 기판을 플루오르화수소산 중에 침지하고, 오토도프 방지용 실리콘 산화막을 잔존시키면서, 실리콘 단결정 기판의 주표면 상에 형성된 산화막을 웨트 에칭하는 플루오르화수소산 처리 공정과,
플루오르화수소산 처리 공정의 후, 실리콘 단결정 기판을 대기에 노출하는 시간을 60분 이내로 하여 실리콘 단결정 기판을 기상 성장 장치에 투입하고, 실리콘 단결정 기판을 950℃ 이하의 온도로 가열하면서, 실리콘 단결정 기판의 주표면 상에 형성된 자연산화막을 수소가스 분위기 중에서 드라이 에칭하는 베이킹 공정과,
베이킹 공정 종료 직후로부터, 주에피택셜층의 기상 성장 온도를 향하여 실리콘 단결정 기판을 승온하면서, 두께 0.5㎛ 미만의 부에피택셜층을 실리콘 단결정 기판의 주표면 상에 기상 성장하는 부에피택셜층 형성 공정과,
부에피택셜층 상에, 주표면의 저항율이 실리콘 단결정 기판의 20배 이상인 주에피택셜층을 기상 성장하는 주에피택셜층 형성 공정을 행하는 것을 특징으로 한다.
본 발명에 의하면, 실리콘 단결정 기판의 주표면 상에, 보다 급준한 불순물 프로파일로 실리콘 에피택셜층을 기상 성장할 수 있다.
도 1은 본 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조 공정과, 각 공정에서의 실리콘 단결정 기판 등의 단면도를 도시하는 도면.
도 2는 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조방법을 사용한 경우의 도펀트 프로파일과, 종래의 실리콘 에피택셜 웨이퍼의 제조방법을 사용한 경우의 도펀트 프로파일을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1: 오토도프 방지용 실리콘 산화막 2: 부에피택셜층
3: 주에피택셜층 PW, CV: 실리콘 단결정 기판
이하, 본 발명의 실시형태에 관하여, 도면을 참조하여 설명한다. 도 1의 우측에, 본 발명의 실시형태에 따른 실리콘 에피택셜 웨이퍼의 제조공정을 도시하고, 좌측에는 각 공정에 대응하는 실리콘 단결정 기판 CW 등의 단면도를 도시한다.
우선, 붕소, 비소 또는 인이 도펀트로서 1×1O19/cm3 이상의 농도로 첨가된 실리콘 단결정봉을 CZ(Czochralski)법에 의해 끌어올리고, 또한, 블록 절단, 외경 연삭, 오리엔테이션 플랫(orientation flat) 가공, 슬라이싱(slicing), 모떼기(chamfering), 포장재료, 케미컬 에칭 등의 가공을 실시하여, 케미컬 에칭이 완료된 실리콘 단결정 기판 CW를 준비한다(스텝 S1).
다음에, 실리콘 단결정 기판 CW의 제 2 주표면(도 1 중, 하측의 면)에, CVD(Chemical Vapor Deposition)법을 사용하여 오토도프 방지용 실리콘 산화막(1; 이하, 단 CVD 산화막으로 한다)을 형성한다(스텝 S2).
보다 구체적으로는, 350 내지 450℃로 가열된 실리콘 단결정 기판 CW의 제 2 주표면에, 모노실란(SiH4)가스와 산소가스를 원료가스로서 공급하여, 두께 약 500nm의 CVD 산화막(1)을 기상 성장시킨다.
CVD 산화막(1)을 형성후, 상기 CVD 산화막(1)이 형성된 면과는 반대측의 제 1 주표면에 기계적 화학적 연마를 실시하고(스텝 S3), 경면(鏡面) 상태의 제 1 주표면을 갖는 실리콘 단결정 기판 PW로 이룬다. 실리콘 단결정 기판 PW에는, 그 표면에 부착되어 있는 유기물, 금속, 미립자 등을 제거하기 위해서, SC-1(암모니아-과산화 수소수) 세정과 SC-2(염산-과산화수소수) 세정을 사용한 세정이 실시된다(스텝 S4).
SC-1 세정이나 SC-2 세정시에는, 그 산화 작용에 의해, 실리콘 단결정 기판 PW의 표면에 실리콘 산화막이 형성된다. 또한, 세정 공정과 기상 에피택셜 성장 공정의 사이에 대기 중에 보관되는 시간이 길면, 950℃ 이하에서의 저온 열처리에서는 제거할 수 없는 두께의 자연산화막이 형성되는 경우가 있다. 이들의 산화막(5)이, 후 공정에서 저온 성장시키는 부에피택셜층(2)의 형성시에 잔존하면, 상기 부에피택셜층(2)의 결정성에 악영향을 미치기 때문에, 세정 공정과 기상 성장 공정의 사이에, 플루오르화수소산에 의해 웨트 에칭하는 플루오르화수소산 처리 공정을 행하고, 실리콘 단결정 기판 PW의 표면에 형성된 산화막(5)을 제거한다(스텝 S5).
단, 실리콘 단결정 기판 PW의 제 2 주표면에 오토도프 방지용으로 형성한 CVD 산화막(1)도 플루오르화수소산 처리에 의한 에칭에 의해 제거되기 때문에, 농도 1% 정도의 희플루오르화수소산을 사용하여, 상기 희플루오르화수소산 중에 실리콘 단결정 기판 PW를 침지하는 시간을 1분 정도로 짧게 함으로써, CVD 산화막(1)을 잔존시키면서 산화막(5)의 웨트 에칭에 의한 제거를 한다. 이 동안에 에칭에 의해 제거되는 실리콘 산화막의 두께는 약 6nm이므로, 1 내지 2mn 정도의 산화막(5)은 완전히 제거되는 한편, 약 500nm의 두께를 갖는 CVD 산화막(1)은 잔존한다.
플루오르화수소산 처리후는, 순수 린스 및 건조만을 하고, 산화 작용에 동반하는 세정은 하지 않는다
실리콘 단결정 기판 PW의 표면의 산화막(5)을 제거후, 자연산화막(6)의 재형성을 억제하기 위해서, 상기 실리콘 단결정 기판 PW를 60분간보다도 길게 대기에 노출하지 않고서, 기상 성장 장치 내에 투입한다(스텝 S6). 기상 성장 장치 내에 투입후는, 실리콘 단결정 기판 PW는 비산화성 분위기 중에 놓여지기 때문에, 자연산화막(6)은 이 이후 형성되지 않는다.
투입되는 기상 성장장치가 팬케이크형 또는 배럴형(실린더형)인 경우, 실리콘 단결정 기판 PW는 기상 성장 화로 내의 서셉트 상에 직접 재치되고, 기상 성장화로 내의 공기를 질소에 의해 치환한 후, 수소에 의해 더욱 치환하여, 수소분위기중에서 기상 성장 공정이 행하여진다.
투입되는 기상 성장장치가 매엽식인 경우, 실리콘 단결정 기판 PW는 질소분위기로 유지된 로드로크실 내에 일단 보관된 후, 수소 분위기로 유지된 기상 성장화로 내에 반송되고, 수소 분위기 중에서 기상 성장 공정이 행하여진다.
기상 성장 화로 내에 재치된 실리콘 단결정 기판 PW는 수소 분위기 중에서 승온되고, 950℃ 이하의 온도(예를 들면 900℃)에서 5분 이하(예를 들면 1 내지 2분간)의 시간만 베이킹된다(스텝 S7). 이로써, 플루오르화수소산 처리로부터 기상 성장 장치 내 투입까지의 동안에 실리콘 단결정 기판 PW의 주표면에 재생한 자연산화막(6)이 드라이 에칭에 의해 제거된다.
상기한 바와 같이, 실리콘 단결정 기판 PW의 표면 상에 형성된 자연산화막(6) 등을 플루오르화수소산 처리에 의한 웨트 에칭에 의해서 미리 제거하고나서, 자연산화막(6)의 재생을 극력 방지한 상태에서 실리콘 단결정 기판 PW를 기상 성장 장치 내에 투입함으로써, SiO2가 H2에 의해 환원되어 SiO로서 증발하기 위해서 필요한 온도로 되는 1050℃보다도 낮고, 950℃ 이하라는 비교적 저온 조건에서의 수소 베이킹에 의한 드라이 에칭에 의해서도, 실리콘 단결정 기판 PW 상에 재생한 자연산화막(6)을 완전하게 제거할 수 있다. 따라서, 오토도프 현상의 원인이 되는 실리콘 단결정 기판 PW로부터 기상 중으로의 도펀트의 외방 확산을 억제할 수 있다. 또한, 자연산화막(6)이 완전하게 제거되므로, 양호한 결정성을 갖는 에피택셜층을 700℃ 이상 950℃ 이하의 비교적 저온 조건에서도 기상 성장할 수 있고, 다음 공정 이후의 부에피택셜층(2) 및 주에피택셜층(3)의 성장시에, 양호한 결정성을 유지하면서 오토도프 현상을 억제하는 것이 가능해지고, 나아가서는, 급준한 불순물 프로파일을 갖는 실리콘 에피택셜층을 기상 성장하는 것이 가능해진다.
수소 베이킹 종료후 즉시, 원료가스(예를 들면, SiH2Cl2, SiHCl3 또는 SiH4 등)를 캐리어가스의 수소와 함께 실리콘 단결정 기판 PW 상에 공급함으로써, 상기 실리콘 단결정 기판 PW의 제 1 주표면 상에 부에피택셜층(2)을 기상 성장시켜 실리콘 단결정 기판 PW의 제 1 주표면을 피복하고, 상기 실리콘 단결정 기판 PW의 주표면으로부터의 오토도프 현상을 억제한다(스텝 S8).
종래는, 고온 조건으로 수소 베이킹을 한 후에 부에피택셜층(2)을 기상 성장하였기 때문에, 오토도프 현상을 억제하기 위해서, 일단 강온하여, 수소 베이킹시에 실리콘 단결정 기판 PW로부터 기상 중에 방출된 도펀트를 퍼지할 필요가 있었다. 그러나, 본 실시형태에서는 비교적 저온 조건으로 수소 베이킹을 하기 때문에 기상 중으로의 도펀트의 방출이 거의 없고, 상기 수소 베이킹의 직후에 부에피택셜층(2)을 기상 성장하더라도, 오토도프 현상의 발현을 상기 기상 성장의 개시온도에서 필연적으로 생기는 최저 레벨에 멈추게 할 수 있다.
부에피택셜층(2)의 형성은, 수소 베이킹 종료 직후로부터, 주에피택셜층(3)의 기상 성장 온도를 향하여 실리콘 단결정 기판 PW를 승온하면서, 소정의 온도(예를 들면 1000℃)에 도달하기까지의 동안에, 두께 0.5㎛ 미만, 예를 들면 0.2㎛의 에피택셜층을 기상 성장함으로써 행한다. 이와 같이, 부에피택셜층(2)의 두께를 0.5㎛ 미만으로 함으로써, 보다 바람직하게는, 또한 부에피택셜층(2)의 두께를 주에피택셜층(3)의 두께의 10분의 1 이하로 함으로써, 실리콘 단결정기판 PW로부터의 도펀트의 외방 확산폭보다도 부에피택셜층(2)의 두께가 커져 버리는 것을 방지할 수 있기 때문에, 부에피택셜층(2)이 현재화되지 않고서, 실리콘 단결정 기판 PW와 에피택셜층의 계면에서 급준한 도펀트 프로파일을 실현할 수 있다.
부에피택셜층(2)의 형성후, 상기 부에피택셜층(2)의 표면 상에, 실리콘 단결정 기판 PW와 동일 도전형의 주에피택셜층(3)을 기상 성장한다(스텝 S9). 보다 구체적으로는, 실리콘 단결정 기판 PW를 가열하여 900℃ 이상 1200℃ 이하의 온도(예를 들면 약 1130℃)로 하고, 부에피택셜층(2)의 주표면 상에 캐리어 가스와 동시에 원료가스(예를 들면 SiH2Cl2, SiHCl3 또는 SiH4 등)와 도펀트 가스를 공급함으로써, 주표면의 저항율이 실리콘 단결정 기판 PW의 20배 이상으로 되는 주에피택셜층(3)을 형성한다.
이 주에피택셜층(3)의 기상 성장시, 실리콘 단결정 기판 PW의 제 1 주표면은 부에피택셜층(2)에 의해 피복되고, 제 2 주표면은 CVD 산화막(1)에 의해 피복되고, 또한, 베이킹 공정(스텝 S7) 등의 전(前)열처리 중에 기상 중에 실리콘 단결정 기판 PW 로부터 도펀트가 거의 방출되지 않기 때문에, 실리콘 단결정 기판 PW의 제 1 주표면 상에, 보다 급준한 불순물 프로파일로 주에피택셜층(3)을 기상 성장할 수 있다.
[실시예 1]
이하에, 실시예 및 비교예를 드는 것에 의해, 본 발명을 더욱 구체적으로 설명한다.
<실시예>
실시예에서는, 상기 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에 의해서, 실리콘 단결정 기판 PW의 주표면 상에 실리콘 에피택셜층을 형성하였 다. 또한, 실리콘 단결정 기판 PW로서는, 비소를 2×1O19/cm3의 농도로 첨가하고, 저항율이 약 3.5mΩ인 것을 사용하였다. 또한, 스텝 S7의 베이킹 공정에서는 실리콘 단결정 기판 PW를 900℃에서 가열하였다. 또한, 부에피택셜층의 두께를 0.08㎛으로 하였다. 또한, 주에피택셜층의 형성 온도를 1130℃로 하고, 실리콘 에피택셜층전체의 두께를 1.2㎛로 하였다.
<비교예>
비교예에서는, 실리콘 단결정 기판 PW를 1150℃로 승온하여 베이킹 공정을 하는 것 이외는 실시예와 동일 조건으로 행하였다.
이상의 실시예 및 비교예의 실리콘 에피택셜 웨이퍼의 제조방법에 의해서 실리콘 에피택셜층을 형성한 결과를, 도 2에 도시한다.
이 도 2에 도시되는 바와 같이, 비교예에서는 오토도프의 영향이 크고, 실리콘 에피택셜층의 표면 부근까지 도펀트 농도가 일정하게 되지 않지만, 실시예에서는 실리콘 에피택셜층의 표면으로부터 0.6㎛ 이상의 깊이까지 도펀트 농도의 플랫한 영역이 얻어졌다.
이로써, 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조방법에 의하면, 보다 급준한 도펀트 프로파일로 실리콘 에피택셜층을 형성할 수 있음을 알 수 있다.
이상과 같이, 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조방법은, 실리콘 단결정 기판의 주표면 상에 의해 급준한 불순물 농도 프로파일의 실리콘 에피택셜 층을 기상 성장하는 데 유용하고, 특히 저저항율의 실리콘 단결정 기판의 주표면 상에 실리콘 에피택셜층을 기상 성장하는 데 적합하다.

Claims (9)

  1. 붕소, 비소 또는 인이 도펀트로서 첨가된 실리콘 단결정 기판의 주표면 상에 부에피택셜층을 형성하는 부에피택셜층 형성 공정과,
    상기 부에피택셜층 상에 주에피택셜층을 형성하는 주에피택셜층 형성 공정을 이 순서로 행함으로써, 상기 실리콘 단결정 기판의 주표면 상에, 주에피택셜층과 부에피택셜층을 갖는 실리콘 에피택셜층을 형성하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서,
    상기 실리콘 단결정 기판으로서, 이면에 오토도프 방지용 실리콘 산화막이 형성된 것을 사용하여,
    상기 실리콘 단결정 기판을 플루오르화수소산 중에 침지하고, 상기 오토도프 방지용 실리콘 산화막을 잔존시키면서, 상기 실리콘 단결정 기판의 주표면 상에 형성된 산화막을 웨트 에칭하는 플루오르화수소산 처리 공정과,
    상기 주에피택셜층의 성장 온도보다 낮은 온도로 상기 실리콘 단결정 기판을 가열하면서, 상기 실리콘 단결정 기판의 주표면 상에 형성된 자연산화막을 수소가스 분위기 중에서 드라이 에칭하는 베이킹 공정을 이 순서로 행하고 나서 상기 부에피택셜층 형성 공정을 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘 단결정 기판을 950℃ 이하의 온도로 가열하면서, 상기 베이킹 공정을 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 부에피택셜층의 두께를 0.5㎛ 미만으로 하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 기판의 승온 중에, 상기 부에피택셜층 형성 공정을 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플루오르화수소산 처리 공정에서 상기 베이킹 공정까지의 사이에, 상기 실리콘 단결정 기판을 대기에 노출하는 시간을 60분 이내로 하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 기판을 900℃ 이상 1200℃ 이하의 온도로 가열하면서, 상기 주에피택셜층 형성 공정을 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 주에피택셜층의 주표면의 저항율을 상기 실리콘 단결정 기판의 저항율의 20배 이상으로 하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 기판으로서, 도펀트 농도가 1×1O19/cm3 이상인 것을 사용하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  9. 붕소, 비소 또는 인이 도펀트로서 1×1019/cm3 이상의 농도로 첨가되고, 이면에 오토도프 방지용 실리콘 산화막이 형성된 실리콘 단결정 기판을 사용하여,
    상기 실리콘 단결정 기판을 플루오르화수소산 중에 침지하여, 상기 오토도프 방지용 실리콘 산화막을 잔존시키면서, 상기 실리콘 단결정 기판의 주표면 상에 형성된 산화막을 웨트 에칭하는 플루오르화수소산 처리 공정과,
    상기 플루오르화수소산 처리 공정의 후, 상기 실리콘 단결정 기판을 대기에 노출하는 시간을 60분 이내로 하여 상기 실리콘 단결정 기판을 기상 성장 장치에 투입하고, 상기 실리콘 단결정 기판을 950℃ 이하의 온도로 가열하면서, 상기 실리콘 단결정 기판의 주표면 상에 형성된 자연산화막을 수소 가스 분위기 중에서 드라이 에칭하는 베이킹 공정과,
    상기 베이킹 공정 종료 직후로부터, 주에피택셜층의 기상 성장 온도를 향하여 상기 실리콘 단결정 기판을 승온하면서, 두께 0.5㎛ 미만의 부에피택셜층을 상기 실리콘 단결정 기판의 주표면 상에 기상 성장하는 부에피택셜층 형성 공정과,
    상기 부에피택셜층 상에, 주표면의 저항율이 상기 실리콘 단결정 기판의 20배 이상인 주에피택셜층을 기상 성장하는 주에피택셜층 형성 공정을 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
KR1020067009216A 2003-11-14 2004-08-25 실리콘 에피택셜 웨이퍼의 제조방법 KR101079176B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003385333A JP4682508B2 (ja) 2003-11-14 2003-11-14 シリコンエピタキシャルウェーハの製造方法
JPJP-P-2003-00385333 2003-11-14
PCT/JP2004/012179 WO2005048331A1 (ja) 2003-11-14 2004-08-25 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20060123147A true KR20060123147A (ko) 2006-12-01
KR101079176B1 KR101079176B1 (ko) 2011-11-02

Family

ID=34587359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009216A KR101079176B1 (ko) 2003-11-14 2004-08-25 실리콘 에피택셜 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US20070054468A1 (ko)
EP (1) EP1684335A4 (ko)
JP (1) JP4682508B2 (ko)
KR (1) KR101079176B1 (ko)
CN (1) CN100442442C (ko)
WO (1) WO2005048331A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827038B1 (ko) * 2006-12-21 2008-05-02 주식회사 실트론 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
WO2019022381A1 (ko) * 2017-07-25 2019-01-31 에스케이실트론 주식회사 웨이퍼 제조 방법 및 웨이퍼
CN113333374A (zh) * 2021-06-10 2021-09-03 厦门士兰明镓化合物半导体有限公司 石墨盘的清洗方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
KR20080058841A (ko) * 2006-12-22 2008-06-26 동부일렉트로닉스 주식회사 수직형 시모스 이미지 센서 및 그 제조 방법
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2010003735A (ja) * 2008-06-18 2010-01-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2010098284A (ja) * 2008-09-19 2010-04-30 Covalent Materials Corp エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP5463693B2 (ja) * 2009-03-03 2014-04-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
FR2955707B1 (fr) * 2010-01-27 2012-03-23 Commissariat Energie Atomique Procede de realisation d'une cellule photovoltaique avec preparation de surface d'un substrat en silicium cristallin
JP2014013835A (ja) * 2012-07-04 2014-01-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN107305839B (zh) * 2016-04-18 2020-07-28 中芯国际集成电路制造(上海)有限公司 防止自掺杂效应的方法
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법
WO2018186248A1 (ja) * 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JP2983322B2 (ja) * 1991-04-19 1999-11-29 株式会社東芝 エピタキシャルウェーハの製造方法
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
DE69632175T2 (de) * 1995-08-31 2004-09-02 Texas Instruments Inc., Dallas Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP3055471B2 (ja) * 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
JP3714509B2 (ja) * 1997-09-29 2005-11-09 株式会社Ｓｕｍｃｏ 薄膜エピタキシャルウェーハの製造方法
JP2000100736A (ja) * 1998-09-25 2000-04-07 Sony Corp エピタキシャル成長方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827038B1 (ko) * 2006-12-21 2008-05-02 주식회사 실트론 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
WO2019022381A1 (ko) * 2017-07-25 2019-01-31 에스케이실트론 주식회사 웨이퍼 제조 방법 및 웨이퍼
CN113333374A (zh) * 2021-06-10 2021-09-03 厦门士兰明镓化合物半导体有限公司 石墨盘的清洗方法
CN113333374B (zh) * 2021-06-10 2023-05-02 厦门士兰明镓化合物半导体有限公司 石墨盘的清洗方法

Also Published As

Publication number Publication date
JP2005150364A (ja) 2005-06-09
JP4682508B2 (ja) 2011-05-11
EP1684335A4 (en) 2009-05-06
CN1883032A (zh) 2006-12-20
KR101079176B1 (ko) 2011-11-02
WO2005048331A1 (ja) 2005-05-26
US20070054468A1 (en) 2007-03-08
CN100442442C (zh) 2008-12-10
EP1684335A1 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
KR101079176B1 (ko) 실리콘 에피택셜 웨이퍼의 제조방법
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
US6630024B2 (en) Method for the production of an epitaxially grown semiconductor wafer
KR100783984B1 (ko) 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
EP1734565B1 (en) Method for manufacturing semiconductor wafer
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
US8575010B2 (en) Method for fabricating a semiconductor substrate
CN110603350A (zh) 外延硅晶片的制造方法及外延硅晶片
EP0897192A1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
WO2011007678A1 (ja) エピタキシャルシリコンウェーハとその製造方法
JPH1140506A (ja) エピタキシャルウェーハの製造方法
JP3777662B2 (ja) エピタキシャルウェーハの製造方法
JP2010205866A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
US8216921B2 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
JP2005079134A (ja) 半導体基板およびその製造方法
CN110086080B (zh) 半导体激光器非吸收窗口及其制备方法和半导体激光器
JP4228914B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR101960979B1 (ko) 평평한 도펀트 깊이 프로파일을 갖는 반도체 웨이퍼를 어닐링하기 위한 프로세스
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
KR102521336B1 (ko) 에피택셜 웨이퍼의 제조 방법
JP2011228330A (ja) シリコンエピタキシャルウエーハの製造方法
CN108511317B (zh) 外延晶圆的制造方法及外延晶圆
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9