CN109003885A - 双面抛光外延片的制作方法、外延片及半导体器件 - Google Patents

双面抛光外延片的制作方法、外延片及半导体器件 Download PDF

Info

Publication number
CN109003885A
CN109003885A CN201810722386.5A CN201810722386A CN109003885A CN 109003885 A CN109003885 A CN 109003885A CN 201810722386 A CN201810722386 A CN 201810722386A CN 109003885 A CN109003885 A CN 109003885A
Authority
CN
China
Prior art keywords
epitaxial wafer
production method
twin polishing
substrate according
wafer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810722386.5A
Other languages
English (en)
Inventor
高璇
陈建纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WAFER WORKS EPITAXIAL CORP
Original Assignee
WAFER WORKS EPITAXIAL CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WAFER WORKS EPITAXIAL CORP filed Critical WAFER WORKS EPITAXIAL CORP
Priority to CN201810722386.5A priority Critical patent/CN109003885A/zh
Publication of CN109003885A publication Critical patent/CN109003885A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种双面抛光外延片的制作方法，包括：步骤一、制备衬底；步骤二、衬底掺杂选定；步骤三、衬底正反双面抛光；步骤四、衬底背面设置二氧化硅薄膜；步骤五、在1100℃～1120℃环境下，衬底的正面生长外延层；步骤六、去除衬底背面的二氧化硅薄膜。按照本发明技术方案生产的双面抛光外延片，外延片背面无任何刮伤和污染，为后道IC厂提供更好的外延片产品。

Description

双面抛光外延片的制作方法、外延片及半导体器件
技术领域
本发明涉及一种双面抛光外延片的制作方法、外延片及半导体器件。
背景技术
双面抛光外延片是衡量一个外延生产企业实力的重要指标之一，也是对现有外延制程的一种挑战，经历了整个从无到有的过程。
对于半导体器件来说，需要外延层具有完美的晶体结构，而且对外延层的厚度、导电类型、电阻率及电阻均匀性等方面均有一定的要求。除此之外，越来越多的产品对外延片背面的要求越来越高，因为其直接影响到后道产品的加工。例如：外延片背面硅晶点、刮伤、色差等直接影响后道IC制程。
由于大多外延片产品是由后道产品应用所决定，越来越多的电路与电子元器件需要在外延片上制作完成，例如Power MOS、NMOS、CMOS和Super junction等。随着新能源汽车以及汽车电子的高速发展，在众多汽车电子元器件中，胎压侦测芯片脱颖而出，由于其是确认汽车轮胎是否安全的工具，其要求也是越来越高，对于外延产品要求也不断苛刻。改善双面抛光外延片背面外观，使双面抛光外延片更加适用于后道IC厂加工成为了主要问题。
由于其后道制程的特殊要求，晶片正反面都需要进行抛光处理，双面抛光的衬底片在长外延的过程中背面会接触到众多机台取放片的手臂、外延炉承载盘等，会在一定程度上造成刮伤和污染。
由于外延片生产过程中，晶片的传送大部分都需要真空吸取背面、外延的生长也必须放在承载盘上等，只要是触碰到背面抛光面就必然会引起刮伤和污染。通常情况下，很少会有器件用到晶片背面，但是，此类胎压侦测芯片的制作，需要在晶片背面抛光面上做器件。背面抛光面存在刮伤和污染这一问题一向是业内比较难以克服的问题。
发明内容
本发明为解决上述技术问题，提供一种双面抛光外延片的制作方法、外延片及半导体器件。
为实现以上目的，本发明通过以下技术方案实现：
一种双面抛光外延片的制作方法，包括步骤一、制备衬底；步骤二、衬底掺杂选定；步骤三、衬底正反双面抛光；步骤四、衬底背面设置二氧化硅薄膜；步骤五、在1100℃～1120℃环境下，衬底的正面生长外延层；步骤六、去除衬底背面的二氧化硅薄膜。
根据本发明的一个实施方案，所述的步骤一使用直拉单晶制造法制备衬底。
根据本发明的一个实施方案，所述的步骤二为P型掺杂，轻掺杂。
根据本发明的一个实施方案，所述的P型杂质的原子为硼原子。
根据本发明的一个实施方案，所述硼原子的掺杂浓度5.5×1014个/cm3～9×1014个/cm3。
根据本发明的一个实施方案，所述的步骤四设置二氧化硅薄膜的方法为热氧化方法。
根据本发明的一个实施方案，所述的二氧化硅薄膜的厚度为
根据本发明的一个实施方案，所述的步骤五外延层的生长方法为化学气相沉积，利用三氯硅烷与氢气在1100℃～1120℃下反应生成外延层。
根据本发明的一个实施方案，所述的外延层为N型掺杂，轻掺杂。
根据本发明的一个实施方案，所述的N型掺杂原子为磷、砷或锑中的至少一种元素。
根据本发明的一个实施方案，所述的N型掺杂原子为磷，磷原子的掺杂浓度4×1014个/cm3～5×1015个/cm3。
根据本发明的一个实施方案，所述的外延层厚度小于40微米。
根据本发明的一个实施方案，所述的外延层厚度为10～40微米。
根据本发明的一个实施方案，所述的步骤五使用ASM E2000、常压单片式外延炉制备。
根据本发明的一个实施方案，所述的步骤六使用酸性液体去除二氧化硅薄膜。
一种外延片，根据上述方法制得。
一种半导体器件，包括上述的双面抛光外延片。
本发明在衬底的背面生长二氧化硅薄膜，保护衬底背面不被刮伤或污染，保证了衬底的质量，符合后道集成电路工序的要求。改变正常外延层生长的工艺温度(1180℃)，将其降低至1100℃～1120℃，会有效的改善外延片在受热状况下的变形、跳片和侧滑的状况(温度越低变形越小越稳定)，使其更有效准确的贴合到承载盘的底部，从而避免外延片在放置于承载盘的瞬间，侧滑、跳片等不稳定状况造成的刮伤和污染。根据外延机台的不同，二氧化硅薄膜的厚度可以在之间选择以达到最好的效果。使用ASM E2000、常压单片式外延炉制备外延片，其优点为晶片持取方式为正面持取，不触碰晶片背面，对其外延层的重要参数，如阻值、厚度及均匀性有很好表现。
按照本发明方法制备的外延片会大大增加半导体器件的良率，降低工艺成本及提高集成电路产品品质。按照本发明技术方案生产的双面抛光外延片，外延片背面无任何刮伤和污染，为后道IC厂提供更好的外延片产品。
附图说明
图1为双面抛光外延片的结构侧视图。
具体实施方式
下面结合附图对本发明进行详细的描述：
实施例1
如图1所示，本实施例双面抛光外延片的制作方法，包括：
步骤一、制备衬底1；使用直拉单晶制造法制备衬底1。
步骤二、衬底1掺杂选定；P型掺杂，轻掺杂，P型杂质的原子为硼原子，硼原子的掺杂浓度5.5×1014个/cm3。
步骤三、衬底1正反双面抛光；
步骤四、衬底1背面设置二氧化硅薄膜3；方法为热氧化方法；二氧化硅薄膜3的厚度为
步骤五、在1100℃环境下，衬底1的正面生长外延层2；所述的步骤五外延层2的生长方法为化学气相沉积，利用三氯硅烷与氢气在1100℃下反应生成外延层2。外延层2为N型掺杂，轻掺杂，N型掺杂原子为磷、砷或锑中的至少一种元素，N型掺杂原子为磷，磷原子的掺杂浓度5×1015个/cm3。外延层2厚度为10微米。本实施例使用ASM E2000、常压单片式外延炉制备外延层2。
步骤六、去除衬底1背面的二氧化硅薄膜3，使用酸性液体去除二氧化硅薄膜3。
表1显示外延层2生长温度越低，刮伤和接触污染越轻微，改善明显：
实施例2
如图1所示，本实施例双面抛光外延片的制作方法，包括：
步骤一、制备衬底1；使用直拉单晶制造法制备衬底1。
步骤二、衬底1掺杂选定；P型掺杂，轻掺杂，P型杂质的原子为硼原子，硼原子的掺杂浓度7×1014个/cm3。
步骤三、衬底1正反双面抛光；
步骤四、衬底1背面设置二氧化硅薄膜3；方法为热氧化方法；二氧化硅薄膜3的厚度为
步骤五、在1100℃环境下，衬底1的正面生长外延层2；所述的步骤五外延层2的生长方法为化学气相沉积，利用三氯硅烷与氢气在1100℃下反应生成外延层2。外延层2为N型掺杂，轻掺杂，N型掺杂原子为磷、砷或锑中的至少一种元素，N型掺杂原子为磷，磷原子的掺杂浓度4×1014个/cm3。外延层2厚度为40微米。本实施例使用ASM E2000、常压单片式外延炉制备外延层2。
步骤六、去除衬底1背面的二氧化硅薄膜3，使用酸性液体去除二氧化硅薄膜3。
实施例3
如图1所示，本实施例双面抛光外延片的制作方法，包括：
步骤一、制备衬底1；使用直拉单晶制造法制备衬底1。
步骤二、衬底1掺杂选定；P型掺杂，轻掺杂，P型杂质的原子为硼原子，硼原子的掺杂浓度9×1014个/cm3。
步骤三、衬底1正反双面抛光；
步骤四、衬底1背面设置二氧化硅薄膜3；方法为热氧化方法；二氧化硅薄膜3的厚度为
步骤五、在1110℃环境下，衬底1的正面生长外延层2；所述的步骤五外延层2的生长方法为化学气相沉积，利用三氯硅烷与氢气在1100℃下反应生成外延层2。外延层2为N型掺杂，轻掺杂，N型掺杂原子为磷、砷或锑中的至少一种元素，N型掺杂原子为磷，磷原子的掺杂浓度5×1014个/cm3。外延层2厚度为30微米。本实施例使用ASM E2000、常压单片式外延炉制备外延层2。
步骤六、去除衬底1背面的二氧化硅薄膜3，使用酸性液体去除二氧化硅薄膜3。
表2和表3说明外延层2N型掺杂原子为磷，磷原子的掺杂浓度5×1014个/cm3，外延层2的厚度和阻值均匀性均很好。
表2为外延层2的厚度值参数，每个外延层2，取五个样本，每个样本各取值5次并取平均值。均匀性是指晶片外延层上取值五次计算均匀性，公式：(最大-最小)/(最大+最小)：
外延层2 1 2 3 4 5 平均值 均匀性
1 8.634 8.635 8.607 8.579 8.613 8.614 0.33％
2 8.632 8.618 8.583 8.551 8.615 8.600 0.47％
3 8.597 8.595 8.567 8.562 8.605 8.585 0.25％
4 8.616 8.623 8.584 8.534 8.576 8.587 0.52％
5 8.602 8.636 8.621 8.620 8.625 8.621 0.20％
表3为外延层2的电阻率(由磷原子的掺杂浓度换算而来)，每个外延层2，取五个样本，每个样本各取值5次并取平均值：
外延层2 1 2 3 4 5 平均值 均匀性
1 1.810 1.812 1.819 1.808 1.805 1.811 0.39％
2 1.788 1.782 1.809 1.806 1.802 1.797 0.75％
3 1.819 1.809 1.814 1.804 1.840 1.817 0.99％
4 1.804 1.773 1.781 1.806 1.796 1.792 0.92％
5 1.794 1.777 1.784 1.809 1.794 1.791 0.91％
本发明中的实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域内技术人员可以想到的其他实质上等同的替代，均在本发明保护范围内。

Claims (17)

1.一种双面抛光外延片的制作方法，其特征在于，包括：步骤一、制备衬底；步骤二、衬底掺杂选定；步骤三、衬底正反双面抛光；步骤四、衬底背面设置二氧化硅薄膜；步骤五、在1100℃～1120℃环境下，衬底的正面生长外延层；步骤六、去除衬底背面的二氧化硅薄膜。
2.根据权利要求1所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤一使用直拉单晶制造法制备衬底。
3.根据权利要求1或2所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤二为P型掺杂，轻掺杂。
4.根据权利要求3所述的双面抛光外延片衬底的制作方法，其特征在于，所述的P型杂质的原子为硼原子。
5.根据权利要求4所述的双面抛光外延片衬底的制作方法，其特征在于，所述硼原子的掺杂浓度5.5×1014个/cm3～9×1014个/cm3。
6.根据权利要求1所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤四设置二氧化硅薄膜的方法为热氧化方法。
7.根据权利要求1所述的双面抛光外延片衬底的制作方法，其特征在于，所述的二氧化硅薄膜的厚度为
8.根据权利要求1所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤五外延层的生长方法为化学气相沉积，利用三氯硅烷与氢气在1100℃～1120℃下反应生成外延层。
9.根据权利要求1或8所述的双面抛光外延片衬底的制作方法，其特征在于，所述的外延层为N型掺杂，轻掺杂。
10.根据权利要求9所述的双面抛光外延片衬底的制作方法，其特征在于，所述的N型掺杂原子为磷、砷或锑中的至少一种元素。
11.根据权利要求10所述的双面抛光外延片衬底的制作方法，其特征在于，所述的N型掺杂原子为磷，磷原子的掺杂浓度4×1014个/cm3～5×1015个/cm3。
12.根据权利要求1、10或11所述的双面抛光外延片衬底的制作方法，其特征在于，所述的外延层厚度小于40微米。
13.根据权利要求12所述的双面抛光外延片衬底的制作方法，其特征在于，所述的外延层厚度为10～40微米。
14.根据权利要求12所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤五使用ASM E2000、常压单片式外延炉制备。
15.根据权利要求1所述的双面抛光外延片衬底的制作方法，其特征在于，所述的步骤六使用酸性液体去除二氧化硅薄膜。
16.一种外延片，根据权利要求1-15任一项所述的方法制得。
17.一种半导体器件，包括权利要求16所述的双面抛光外延片。
CN201810722386.5A 2018-07-04 2018-07-04 双面抛光外延片的制作方法、外延片及半导体器件 Pending CN109003885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810722386.5A CN109003885A (zh) 2018-07-04 2018-07-04 双面抛光外延片的制作方法、外延片及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810722386.5A CN109003885A (zh) 2018-07-04 2018-07-04 双面抛光外延片的制作方法、外延片及半导体器件

Publications (1)

Publication Number Publication Date
CN109003885A true CN109003885A (zh) 2018-12-14

Family

ID=64599216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810722386.5A Pending CN109003885A (zh) 2018-07-04 2018-07-04 双面抛光外延片的制作方法、外延片及半导体器件

Country Status (1)

Country Link
CN (1) CN109003885A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354800A (zh) * 2018-12-20 2020-06-30 北京铂阳顶荣光伏科技有限公司 一种彩色太阳能电池及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883032A (zh) * 2003-11-14 2006-12-20 信越半导体株式会社 硅外延晶片的制造方法
CN102157624A (zh) * 2011-03-14 2011-08-17 中节能太阳能科技有限公司 一种硅太阳能电池及其制备方法
CN102244078A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 台面工艺可控硅芯片结构和实施方法
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN103523738A (zh) * 2012-07-06 2014-01-22 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
CN104347399A (zh) * 2013-07-25 2015-02-11 北大方正集团有限公司 绝缘栅双极型晶体管igbt制造方法
CN106208781A (zh) * 2015-05-06 2016-12-07 北大方正集团有限公司 一种功率器件的制造方法及功率器件
CN106298512A (zh) * 2016-09-22 2017-01-04 全球能源互联网研究院 一种快恢复二极管及其制备方法
CN106847909A (zh) * 2017-01-05 2017-06-13 江苏中科君芯科技有限公司 一种fs型igbt器件的制造方法
CN107012506A (zh) * 2017-04-18 2017-08-04 中国电子科技集团公司第四十六研究所 一种阶跃恢复二极管用硅外延片的制备方法
CN107611011A (zh) * 2017-08-31 2018-01-19 北京燕东微电子有限公司 一种抑制自掺杂的双层掩膜工艺
CN207362367U (zh) * 2015-12-30 2018-05-15 硅电子股份公司 外延涂覆的硅晶片

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883032A (zh) * 2003-11-14 2006-12-20 信越半导体株式会社 硅外延晶片的制造方法
CN102157624A (zh) * 2011-03-14 2011-08-17 中节能太阳能科技有限公司 一种硅太阳能电池及其制备方法
CN102244078A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 台面工艺可控硅芯片结构和实施方法
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN103523738A (zh) * 2012-07-06 2014-01-22 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
CN104347399A (zh) * 2013-07-25 2015-02-11 北大方正集团有限公司 绝缘栅双极型晶体管igbt制造方法
CN106208781A (zh) * 2015-05-06 2016-12-07 北大方正集团有限公司 一种功率器件的制造方法及功率器件
CN207362367U (zh) * 2015-12-30 2018-05-15 硅电子股份公司 外延涂覆的硅晶片
CN106298512A (zh) * 2016-09-22 2017-01-04 全球能源互联网研究院 一种快恢复二极管及其制备方法
CN106847909A (zh) * 2017-01-05 2017-06-13 江苏中科君芯科技有限公司 一种fs型igbt器件的制造方法
CN107012506A (zh) * 2017-04-18 2017-08-04 中国电子科技集团公司第四十六研究所 一种阶跃恢复二极管用硅外延片的制备方法
CN107611011A (zh) * 2017-08-31 2018-01-19 北京燕东微电子有限公司 一种抑制自掺杂的双层掩膜工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354800A (zh) * 2018-12-20 2020-06-30 北京铂阳顶荣光伏科技有限公司 一种彩色太阳能电池及其制备方法

Similar Documents

Publication Publication Date Title
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
CN103415913B (zh) 硅晶片的制造方法
JP2002050579A (ja) 半導体基板の製造方法及びその使用
CN101769848B (zh) 检测刻蚀液过滤器的方法
CN103247576A (zh) P++衬底上p-层硅外延片的制备方法
CN112608753B (zh) 一般电阻硅产品的蚀刻液及其蚀刻方法
CN113125854B (zh) 硅片导电类型的判定方法
CN109003885A (zh) 双面抛光外延片的制作方法、外延片及半导体器件
CN111681945A (zh) 一种多晶背封改善大直径半导体硅片几何参数的工艺
CN103681298B (zh) 一种igbt用高产能单晶硅晶圆片加工方法
JP2008088051A (ja) エピタキシャルウェーハおよびその製造方法
CN103918058A (zh) 计算贴合soi晶片的翘曲的方法及贴合soi晶片的制造方法
CN111463117B (zh) 一种高频器件用硅外延片的制备方法
CN102324406A (zh) 可降低外延时自掺杂的外延片衬底、外延片及半导体器件
CN109904070B (zh) 一种大直径晶圆的衬底边缘处理方法
CN109216156B (zh) 一种背面密封晶片的方法
CN207362367U (zh) 外延涂覆的硅晶片
CN101724911A (zh) 一种用于p型硅外延片电阻率测量前的表面热处理工艺
CN105070647B (zh) 外延片、外延片制备方法以及半导体器件
CN109003884A (zh) 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN114346924A (zh) 一种用于键合工艺的硅衬底抛光片的制备方法
CN116364568A (zh) 一种测量外延片电阻率的方法
CN109037030A (zh) 改善背面硅单晶的外延片的制备方法、外延片和半导体器件
CN104332429B (zh) 一种提高外延机台产能的装置与方法
CN101104250A (zh) 一种有效控制cmp研磨残膜厚的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181214

RJ01 Rejection of invention patent application after publication