CN103523738A - 微机电系统薄片及其制备方法 - Google Patents

微机电系统薄片及其制备方法 Download PDF

Info

Publication number
CN103523738A
CN103523738A CN201210234964.3A CN201210234964A CN103523738A CN 103523738 A CN103523738 A CN 103523738A CN 201210234964 A CN201210234964 A CN 201210234964A CN 103523738 A CN103523738 A CN 103523738A
Authority
CN
China
Prior art keywords
layer
oxide layer
thickness
mems
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210234964.3A
Other languages
English (en)
Other versions
CN103523738B (zh
Inventor
代丹
张新伟
周国平
夏长奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201210234964.3A priority Critical patent/CN103523738B/zh
Priority to JP2015518815A priority patent/JP6175134B2/ja
Priority to EP13813814.4A priority patent/EP2857348B1/en
Priority to PCT/CN2013/078523 priority patent/WO2014005496A1/zh
Priority to US14/411,537 priority patent/US9580301B2/en
Publication of CN103523738A publication Critical patent/CN103523738A/zh
Application granted granted Critical
Publication of CN103523738B publication Critical patent/CN103523738B/zh
Priority to US15/405,603 priority patent/US10077188B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0029—Protection against environmental influences not provided for in groups B81B7/0012 - B81B7/0025
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0167—Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

一种微机电系统薄片，包括硅衬底层、第一氧化层及第一薄膜层；所述硅衬底层包括用于微机电工艺的正面及与所述正面相对的背面，所述正面及所述背面均为抛光面；所述第一氧化层主要成分为二氧化硅，形成于所述硅衬底层的背面；所述第一薄膜层主要成分为氮化硅，形成于所述第一氧化层表面。上述微机电系统薄片中，通过在硅衬底层的背面依次层叠第一氧化层及第一薄膜层，有效保护了背面，防止其在进行微机电工艺过程中划伤。同时还提供了一种微机电系统薄片的制备方法。

Description

微机电系统薄片及其制备方法
技术领域
本发明涉及半导体技术，特别是涉及一种微机电系统薄片及其制备方法。
背景技术
微机电系统（MEMS，Micro-Electro-Mechanical Systems），是指可批量制作的，集微型机构、微型传感器、微型执行器以及信号处理和控制电路、直至接口、通信和电源等于一体的微型器件或系统。微机电系统是随着半导体集成电路微细加工技术和超精密机械加工技术的发展而发展起来的，目前微机电系统加工技术还被广泛应用于微流控芯片与合成生物学等领域，从而进行生物化学等实验室技术流程的芯片集成化。
在日常的微机电系统的制造中，经常会使用到一些厚度小于400微米的薄片，这些薄片为双面抛光薄片，正面用于在其上进行微机电工艺。由于薄片双面抛光，加之其厚度较薄，所以其背面很容易在进行微机电工艺过程时划伤，进而影响后续工艺。
发明内容
基于此，有必要提供一种保护背面不被划伤的微机电系统薄片。
一种微机电系统薄片，包括：
硅衬底层，包括用于微机电工艺的正面及与所述正面相对的背面，所述正面及所述背面均为抛光面；
第一氧化层，其主要成分为二氧化硅，形成于所述硅衬底层的背面；
第一薄膜层，其主要成分为氮化硅，形成于所述第一氧化层表面。
在其中一个实施例中，还包括：
第二氧化层，形成于所述硅衬底层的正面。
在其中一个实施例中，所述第一氧化层与第一薄膜层厚度的比值为3~4。
在其中一个实施例中，所述第一氧化层的厚度为400纳米，所述第一薄膜层的厚度为100纳米，所述第二氧化层的厚度为100纳米。
在其中一个实施例中，还包括第二薄膜层，形成于所述第二氧化层表面，所述第二氧化层与所述第一氧化层厚度相同，所述第二薄膜层与所述第一薄膜层厚度相同。
此外，还有必要提供一种微机电系统薄片制备方法。
一种微机电系统薄片制备方法，包括以下步骤：
提供硅衬底层，所述硅衬底层包括用于微机电工艺的的正面及与所述正面相对的背面，所述正面及所述背面均为抛光面；
在所述硅衬底层背面通过热氧化生长出主要成分为二氧化硅的第一氧化层；
在所述第一氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第一薄膜层。
在其中一个实施例中，还包括步骤：
在所述硅衬底层正面通过热氧化生长出主要成分为二氧化硅的第二氧化层。
在其中一个实施例中，所述第一氧化层与第一薄膜层厚度的比值为3~4。
在其中一个实施例中，所述第一氧化层的厚度为400纳米，所述第一薄膜层的厚度为100纳米，所述第二氧化层的厚度为100纳米。
在其中一个实施例中，还包括步骤：
在所述第二氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第二薄膜层，所述第二氧化层与所述第一氧化层厚度相同，所述第二薄膜层与所述第一薄膜层厚度相同。
上述微机电系统薄片及其制作方法中，通过在硅衬底层的背面依次层叠第一氧化层及第一薄膜层，有效保护了背面，防止其在进行微机电工艺过程中划伤。
附图说明
图1为一实施例的微机电系统薄片的结构图；
图2为另一实施例的微机电系统薄片的结构图；
图3为一实施例的微机电系统薄片制作方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参见图1，本实施例的微机电系统薄片100，包括依次层叠的硅衬底层110、第一氧化层120及第一薄膜层130。
硅衬底层110厚度较薄，只有400微米左右，由高纯度的硅材料制成，包括相对应的正面112及背面114。正面112及背面114均为抛光面，正面112用于在其上进行微机电工艺，如光刻、刻蚀等。背面114容易在进行相关工艺过程中划伤。
第一氧化层120的主要成分为二氧化硅（SiO2），形成于硅衬底层110的背面。第一薄膜层130的主要成分为氮化硅（Si3N4），形成于第一氧化层120表面。硅衬底层110、第一氧化层120、第一薄膜层130依次层叠。
上述微机电系统薄片100中，通过在硅衬底层110的背面114形成第一氧化层120及第一薄膜层130，有效保护了背面114，防止其在进行微机电工艺过程中划伤。
需要指出的是，主要成分为氮化硅的第一薄膜层130主要起保护硅衬底层110的背面114的作用。第一薄膜层130与第一氧化层120之间会存在复合应力，由于硅衬底层110厚度太薄，因此，会因复合应力而导致微机电系统薄片100的翘曲，使微机电系统薄片100严重变形，影响其正常使用。
为了减小复合应力对微机电系统薄片100的影响，请再次参阅图1，微机电系统薄片100还包括第二氧化层140，其主要成分与第一氧化层120一致，均为二氧化硅，第二氧化层140形成于硅衬底层110的正面。
第一氧化层120与第一薄膜层130厚度的比值约为3~4。具体在本实施例中，第一氧化层120的厚度为400纳米，第一薄膜层130的厚度为100纳米，第二氧化层140的厚度为100纳米。
通过合理设置第一氧化层120、第二氧化层140与第一薄膜层130的厚度，使第一薄膜层130与第一氧化层120之间的应力被第二氧化层140所抵消，有效防止微机电系统薄片100翘曲。
在另一实施例中，请参阅图2，微机电系统薄片100还包括第二薄膜层150，其主要成分同第一薄膜层130一致，均为氮化硅。第二薄膜层150形成于第二氧化层140表面。
此时，第二氧化层140与第一氧化层120厚度相同，第二薄膜层150与第一薄膜层130厚度相同，这样，作用于硅衬底层110的正面112及背面114上的复合应力相等，正好相互抵消，防止微机电系统薄片100的翘曲。
请参阅图3，一实施例的微机电系统薄片制备方法，包括以下步骤：
步骤S310，提供硅衬底层，硅衬底层包括用于微机电工艺的的正面及与正面相对的背面，正面及背面均为抛光面。请再次参阅图1，提供一硅衬底层110，其厚度较薄，只有400微米左右，由高纯度的硅材料制成，包括相对应的正面112及背面114。正面112及背面114均为抛光面，正面112用于在其上进行微机电工艺，如光刻、刻蚀等。
步骤S320，在硅衬底层背面通过热氧化生长出主要成分为二氧化硅的第一氧化层。热氧化工艺包括干氧氧化、湿氧氧化等不同方式。具体在本实施例中，通过湿氧氧化的方式在硅衬底层110上生长出主要成分为二氧化硅第一氧化层120，加热温度约为1000℃，最终使第一氧化层120形成于硅衬底层110的背面114。
步骤S330，在第一氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第一薄膜层。通过低压化学气相沉积（LPCVD，low pressurechemical vapor deposition）的方法在第一氧化层120上沉积制得主要成分为氮化硅的第一薄膜层130。最终使硅衬底层110、第一氧化层120及第一薄膜层130依次层叠。
上述微机电系统薄片制备方法中，通过在硅衬底层110的背面114制作出依次层叠第一氧化层120及第一薄膜层130，有效保护了硅衬底层110的背面114，防止其在进行微机电工艺过程中划伤。
需要指出的是，上述方法所得微机电系统薄片100中，第一薄膜层130主要起保护硅衬底层110的背面114的作用。第一薄膜层130与第一氧化层120之间会存在复合应力，由于硅衬底层110厚度太薄，因此，会因复合应力而导致微机电系统薄片100的翘曲，使微机电系统薄片100严重变形，影响其正常使用。
为了减小复合应力对微机电系统薄片100的影响，上述微机电系统薄片制备方法，还包括在硅衬底层正面通过热氧化生长出主要成分为二氧化硅的第二氧化层的步骤。第二氧化层140的主要成分与第一氧化层120一致。
上述方法制得的第一氧化层120与第一薄膜层130厚度的比值约为3~4。具体在本实施例中，所得第一氧化层120的厚度为400纳米，第一薄膜层130的厚度为100纳米，第二氧化层140的厚度为100纳米。
通过合理设置第一氧化层120、第二氧化层140与第一薄膜层130的厚度，使第一薄膜层130与第一氧化层120之间的应力被第二氧化层140所抵消，有效防止微机电系统薄片100翘曲。
在另一实施例中，上述微机电系统薄片制备方法，还包括在第二氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第二薄膜层，第二氧化层与第一氧化层厚度相同，第二薄膜层与第一薄膜层厚度相同的步骤。请再次参阅图2，在第二氧化层140上通过低压化学气相沉积法沉积制得第二薄膜层150，其主要成分同第一薄膜层130一致，均为氮化硅。第二薄膜层150形成于第二氧化层140的表面。
此时，所得的第二氧化层140与第一氧化层120厚度相同，所得的第二薄膜层150与第一薄膜层130厚度相同，这样，作用于硅衬底层110的正面112及背面114上的复合应力相等，正好相互抵消，防止微机电系统薄片100的翘曲。
需要指出的是，在实际生产中，对硅衬底层110进行热氧化时，可采用炉管工艺，在硅衬底层110的正面112及背面114上同时湿氧氧化，形成第一氧化层120及第二氧化层140。另外，第一薄膜层130及第二薄膜层150也可以同时进行沉积制得。
需对微机电系统薄片100进行后续微机电工艺时，第二氧化层140及第二薄膜层150将会被除去，从而在硅衬底层110的正面112上进行相关工艺的操作，硅衬底层110的正面112及背面114的复合应力将处于不平衡状态。此时，可选择在硅衬底层110的正面112再次通过热氧化生长出一层二氧化硅氧化层，通过调整该二氧化硅氧化层的厚度平衡第一氧化层120与第一薄膜层130的间复合应力，防止微机电系统薄片100的翘曲。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种微机电系统薄片，其特征在于，包括：
硅衬底层，包括用于微机电工艺的正面及与所述正面相对的背面，所述正面及所述背面均为抛光面；
第一氧化层，其主要成分为二氧化硅，形成于所述硅衬底层的背面；
第一薄膜层，其主要成分为氮化硅，形成于所述第一氧化层表面。
2.根据权利要求1所述的微机电系统薄片，其特征在于，还包括：
第二氧化层，形成于所述硅衬底层的正面。
3.根据权利要求2所述的微机电系统薄片，其特征在于，所述第一氧化层与第一薄膜层厚度的比值为3~4。
4.根据权利要求3所述的微机电系统薄片，其特征在于，所述第一氧化层的厚度为400纳米，所述第一薄膜层的厚度为100纳米，所述第二氧化层的厚度为100纳米。
5.根据权利要求2所述的微机电系统薄片，其特征在于，还包括第二薄膜层，形成于所述第二氧化层表面，所述第二氧化层与所述第一氧化层厚度相同，所述第二薄膜层与所述第一薄膜层厚度相同。
6.一种微机电系统薄片制备方法，其特征在于，包括以下步骤：
提供硅衬底层，所述硅衬底层包括用于微机电工艺的正面及与所述正面相对的背面，所述正面及所述背面均为抛光面；
在所述硅衬底层背面通过热氧化生长出主要成分为二氧化硅的第一氧化层；
在所述第一氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第一薄膜层。
7.根据权利要求6所述的微机电系统薄片制备方法，其特征在于，还包括步骤：
在所述硅衬底层正面通过热氧化生长出主要成分为二氧化硅的第二氧化层。
8.根据权利要求7所述的微机电系统薄片制备方法，其特征在于，所述第一氧化层与第一薄膜层厚度的比值为3~4。
9.根据权利要求8所述的微机电系统薄片制备方法，其特征在于，所述第一氧化层的厚度为400纳米，所述第一薄膜层的厚度为100纳米，所述第二氧化层的厚度为100纳米。
10.根据权利要求7所述的微机电系统薄片制备方法，其特征在于，还包括步骤：
在所述第二氧化层上通过低压化学气相沉积的方法沉积制得主要成分为氮化硅的第二薄膜层，所述第二氧化层与所述第一氧化层厚度相同，所述第二薄膜层与所述第一薄膜层厚度相同。
CN201210234964.3A 2012-07-06 2012-07-06 微机电系统薄片及其制备方法 Active CN103523738B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210234964.3A CN103523738B (zh) 2012-07-06 2012-07-06 微机电系统薄片及其制备方法
JP2015518815A JP6175134B2 (ja) 2012-07-06 2013-06-29 Ｍｅｍｓチップ及びその製造方法
EP13813814.4A EP2857348B1 (en) 2012-07-06 2013-06-29 Mems chip and manufacturing method therefor
PCT/CN2013/078523 WO2014005496A1 (zh) 2012-07-06 2013-06-29 一种mems薄片及其制造方法
US14/411,537 US9580301B2 (en) 2012-07-06 2013-06-29 MEMS chip and manufacturing method therefor
US15/405,603 US10077188B2 (en) 2012-07-06 2017-01-13 Manufacturing method of MEMS chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210234964.3A CN103523738B (zh) 2012-07-06 2012-07-06 微机电系统薄片及其制备方法

Publications (2)

Publication Number Publication Date
CN103523738A true CN103523738A (zh) 2014-01-22
CN103523738B CN103523738B (zh) 2016-07-06

Family

ID=49881330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210234964.3A Active CN103523738B (zh) 2012-07-06 2012-07-06 微机电系统薄片及其制备方法

Country Status (5)

Country Link
US (2) US9580301B2 (zh)
EP (1) EP2857348B1 (zh)
JP (1) JP6175134B2 (zh)
CN (1) CN103523738B (zh)
WO (1) WO2014005496A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104555907A (zh) * 2015-01-29 2015-04-29 苏州晶方半导体科技股份有限公司 键合方法以及键合结构
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件
CN113336182A (zh) * 2021-05-19 2021-09-03 中山大学南昌研究院 一种微机电系统封装结构及其制备方法
CN113661359A (zh) * 2019-04-15 2021-11-16 鲁姆斯有限公司 制造光导光学元件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369490A (en) * 2000-11-25 2002-05-29 Mitel Corp Prevention of wafer distortion when annealing thin films
US6808952B1 (en) * 2002-09-05 2004-10-26 Sandia Corporation Process for fabricating a microelectromechanical structure
CN101552271A (zh) * 2008-03-20 2009-10-07 硅电子股份公司 具有异质外延层的半导体晶片以及制造该晶片的方法
CN102420131A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 集成在前道工艺中的硅片背面氮化硅成长方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952362B2 (ja) * 1990-05-24 1999-09-27 セイコーインスツルメンツ株式会社 カンチレバーの製造方法
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
WO1998022719A1 (fr) * 1996-11-21 1998-05-28 Laboratoires D'hygiene Et De Dietetique (L.H.D.) Vanne miniature pour le remplissage du reservoir d'un appareil d'administration transdermique de medicament
US5985771A (en) * 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
JP2000052551A (ja) * 1998-08-07 2000-02-22 Ricoh Co Ltd インクジェットヘッド構造
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
JP4590790B2 (ja) * 2001-07-03 2010-12-01 株式会社デンソー 半導体センサの製造方法
US7208021B1 (en) * 2001-09-02 2007-04-24 Borealis Technical Limited Fabrication of close-spaced MEMS devices by method of precise adhesion regulation
US6670283B2 (en) * 2001-11-20 2003-12-30 International Business Machines Corporation Backside protection films
WO2003045837A2 (en) 2001-11-26 2003-06-05 Wisconsin Alumni Research Foundation Stress control of semiconductor microstructures for thin film growth
US7221495B2 (en) * 2003-06-24 2007-05-22 Idc Llc Thin film precursor stack for MEMS manufacturing
US6967757B1 (en) * 2003-11-24 2005-11-22 Sandia Corporation Microelectromechanical mirrors and electrically-programmable diffraction gratings based on two-stage actuation
JP4291343B2 (ja) * 2006-08-23 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
JP5430245B2 (ja) * 2008-06-24 2014-02-26 キヤノン株式会社 機械電気変換素子及び機械電気変換装置の製造方法
EP2251897B1 (en) 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
FR2952224B1 (fr) 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
US8716051B2 (en) * 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
JP2013160706A (ja) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp 流量検出装置、並びに、流量検出装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369490A (en) * 2000-11-25 2002-05-29 Mitel Corp Prevention of wafer distortion when annealing thin films
US6808952B1 (en) * 2002-09-05 2004-10-26 Sandia Corporation Process for fabricating a microelectromechanical structure
CN101552271A (zh) * 2008-03-20 2009-10-07 硅电子股份公司 具有异质外延层的半导体晶片以及制造该晶片的方法
CN102420131A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 集成在前道工艺中的硅片背面氮化硅成长方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHANG LIU: "《微机电系统基础》", 30 September 2007, article "电学与机械学基本概念", pages: 63-64 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104555907A (zh) * 2015-01-29 2015-04-29 苏州晶方半导体科技股份有限公司 键合方法以及键合结构
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件
CN113661359A (zh) * 2019-04-15 2021-11-16 鲁姆斯有限公司 制造光导光学元件的方法
CN113336182A (zh) * 2021-05-19 2021-09-03 中山大学南昌研究院 一种微机电系统封装结构及其制备方法

Also Published As

Publication number Publication date
JP2015525679A (ja) 2015-09-07
US20170121175A1 (en) 2017-05-04
US9580301B2 (en) 2017-02-28
US10077188B2 (en) 2018-09-18
JP6175134B2 (ja) 2017-08-02
US20150151958A1 (en) 2015-06-04
WO2014005496A1 (zh) 2014-01-09
EP2857348A4 (en) 2016-01-13
CN103523738B (zh) 2016-07-06
EP2857348B1 (en) 2019-06-19
EP2857348A1 (en) 2015-04-08

Similar Documents

Publication Publication Date Title
CN103523738A (zh) 微机电系统薄片及其制备方法
TW201116478A (en) Method for manufacturing microstructures
CN115093127A (zh) 具有硬度和韧性的保护涂层的玻璃、玻璃陶瓷和陶瓷制品
CN113365960A (zh) 具有硬度和韧性的保护涂层的玻璃、玻璃陶瓷和陶瓷制品
US20150037897A1 (en) Method of analyzing a sapphire article
CN103681294A (zh) 积层陶瓷基板的分断方法
US20020064359A1 (en) Method of making a functional device with deposited layers subject to high temperature anneal
KR101350378B1 (ko) 그래핀 기판 제조 방법 및 그에 의한 그래핀 기판
Iliescu et al. PECVD amorphous silicon carbide (α-SiC) layers for MEMS applications
CN101648695B (zh) 掩模层三维结构转移的mems体硅工艺方法
US20090176064A1 (en) Membrane Structure Element and Method for Manufacturing Same
JP3998603B2 (ja) ガラスプレス用モールドの作製方法
CN102285636B (zh) 一种多边形截面硅梁的湿法腐蚀制备工艺
CN103407958A (zh) 埋层腔体型soi的制造方法
CN107167863B (zh) 纳米线栅偏光片的制作方法
Chou et al. Fabrication of low-stress dielectric thin-film for microsensor applications
CN112680715B (zh) 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
US9007686B2 (en) Diffractive element with a high degree of wavefront flatness
CN104282549A (zh) 一种背面结构的保护方法
KR20020065374A (ko) 유전체후막 증착 방법
CN101013181A (zh) 兼容cmos工艺的硅光波导制备方法
KR102444692B1 (ko) 반도체용 기판 및 그의 제조 방법
US8221888B2 (en) Color filter by copper and silver film and method for making same
CN101920929A (zh) 半导体悬臂结构的制造方法
US7534641B2 (en) Method for manufacturing a micro-electro-mechanical device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171019

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.