JP2015525679A

JP2015525679A - Ｍｅｍｓチップ及びその製造方法

Info

Publication number: JP2015525679A
Application number: JP2015518815A
Authority: JP
Inventors: ダンダイ; シンウェイチャン; グオピンチョウ; チャンフェンシア
Original assignee: シーエスエムシーテクノロジーズエフエイビー１カンパニーリミテッド
Priority date: 2012-07-06
Filing date: 2013-06-29
Publication date: 2015-09-07
Anticipated expiration: 2033-06-29
Also published as: US20170121175A1; US9580301B2; US10077188B2; JP6175134B2; US20150151958A1; WO2014005496A1; EP2857348A4; CN103523738B; EP2857348B1; EP2857348A1; CN103523738A

Abstract

ＭＥＭＳチップ（１００）は、シリコン基板層（１１０）、第１の酸化層（１２０）、及び第１の薄膜層（１３０）を含む。シリコン基板層は、マイクロ電気機械プロセスのための前面（１１２）と、裏面（１１４）とを有し、前面及び裏面が両方とも研磨面である。第１の酸化層は、主として二酸化ケイ素から作られ、シリコン基板層の裏面上に形成される。第１の薄膜層は、主として窒化ケイ素から作られ、第１の酸化層の表面上に形成される。上記のＭＥＭＳチップにおいて、シリコン基板層の裏面上に第１の酸化層及び第１の薄膜層を順次的に積層することにより、マイクロ電気機械プロセスの途中でのスクラッチ損傷を防止するよう裏面が効果的に保護される。ＭＥＭＳチップの製造方法も提供される。【選択図】図１

Description

本発明は、半導体技術に関し、より詳細には、ＭＥＭＳチップ及びＭＥＭＳチップの製造方法に関する。

マイクロ電気機械システム（ＭＥＭＳ）は、マイクロ機構、マイクロセンサ、マイクロアクチュエータ、信号処理及び制御ユニット、インタフェース、通信及び電力供給装置と統合されてバッチ生産されるよう作動するマイクロデバイス又はシステムである。ＭＥＭＳは、半導体集積回路の微細加工及び超精密機械加工の発達と共に開発されてきた。現在、ＭＥＭＳ製造技術は、マイクロ流体チップ及び合成生物学の分野において広く用いられており、従って、生化学実験技術は、集積チップの形態で構築することができる。

ＭＥＭＳの従来の製造プロセスにおいては、厚さが４００マイクロメートル未満のチップが使用されることが多い。チップは両面が研磨され、前面にマイクロ電気機械プロセスが実施される。チップが両面研磨されて極薄になるので、マイクロ電気機械プロセス中に裏面が傷付き易く、後続の処理に影響を及ぼすことになる。

従って、裏面がスクラッチ損傷から効果的に保護されるＭＥＭＳチップを提供することが必要となる。

ＭＥＭＳチップは、マイクロ電気機械プロセスを実施するよう構成された前面と、前面の反対側に位置する裏面とを含み、前面及び裏面が両方とも研磨面であるシリコン基板層と、シリコン基板層の裏面上に形成され、主としてＳｉＯ₂から作られる第１の酸化層と、第１の酸化層の表面上に形成され、主として窒化ケイ素から作られる第１の薄膜層と、を備える。

１つの実施形態によれば、本方法は更に、シリコン基板層の前面上に形成された第２の酸化層を更に備える。

１つの実施形態によれば、第１の薄膜層の厚さに対する第１の酸化層の厚さの比が３〜４の範囲にある。

１つの実施形態によれば、第１の酸化層の厚さが４００ｎｍであり、第１の薄膜層の厚さが１００ｎｍであり、第２の酸化層の厚さが１００ｎｍである。

１つの実施形態によれば、チップは更に、第２の酸化層の表面上に形成された第２の薄膜層を更に備え、第２の酸化層が第１の酸化層と同じ厚さを有し、第２の薄膜層が第１の薄膜層と同じ厚さを有する。

加えて、ＭＥＭＳチップを製造する方法が提供される。

ＭＥＭＳチップを製造する方法は、マイクロ電気機械プロセスを実施するよう構成された前面と、該前面の反対側に位置する裏面とを有するシリコン基板層を設けるステップと、熱酸化プロセスを実施することにより、シリコン基板層の裏面上に主としてＳｉＯ₂から作られた第１の酸化層を成長させるステップと、減圧化学蒸着プロセスを実施することによって第１の酸化層上に主として窒化ケイ素から作られた第１の薄膜層を堆積させるステップと、を含む。

１つの実施形態によれば、本方法は更に、熱酸化プロセスを実施することにより、シリコン基板層の前面上に主としてＳｉＯ₂から作られた第２の酸化層を成長させるステップを含む。

１つの実施形態によれば、本方法は更に、減圧化学蒸着プロセスを実施することによって前記第２の酸化層上に主として窒化ケイ素から作られた第２の薄膜層を堆積させるステップを含み、第２の酸化層が第１の酸化層と同じ厚さを有し、第２の薄膜層が第１の薄膜層と同じ厚さを有する。

上記のＭＥＭＳチップ及びＭＥＭＳチップの製造訪欧において、第１の酸化層及び第１の薄膜層は、シリコン基板層の裏面上に形成され、従って、裏面は、マイクロ電気機械プロセスにおけるスクラッチ損傷を防止するよう保護される。

１つの実施形態によるＭＥＭＳチップの概略図である。別の実施形態によるＭＥＭＳチップの概略図である。１つの実施形態によるＭＥＭＳチップの製造方法のフローチャートである。

本発明の実施形態について、添付図面を参照しながら以下でより詳細に説明する。しかしながら、本発明の種々の実施形態が多くの異なる形態で具現化することができるので、本明細書で記載される実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本開示が完全なものとなり、当業者に本発明の範囲を十分に伝わるようにするために提供されている。

ある要素が別の要素に接続又は結合されると呼ばれるときには、ある要素は別の要素に直接接続又は結合することができ、或いは介在する要素が存在してもよいことは、理解されるであろう。対照的に、ある要素が別の要素に「直接接続」又は「直接結合」されると呼ばれる場合には、介在する要素は存在しない。

種々の要素を説明するのに、本明細書で用語「第１」、「第２」及びその他を用いる場合があるが、これらの要素は、これらの用語に限定されるものではない点は理解されるであろう。これらの用語は、単にある要素を別の要素と区別するのに使用されるに過ぎない。従って、第１の要素は、本発明の教示から逸脱することなく第２の要素と呼ぶことができる。

別途定義されていない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明に属する当業者が一般に理解するのと同じ意味を有する。更に、一般的に使用される辞書で定義されるような用語は、関連する技術の文脈における意味と一致する意味を有するものと解釈すべきであり、本明細書で別途明示的に定義された場合を除き、理想的又は極めて形式的な意味で解釈されないことは理解されるであろう。

図１を参照すると、ＭＥＭＳチップ１００の１つの実施形態は、シリコン基板層１１０と、第１の酸化層１２０と、第１の薄膜層１３０とを含み、順次的に積層されている。

シリコン基板層１１０は、約４００マイクロメートルの極めて小さな厚さを有する。シリコン基板層１１０は、高純度シリコンから作られ、前面１１２及び裏面１１４を含む。前面１１２及び裏面１１４は研磨面である。リソグラフィー、エッチング、その他のようなマイクロ電気機械プロセスは、前面１１２上で実施される。裏面１１４は、関連するプロセスで傷が付き易い。

第１の酸化層１２０は、主として二酸化ケイ素（ＳｉＯ₂）から作られ、シリコン基板層１１０の裏面１１４上に形成される。第１の薄膜層１３０は、主として窒化ケイ素（Ｓｉ₃Ｎ₄）から作られ、第１の酸化層１２０の表面上に形成される。シリコン基板層１１０、第１の酸化層１２０、及び第１の薄膜層１３０は、順次的に積層される。

上記のＭＥＭＳチップ１００において、第１の酸化層１２０及び第１の薄膜層１３０は、シリコン基板層１１０の裏面１１４上に形成され、従って、裏面１１４は保護されており、マイクロ電気機械プロセスを実施する際に傷付けられない。

主として窒化シリコンから作られる第１の薄膜層１３０は、主として、シリコン基板層１１０の裏面１１４を保護するのに使用される点に留意されたい。第１の薄膜層１３０と第１の酸化層１２０との間には組み合わせ応力があり、シリコン基板層１１０が過度に薄いと、組み合わせ応力によりＭＥＭＳチップ１００が撓みを生じることになり、ＭＥＭＳチップ１００が著しく変形し、ＭＥＭＳチップ１００の正常な使用に影響を及ぼすことになる。

組み合わせ応力によって引き起こされるＭＥＭＳチップ１００の影響を低減するために、図１を再度参照すると、ＭＥＭＳチップ１００は更に、第１の酸化層１２０と同じ材料から作られた第２の酸化層１４０を含む。第２の酸化層１４０及び第１の酸化層１２０は両方ともＳｉＯ₂から作られる。第２の酸化層１４０は、シリコン基板層１１０の前面１１２上に形成される。

第１の薄膜層１３０の厚さに対する第１の酸化層１２０の厚さの比は３〜４の範囲にある。図示の実施形態において、第１の酸化層１２０の厚さは４００ｎｍであり、第１の薄膜層１３０の厚さは１００ｎｍ、第２の酸化層１４０の厚さは１００ｎｍである。

第１の酸化層１２０、第２の酸化層１４０、及び第１の薄膜層１３０の厚さを妥当な範囲に設定することにより、第１の薄膜層１３０と第１の酸化層１２０との間の組み合わせ応力は、第２の酸化層１４０によって相殺することができ、従って、ＭＥＭＳチップの撓みが防止される。

別の実施形態において、図２を参照すると、ＭＥＭＳチップ１００は更に、第２の薄膜層１５０を含む。第２の薄膜層１５０は、第１の薄膜層１３０と同じ材料から作られ、双方とも窒化ケイ素から作られる。第２の薄膜層１５０は、第２の酸化層１４０の表面上に形成される。

第２の酸化層１４０は、第１の酸化層１２０と同じ厚さを有し、第２の薄膜層１５０は、第１の薄膜層１３０と同じ厚さを有する。シリコン基板層の前面１１２と裏面１１４とに作用する組み合わせ応力は同じであるので相殺することができ、ＭＥＭＳチップ１００の撓みが防止される。

図３を参照すると、ＭＥＭＳ１００を製造する方法の１つの実施形態は以下のステップを含む。

ステップＳ３１０では、シリコン基板層が設けられ、シリコン基板層は、マイクロ電気機械プロセスを実施するのに使用される前面と裏面とを含み、前面及び裏面は共に研磨面である。図１を再度参照すると、シリコン基板層１１０が設けられ、該シリコン基板層１１０は極めて薄く、約４００マイクロメートルである。シリコン基板層１１０は、高純度シリコンから作られ、互いに正反対にある前面１１２及び裏面１１４を含む。前面１１２及び裏面１１４は、両方とも研磨面であり、リソグラフィーやエッチング等のようなマイクロ電気機械プロセスを前面１１２上で実施することができる。

ステップＳ３２０では、主として二酸化ケイ素（ＳｉＯ₂）から作られた第１の酸化層が、シリコン基板層の裏面上に熱酸化プロセスにより成長する。熱酸化プロセスは、乾式酸化及び湿式酸化を含む。特定の実施形態において、主として二酸化ケイ素（ＳｉＯ₂）から作られた第１の酸化層１２０は、湿式酸化プロセスによってシリコン基板層１１０上に成長され、加熱温度が約１０００℃とされて、最終的に第１の酸化層１２０は、シリコン基板層１１０の裏面１１４上に形成される。

ステップＳ３３０では、主として窒化ケイ素から作られた第１の薄膜層が、減圧化学蒸着プロセスを実施することによって第１の酸化層上に堆積される。主として窒化ケイ素から作られた第１の薄膜層１３０は、減圧化学蒸着プロセスを実施することによって第１の酸化層１２０上に堆積される。最終的に、シリコン基板層１１０、第１の酸化層１２０、及び第１の薄膜層１３０が順次的に積層される。

上記のＭＥＭＳチップ製造方法において、順次的に積層される第１の酸化層１２０及び第１の薄膜層１３０は、シリコン基板層１１０の裏面１１４上に形成され、マイクロ電気機械プロセスを実施するときにシリコン基板層の裏面１１４が傷付けられないよう保護する。

ＭＥＭＳチップ１００において、第１の薄膜層１３０は、主として、シリコン基板層１１０の裏面１１４を保護するのに使用される点に留意されたい。第１の薄膜層１３０と第１の酸化層１２０との間には組み合わせ応力があり、シリコン基板層１１０が過度に薄いと、組み合わせ応力によりＭＥＭＳチップに撓みが生じる可能性がある。従って、ＭＥＭＳチップ１００が著しく変形し、ＭＥＭＳチップ１００を使用することができない。

組み合わせ応力によって引き起こされるＭＥＭＳチップ１００の影響を低減するために、ＭＥＭＳチップを製造する方法は更に、熱酸化プロセスを実施することによりシリコン基板層の前面上に主としてＳｉＯ₂から作られる第２の酸化層を成長させるステップを含む。第２の酸化層１４０は、第１の酸化層１２０と同じ材料から作られる。

上記の方法において形成された第１の薄膜層１３０の厚さに対する第１の酸化層１２０の厚さの比は、３〜４の範囲にある。具体的な実施形態において、第１の酸化層１２０の厚さは４００ｎｍであり、第１の薄膜層１３０の厚さは１００ｎｍ、第２の酸化層１４０の厚さは１００ｎｍである。

第１の酸化層１２０、第２の酸化層１４０、及び第１の薄膜層１３０の厚さを妥当な範囲に設定することにより、第１の薄膜層１３０と第１の酸化層１２０との間の組み合わせ応力は、第２の酸化層１４０によって相殺することができ、従って、ＭＥＭＳチップ１００が撓みから保護される。

別の実施形態において、ＭＥＭＳチップ１００を製造する方法は更に、減圧化学蒸着プロセスを実施することによって第２の酸化層上に主として窒化ケイ素から作られた第２の薄膜層を堆積するステップを含み、第２の酸化層の厚さは第１の酸化層の厚さと同じであり、第２の薄膜層の厚さは第１の薄膜層の厚さと同じである。再度図２を参照すると、第２の薄膜層１５０は、減圧化学蒸着プロセスを実施することによって第２の酸化層１４０上に堆積され、第２の薄膜層１５０は、第１の薄膜層１３０と同じ材料から作られ、双方とも窒化ケイ素から作られる。第２の薄膜層１５０は、第２の酸化層１４０の表面上に形成される。

第２の酸化層１４０は、第１の酸化層１２０と同じ厚さを有し、第２の薄膜層１５０は、第１の薄膜層１３０と同じ厚さを有する。従って、シリコン基板層１１０の前面１１２及び裏面１１４に対する組み合わせ応力は同じであり、互いに対して相殺することができ、ＭＥＭＳが撓むのを防止することができる。

実際の製造プロセスにおいて、シリコン基板層１１０に対して熱酸化プロセスを実施するときに、湿式酸化プロセス及びパイプ炉プロセスを同期して実施することにより、第１の酸化層１２０及び第２の酸化層１４０がシリコン基板層１１０の前面１１２及び裏面１１４上に形成される点に留意されたい。加えて、第１の薄膜層１３０及び第２の薄膜層１５０もまた、同期して堆積することができる。

後続のマイクロ電気機械プロセスがＭＥＭＳチップ１００に実施されるときには、第２の酸化層１４０及び第２の薄膜層１５０を除去することができ、関連するプロセスは、シリコン基板層１１０の前面１１２上に実施され、シリコン基板層１１０の前面１１２と裏面１１４の組み合わせ応力は平衡されない。ＳｉＯ₂から作られた酸化層をシリコン基板層１１０の前面１１２上に成長させることができ、第１の酸化層１２０と第１の薄膜層１３０との間の組み合わせ応力は、ＳｉＯ₂から作られた酸化層の厚さを調整することによって平衡にすることができ、従って、ＭＥＭＳチップ１００の撓みが防止される。

本発明の実施形態及び本発明を実施するための最良の形態に関して本発明を説明してきたが、添付の請求項によって定義される本発明の範囲から逸脱することなく様々な修正及び変更を実施することができることは当業者には明らかである。

１００ＭＥＭＳチップ
１１０シリコン基板層
１１２シリコン基板層の前面
１１４シリコン基板層の裏面
１２０第１の酸化層
１３０第１の薄膜層
１４０第２の酸化層
１５０第２の薄膜層

Claims

ＭＥＭＳチップであって、
マイクロ電気機械プロセスのための前面と、前記前面の反対側に位置する裏面とを有し、前記前面及び前記裏面が両方とも研磨面であるシリコン基板層と、
前記シリコン基板層の裏面上に形成され、主としてＳｉＯ₂から作られる第１の酸化層と、
前記第１の酸化層の表面上に形成され、主として窒化ケイ素から作られる第１の薄膜層と、
を備える、ＭＥＭＳチップ。
前記シリコン基板層の前面上に形成された第２の酸化層を更に備える、請求項１に記載のＭＥＭＳチップ。
前記第１の薄膜層の厚さに対する前記第１の酸化層の厚さの比が３〜４の範囲にある、請求項２に記載のＭＥＭＳチップ。
前記第１の酸化層の厚さが４００ｎｍであり、前記第１の薄膜層の厚さが１００ｎｍであり、前記第２の酸化層の厚さが１００ｎｍである、請求項３に記載のＭＥＭＳチップ。
前記第２の酸化層の表面上に形成された第２の薄膜層を更に備え、前記第２の酸化層が前記第１の酸化層と同じ厚さを有し、前記第２の薄膜層が前記第１の薄膜層と同じ厚さを有する、請求項２に記載のＭＥＭＳチップ。
ＭＥＭＳチップを製造する方法であって、
マイクロ電気機械プロセスのための前面と、前記前面の反対側に位置する裏面とを有するシリコン基板層を設けるステップと、
熱酸化プロセスを実施することにより、前記シリコン基板層の裏面上に主としてＳｉＯ₂から作られた第１の酸化層を成長させるステップと、
減圧化学蒸着プロセスを実施することによって前記第１の酸化層上に主として窒化ケイ素から作られた第１の薄膜層を堆積させるステップと、
を含む、方法。
熱酸化プロセスを実施することにより、前記シリコン基板層の前面上に主としてＳｉＯ₂から作られた第２の酸化層を成長させるステップを更に含む、請求項６に記載の方法。
前記第１の薄膜層の厚さに対する前記第１の酸化層の厚さの比が３〜４の範囲にある、請求項７に記載の方法。
前記第１の酸化層の厚さが４００ｎｍであり、前記第１の薄膜層の厚さが１００ｎｍであり、前記第２の酸化層の厚さが１００ｎｍである、請求項８に記載の方法。
減圧化学蒸着プロセスを実施することによって前記第２の酸化層上に主として窒化ケイ素から作られた第２の薄膜層を堆積させるステップを更に含み、前記第２の酸化層が前記第１の酸化層と同じ厚さを有し、前記第２の薄膜層が前記第１の薄膜層と同じ厚さを有する、請求項７に記載の方法。