JP2003017711A - 半導体センサの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板の空洞部上にメンブレン（薄膜構
造部）を形成してなる半導体センサの製造方法におい
て、空洞部形成用のマスクの膜応力を低減し、半導体基
板の変形を極力抑制する。 【解決手段】 マスクとして、減圧ＣＶＤまたは熱酸化
により成膜されたシリコン酸化膜等の圧縮応力を有する
膜と、減圧ＣＶＤにより成膜されたシリコン窒化膜等の
引っ張り応力を有する膜との積層膜であって、その膜応
力が５００ＭＰａ以下の膜部材７を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、空洞部を有する半
導体基板の空洞部上に薄膜構造部を形成してなる半導体
センサの製造方法に関する。

【０００２】

【従来の技術】半導体基板の空洞部上に薄膜構造部（メ
ンブレン）を形成してなる半導体センサは、熱型のフロ
ーセンサ、赤外線センサ、ガスセンサ、圧力センサ等
に、幅広く適用されている。この半導体センサの従来の
一般的な製造方法について、フローセンサの例として図
６に示す。

【０００３】まず、シリコン基板（半導体基板）１の一
面上に、スパッタやプラズマＣＶＤ法により下部絶縁膜
２を形成し（図６（ａ））、その上に、流量検出体やヒ
ータ等よりなる金属膜４、５をパターニング形成し、さ
らに、その上に、スパッタやプラズマＣＶＤ法により上
部絶縁膜６を形成する（図６（ｂ））。こうして、基板
１の一面上に薄膜構造部１０が形成される。

【０００４】次に、シリコン基板１の他面にスパッタや
プラズマＣＶＤ法により、シリコン基板１の他面を被覆
する絶縁層Ｊ７を形成し（図６（ｃ））、この絶縁層Ｊ
７に対してエッチングにより空洞部１ａを形成すべき部
位に開口部を設ける（図６（ｄ））。これにより、当該
絶縁層Ｊ７がマスクとして形成される。

【０００５】そして、マスクＪ７が形成されたシリコン
基板１の他面側から基板１をエッチングすることによ
り、空洞部１ａを形成する（図６（ｅ））。以上のよう
にして、半導体センサを製造していた。

【０００６】

【発明が解決しようとする課題】ところで、本発明者
は、このような半導体センサにおいて、膜中のピンホー
ルを低減する等、薄膜構造部１０の特性を高めるため、
薄膜構造部１０の構成膜として、緻密な膜質の実現が可
能な減圧ＣＶＤ（ＬＰ−ＣＶＤ）法にて形成されたもの
（例えば、ＬＰ−ＳｉＮ膜）を用いようとしている。そ
して、プロセスや製造装置の共有化の観点から、半導体
基板における空洞部形成用のマスクＪ７としても、ＬＰ
−ＣＶＤ法による膜を用いることを考えた。

【０００７】しかしながら、ＬＰ−ＣＶＤ法による膜は
応力（引っ張り応力または圧縮応力）が大きい。例え
ば、上記ＬＰ−ＳｉＮ膜のように引っ張り応力が強い
（約１２００ＭＰａ程度）膜を上記マスクＪ７として用
いたところ、図７（上記図６（ｅ）の下視図相当）に示
す様に、シリコン基板１が変形し、空洞部１ａの開口形
状がゆがんで、薄膜構造部１０の形状に異常（メンブレ
ン形状異常）をきたしたり、ひび割れが生じたりといっ
た問題が生じた。

【０００８】また、従来のように、マスクＪ７がスパッ
タやプラズマＣＶＤにより形成された膜であっても、こ
のような膜は成膜条件等により膜応力が大きくばらつく
ため、結果、強い膜応力が発生した場合、上記した問題
が発生することがある。

【０００９】そこで、本発明は上記問題に鑑み、半導体
基板の空洞部上に薄膜構造部を形成してなる半導体セン
サの製造方法において、空洞部形成用のマスクの膜応力
を低減し、半導体基板の変形を極力抑制することを目的
とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、空洞部（１ａ）を有す
る半導体基板（１）の前記空洞部上に薄膜構造部（１
０）を形成してなる半導体センサの製造方法において、
半導体基板の一面側に薄膜構造部を形成する第１の工程
と、半導体基板の他面側に、半導体基板の他面を被覆し
つつ空洞部を形成すべき部位に開口部を有するマスクを
形成する第２の工程と、マスクが形成された半導体基板
の他面側から半導体基板をエッチングすることにより空
洞部を形成する第３の工程とを備え、マスクとして膜応
力が５００ＭＰａ以下の膜部材（７）を用いることを特
徴とする。

【００１１】本発明のように、空洞部形成用のマスクと
して、膜応力が５００ＭＰａ以下といった弱い引っ張り
応力または圧縮応力を有する膜部材を用いることによ
り、空洞部形成用のマスクの膜応力を低減し、半導体基
板の変形を極力抑制することができる。

【００１２】また、請求項２に記載の発明では、膜部材
として、膜応力が圧縮応力を有する膜（７１）と膜応力
が引っ張り応力を有する膜（７２、７３）とが積層され
た積層膜（７ａ）を用いることを特徴とする。

【００１３】本発明のような積層膜を用いることによ
り、請求項１の発明の効果を適切に実現することができ
る。具体的には、圧縮応力を有する膜として減圧ＣＶＤ
または熱酸化により成膜されたシリコン酸化膜等、引っ
張り応力を有する膜として減圧ＣＶＤにより成膜された
シリコン窒化膜等を用いることができる。

【００１４】また、請求項３に記載の発明では、薄膜構
造部（１０）は、少なくとも一部が膜部材（７）の構成
材料を用いて形成されたものであり、第１の工程におい
て、半導体基板の一面側に膜部材の構成材料を成膜する
ときに同時に、半導体基板の他面側にも膜部材の構成材
料を成膜することを特徴とする。

【００１５】本発明のように、薄膜構造部の少なくとも
一部が膜部材の構成材料を用いて形成されている場合、
第１の工程（薄膜構造部を形成する工程）において、第
２の工程（マスクを形成する工程）の一部を同時に行う
ことができるため、工程の簡略化が図れる。

【００１６】また、請求項４に記載の発明では、空洞部
（１ａ）を有する半導体基板（１）の空洞部上に薄膜構
造部（１０）を形成してなる半導体センサの製造方法に
おいて、上記請求項１の製造方法と同様に、第１の工程
（薄膜構造部形成工程）、第２の工程（マスク形成工
程）、第３の工程（空洞部形成工程）を備え、更に、第
１の工程では、薄膜構造部を形成するとともに、半導体
基板の他面側にも薄膜構造部の材料と同一の材料により
被覆層（８）を形成するようにし、第１の工程の後、半
導体基板の他面側に形成された被覆層を除去するととも
に、半導体基板の他面側を研磨して半導体基板を薄肉化
し、続いて、第２の工程、第３の工程を行うようにし、
マスクとして膜応力が５００ＭＰａ以下の膜部材（７）
を用いることを特徴とする。

【００１７】本発明によれば、上記請求項１の製造方法
と同様に、空洞部形成用のマスクの膜応力を低減し、半
導体基板の変形を極力抑制することができるとともに、
次に述べるような効果を有する。

【００１８】まず、第１の工程は、薄膜構造部を形成す
るとともに、半導体基板の他面側にも薄膜構造部の材料
と同一の材料により被覆層を形成するものであるから、
薄膜構造部の形成時に半導体基板の他面側をマスキング
する必要が無くなり、工程の簡略化が図れる。

【００１９】そして、薄膜部形成工程において、半導体
基板の他面に形成された膜すなわち被覆層を、後工程で
研磨やエッチング等により除去し、改めて、マスクとし
ての膜部材を形成するようにしているため、当該膜部材
の膜応力制御をより精度良く行うことが可能になる。

【００２０】また、第１の工程の後、半導体基板の他面
側にて被覆層を除去するとともに研磨を行って半導体基
板を薄肉化するようにしているから、空洞部を形成する
ためのエッチング時間を短くする等のために半導体基板
を薄肉化する場合にも、十分に対応可能な製造方法を実
現することができる。

【００２１】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。

【００２２】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。本実施形態は、本発明の半導体セン
サをフローセンサに具体化したものとして説明する。図
１は、本実施形態に係るフローセンサＳ１の斜視図であ
り、図２はこのフローセンサＳ１の断面図であって、図
１におけるＡ−Ａ断面を模式的に示す図である。

【００２３】１は、半導体基板であり、本例では単結晶
シリコン等で形成されたシリコン基板より構成されてい
る。図２に示す様に、半導体基板１には、一面（図中の
上面）から他面（図中の下面）へと貫通する空洞部１ａ
が形成されている。

【００２４】半導体基板１の一面上には、空洞部１ａ上
を覆うように、下部絶縁膜２が形成されている。この下
部絶縁膜２は、シリコン窒化膜（ＳｉＮ）やシリコン酸
化膜（ＳｉＯ₂）等よりなるものである。

【００２５】下部絶縁膜２の上には、流体温度計３およ
び流量検出体（測温体）４が形成されるとともにヒータ
（発熱体）５が形成されている。これら部材３、４、５
は、図１に示す様に、蛇行形状にパターニングされた流
量検出用の配線部であり、Ｐｔ等の抵抗体膜（金属膜）
により構成されている。

【００２６】流体温度計３、流量検出体４およびヒータ
５は、流体の流れの方向（図１中の白抜き矢印で示す）
に対し、上流側からその順で配置されている。流体温度
計３は、流体の温度を検出するもので、ヒータ５の熱が
その温度検出に影響を及ぼさないようにヒータ５から十
分離隔した位置に配設されている。ヒータ５は、流体温
度計３で検出された温度より一定温度高い基準温度にな
るように、図示しない制御回路によって制御される。

【００２７】また、これら配線部３〜５および下部絶縁
膜２の上には、上部絶縁膜６が形成されている。この上
部絶縁膜６は、シリコン酸化膜やシリコン窒化膜等より
なるものである。こうして、空洞部１ａ上においては、
上記流量検出体４およびヒータ５が下部絶縁膜２と上部
絶縁膜６とに挟まれた積層構造を有するメンブレン（薄
膜構造部）１０が形成されている。

【００２８】また、半導体基板１の他面には、空洞部１
ａを形成するためのマスクとして用いられた膜部材７が
形成されている。この膜部材７は、薄膜構造部１０の一
部を構成する絶縁膜２、６の材料により構成されてお
り、膜応力が５００ＭＰａ以下といった弱い引っ張り応
力または圧縮応力を有するものである。

【００２９】例えば、膜部材７は、半導体基板１の他面
側から順次、減圧ＣＶＤ（ＬＰ−ＣＶＤ）法または熱酸
化により形成されたシリコン酸化膜、ＬＰ−ＣＶＤによ
り成膜されたシリコン窒化膜が積層されてなる積層膜に
することができる。

【００３０】このようなフローセンサＳ１では、流体温
度計３から得られる流体温度よりも一定温度高い温度に
なるようにヒータ５を駆動する。そして、流体が流れる
ことにより、図１の白抜き矢印で示す順流においては、
流量検出体４は熱を奪われて温度が下がり、白抜き矢印
の逆方向である逆流では熱が運ばれて温度が上がるた
め、この流量検出体４と流体温度計３との温度差から流
体の流量および流れ方向を検出するものである。このと
き、流体温度計３および流量検出体４を形成している金
属配線の抵抗値変動から温度を測定（検出）している。

【００３１】次に、上記フローセンサＳ１の構成に基づ
き、本実施形態に係る半導体センサの製造方法につい
て、図３に示す第１の例、図４に示す第２の例、図５に
示す第３の例について、それぞれ述べる。図３〜図５
は、上記図２に対応した断面にて製造工程途中の状態を
示すものであり、流体温度計３は省略し、流量検出体４
およびヒータ５は簡略化して示してある。

【００３２】［製造方法の第１の例］まず、図３（ａ）
に示す様に、半導体基板として単結晶のシリコン基板１
を用意し、シリコン基板１の一面と他面の両面を研磨等
にて鏡面化した後、シリコン基板１の一面側および他面
側に、ＬＰ−ＣＶＤ法または熱酸化法によりシリコン酸
化膜２１、７１を成膜する。このシリコン酸化膜２１、
７１は、強い圧縮応力を有する膜となる。

【００３３】次に、図３（ｂ）に示す様に、シリコン基
板１の両面においてシリコン酸化膜２１、７１を被覆す
るように、ＬＰ−ＣＶＤ法によりシリコン窒化膜（ＬＰ
−ＳｉＮ膜）２２、７２を成膜する。このＬＰ−ＳｉＮ
膜２２、７２は、強い引っ張り応力を有する膜である。
これにより、シリコン基板１の一面側においては、シリ
コン酸化膜２１、ＬＰ−ＳｉＮ膜２２が順次積層されて
なる下部絶縁膜２が形成される（下部絶縁膜形成工
程）。

【００３４】次に、図３（ｃ）に示す工程では、まず、
配線部３〜５の構成材料としてＰｔ膜を真空蒸着等によ
り下部絶縁膜２の上に堆積させ、当該Ｐｔ膜をエッチン
グ等により流体温度計３、流量検出体４およびヒータ５
の配線形状にパターニングする。これにより、配線部３
〜５すなわち流体温度計３、流量検出体４およびヒータ
５が形成される（配線部形成工程）。

【００３５】続いて、シリコン基板１の一面側および他
面側に、ＬＰ−ＣＶＤ法によりＬＰ−ＣＶＤ膜６ａ、７
３を形成する。これにより、シリコン基板１の一面側に
形成されたＬＰ−ＣＶＤ膜６ａは、流体温度計３、流量
検出体４およびヒータ５を被覆して各配線部間を絶縁す
る上部絶縁膜６となる。

【００３６】一方、シリコン基板１の他面側では、シリ
コン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３の３層が積
層され、これら３層７１〜７３により膜部材７を構成す
る積層膜７ａが形成される（上部絶縁膜およびマスク用
積層膜形成工程）。この工程の終了に伴い、シリコン基
板１の一面側にメンブレン（薄膜構造部）１０が形成さ
れる。

【００３７】次に、図３（ｄ）に示す様に、シリコン基
板１の他面側において、フッ酸等のウェットエッチング
やドライエッチング等により、上記積層膜７ａの一部を
エッチング除去し、空洞部１ａが形成される予定の部位
に開口部を形成する。こうして、開口部が形成された積
層膜７ａは、シリコン基板１の他面を被覆しつつ空洞部
１ａを形成すべき部位に開口部を有するマスクすなわち
上記膜部材７として形成される（マスク形成工程）。

【００３８】次に、図３（ｅ）に示す様に、膜部材７を
マスクとしてＴＭＡＨ（水酸化テトラメチルアンモニウ
ム）やＫＯＨの水溶液等を用いたシリコンの異方性エッ
チング等を行うことにより、シリコン基板１の他面側か
らシリコン基板１をエッチングし、空洞部１ａを形成す
る（空洞部形成工程）。

【００３９】こうして、上記した各工程を経て、空洞部
１ａを有する半導体基板１の空洞部１ａ上にメンブレン
１０を形成してなるフローセンサＳ１を適切に製造する
ことができる。以上が製造方法の第１の例である。

【００４０】この第１の例においては、シリコン酸化膜
２１、７１の形成工程〜上部絶縁膜およびマスク用積層
膜形成工程までが、本発明でいう第１の工程であり、シ
リコン酸化膜２１、７１の形成工程〜マスク形成工程ま
でのうち配線部形成工程を除いた工程が、本発明でいう
第２の工程であり、空洞部形成工程が本発明でいう第３
の工程である。

【００４１】そして、本例では、空洞部形成用のマスク
として、膜応力が５００ＭＰａ以下といった弱い引っ張
り応力または圧縮応力を有する膜部材７を用いることに
より、空洞部形成用のマスクの膜応力を低減し、シリコ
ン基板１の変形を極力抑制することができる。

【００４２】実際に、本発明者の実験検討によれば、膜
部材７の膜応力が弱い引っ張り応力（５００ＭＰａ以
下）もしくは圧縮応力の範囲にあれば、シリコン基板１
において、空洞部１ａの開口形状がゆがんで、メンブレ
ン形状異常をきたしたり、ひび割れが生じたりといった
問題は生じなかった。

【００４３】ここにおいて、ＬＰ−ＳｉＮ膜の応力は、
１２００ＭＰａ程度の引っ張り応力であり、熱酸化によ
るシリコン酸化膜の応力は、−２００〜−２８０ＭＰａ
程度の圧縮応力である。また、ＬＰ−ＣＶＤによるシリ
コン酸化膜も実際は、その後に行われる配線部形成後の
アニール処理等によって、熱酸化によるものと同程度の
膜応力となる。

【００４４】このような膜応力の関係から、膜部材７の
膜応力を５００ＭＰａ以下の範囲とするには、本例の膜
部材７を構成するシリコン酸化膜７１とＬＰ−ＳｉＮ膜
７２、７３との膜厚の比を、２．５：１以上（シリコン
酸化膜の膜厚：ＬＰ−ＳｉＮ膜の膜厚）とすることで実
現可能である。

【００４５】また、本例では、メンブレン１０の一部と
して構成される下部絶縁膜２（シリコン酸化膜２１、Ｌ
Ｐ−ＳｉＮ膜２２）および上部絶縁膜６（ＬＰ−ＳｉＮ
膜６ａ）が、膜部材７と同じ材料（シリコン酸化膜７
１、ＬＰ−ＳｉＮ膜７２、７３）を用いて形成されたも
のである。

【００４６】そのため、第１の工程において、シリコン
基板１の一面側に膜部材７の構成材料を成膜するときに
同時に、シリコン基板１の他面側にも膜部材７の構成材
料を成膜するようにしている。具体的には、第１の工程
のうち下部絶縁膜形成工程、上部絶縁膜およびマスク用
積層膜形成工程において、シリコン酸化膜７１、ＬＰ−
ＳｉＮ膜７２、７３を成膜することにより、マスクとし
ての膜部材７となる積層膜７ａを形成している。

【００４７】よって、本例によれば、第１の工程（薄膜
構造部を形成する工程）において、第２の工程（マスク
を形成する工程）の一部を同時に行うことができるた
め、工程の簡略化が図れる。

【００４８】なお、本第１の例においては、メンブレン
１０の最表面のＬＰ−ＳｉＮ膜６ａをプラズマＣＶＤま
たはスパッタにより形成されたシリコン窒化膜に変えて
も良い。この場合、プラズマＣＶＤまたはスパッタにお
いては、成膜面が限定されるため、シリコン基板１の他
面側では成膜が行われず、膜部材７を構成するのは、シ
リコン基板１の他面寄りの２つの膜７１、７２となる。

【００４９】［製造方法の第２の例］まず、図４
（ａ）、（ｂ）に示す工程では、上記第１の例における
図３（ａ）、（ｂ）に示す工程と同様に、用意されたシ
リコン基板１の一面側では、シリコン酸化膜２１、ＬＰ
−ＳｉＮ膜２２を成膜し、他面側では、シリコン酸化膜
７１、ＬＰ−ＳｉＮ膜７２を成膜する。

【００５０】次に、図４（ｃ）に示す工程では、まず、
スパッタやプラズマＣＶＤによりシリコン酸化膜２３を
形成する。これにより、シリコン基板１の一面側におい
て、３つの膜２１〜２３が積層されてなる本例の下部絶
縁膜２が形成される。本例では、ここまでが下部絶縁膜
形成工程である。

【００５１】そして、上記第１の例と同様に、配線部形
成工程を行い、配線部３〜５を形成する。続いて、シリ
コン基板１の一面側にて、スパッタやプラズマＣＶＤに
よりシリコン酸化膜６１を形成する。続いて、シリコン
基板１の一面側および他面側に、ＬＰ−ＣＶＤ法により
ＬＰ−ＣＶＤ膜６ａ、７３を形成する。

【００５２】これにより、シリコン基板１の一面側に形
成されたシリコン酸化膜６１とＬＰ−ＣＶＤ膜６ａとの
積層膜が、上部絶縁膜６となる。一方、シリコン基板１
の他面側では、上記第１の例と同様、シリコン酸化膜７
１、ＬＰ−ＳｉＮ膜７２、７３の３層が、積層膜７ａと
して形成される。ここまでが、本第２の例における上部
絶縁膜およびマスク用積層膜形成工程であり、この工程
の終了に伴い、シリコン基板１の一面側にメンブレン１
０が形成される。

【００５３】次に、図４（ｄ）、（ｅ）に示す工程で
は、上記第１の例と同様に、マスク形成工程を行って、
積層膜７ａに開口部を形成して膜部材７を形成し、この
膜部材７をマスクとして空洞部形成工程を行い、空洞部
１ａを形成する。こうして、フローセンサＳ１を製造す
ることができる。以上が製造方法の第２の例である。

【００５４】この第２の例においては、シリコン酸化膜
２１、７１の形成工程〜上部絶縁膜およびマスク用積層
膜形成工程までが、本発明でいう第１の工程であり、シ
リコン酸化膜２１、７１の形成工程〜マスク形成工程ま
でのうちスパッタやプラズマＣＶＤによるシリコン酸化
膜２３、６１の形成工程及び配線部形成工程を除いた工
程が、本発明でいう第２の工程であり、空洞部形成工程
が本発明でいう第３の工程である。

【００５５】そして、本例においても、上記第１の例と
同様、３つの膜７１〜７３が積層され膜応力が５００Ｍ
Ｐａ以下である膜部材７を、空洞部形成用のマスクとし
て用いることにより、該マスクの膜応力を低減し、シリ
コン基板１の変形を極力抑制することができる。

【００５６】また、上記第１の例では、マスクである膜
部材７の積層構造が、メンブレン１０の絶縁膜の積層構
造と同一であったが、本第２の例では、メンブレン１０
の絶縁膜には、膜部材７の構成膜以外に、スパッタやプ
ラズマＣＶＤにより成膜したシリコン酸化膜を用いた点
が、第１の例とは異なっている。

【００５７】しかし、本例においても、メンブレン１０
の一部として構成されるシリコン酸化膜２１、ＬＰ−Ｓ
ｉＮ膜２２、ＬＰ−ＳｉＮ膜６ａが、膜部材７と同じ材
料（シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３）
を用いて形成されたものであるため、第１の工程（薄膜
構造部を形成する工程）において、第２の工程（マスク
を形成する工程）の一部を同時に行うことができ、工程
の簡略化が図れる。

【００５８】また、本第２の例においても、メンブレン
１０の最表面のＬＰ−ＳｉＮ膜６ａをプラズマＣＶＤま
たはスパッタにより形成されたシリコン窒化膜に変えて
も良く、その場合、膜部材７を構成するのは、シリコン
基板１の他面寄りの２つの膜７１、７２となる。

【００５９】［製造方法の第３の例］まず、図５
（ａ）、（ｂ）に示す工程では、上記第１の例における
図３（ａ）、（ｂ）に示す工程と同様に、用意されたシ
リコン基板１の一面側では、シリコン酸化膜２１、ＬＰ
−ＳｉＮ膜２２を成膜し、他面側では、シリコン酸化膜
７１、ＬＰ−ＳｉＮ膜７２を成膜する。

【００６０】次に、図５（ｃ）に示す工程では、上記第
２の例と同様に、スパッタやプラズマＣＶＤによりシリ
コン酸化膜２３を形成し、シリコン基板１の一面側にお
いて、３つの膜２１〜２３が積層されてなる下部絶縁膜
２を形成する。本例でも、ここまでが下部絶縁膜形成工
程である。

【００６１】そして、上記第２の例と同様に、配線部形
成工程を行い、配線部３〜５を形成した後、シリコン基
板１の一面側にて、スパッタやプラズマＣＶＤによりシ
リコン酸化膜６１を形成し、続いて、シリコン基板１の
一面側および他面側に、ＬＰ−ＣＶＤ法によりＬＰ−Ｃ
ＶＤ膜６ａ、７３を形成する。

【００６２】これにより、シリコン基板１の一面側に形
成されたシリコン酸化膜６１とＬＰ−ＣＶＤ膜６ａとの
積層膜が、上部絶縁膜６となる。一方、シリコン基板１
の他面側では、上記第１の例と同様、シリコン酸化膜７
１、ＬＰ−ＳｉＮ膜７２、７３の３層が、積層膜８とし
て形成されるが、この積層膜８は、後の工程にて除去さ
れる被覆層であり、マスク用の積層膜ではない。

【００６３】従って、本第３の例では、ここまでは、上
部絶縁膜工程であり、シリコン酸化膜２１、７１の形成
工程〜上部絶縁膜形成工程までが、メンブレン（薄膜構
造部）を形成する第１の工程である。そして、この第１
の工程では、シリコン基板１の他面側にもメンブレン１
０の材料と同一の材料により積層膜（被覆層）８が形成
される。

【００６４】このように第１の工程を行った後、本例で
は、シリコン基板１の他面側に形成された積層膜（被覆
層）８を除去するとともに、シリコン基板１の他面側を
研磨してシリコン基板１を薄肉化する（被覆層の除去お
よび基板研磨工程）。積層膜（被覆層）８の除去は、エ
ッチングや研磨、研削等、機械的または化学的な除去方
法を採用することができる。

【００６５】この被覆層の除去および基板研磨工程の
後、本例では、本発明の第２の工程としてのマスク形成
工程を行う。まず、シリコン基板１の他面側に、ＬＰ−
ＣＶＤまたは熱酸化によりシリコン酸化膜７１を成膜
し、さらに、ＬＰ−ＣＶＤ法によりＬＰ−ＳｉＮ膜７２
を成膜する。

【００６６】そして、これら２つの膜７１、７２が積層
されてなる積層膜に対して空洞部１ａが形成される予定
の部位に開口部を形成し、マスクとしての膜部材７を形
成する。ここまでが、本例のマスク形成工程であり、こ
のときのワークの状態が図５（ｄ）に示される。

【００６７】次に、図５（ｅ）に示すように、上記第１
の例と同様に、空洞部形成工程を行い、空洞部１ａを形
成する。こうして、フローセンサＳ１を製造することが
できる。以上が製造方法の第３の例である。

【００６８】そして、本例においても、２つの膜７１、
７２が積層され膜応力が５００ＭＰａ以下である膜部材
７を、空洞部形成用のマスクとして用いることにより、
該マスクの膜応力を低減し、シリコン基板１の変形を極
力抑制することができる。

【００６９】また、本例では、基板１の一面側にメンブ
レン１０を形成するとともに、基板１の他面側にもメン
ブレン１０の材料と同一の材料により被覆層８を形成す
るが、この被覆層８は後で除去されるものである。

【００７０】例えば、上記第２の例では、マスク用積層
膜７ａがメンブレン１０と同時に形成されるが、メンブ
レン１０の成膜条件によっては、その積層膜７ａの膜応
力が所望の応力範囲になりにくい可能性がある。そのよ
うな場合、メンブレン１０の形成時には基板１の他面を
マスキングすることが好ましい。

【００７１】しかし、本第３の例では、メンブレンと同
時にシリコン基板１の他面に形成された被覆層８をいっ
たん除去し、改めて、マスクとしての膜部材７を形成す
るようにしているため、膜部材７に合わせた成膜条件を
選択でき、膜応力を制御しやすい。よって、メンブレン
１０の形成時に基板１の他面側をマスキングする必要が
無くなり、工程の簡略化が図れる。

【００７２】また、本例においては、被覆層８をいった
ん除去してしまうことによる上記の効果があるので、メ
ンブレン１０のすべての構成材料が、マスクである膜部
材７とは異なる材料（例えばスパッタ法やプラズマＣＶ
Ｄ法による酸化膜や窒化膜）であっても良い。

【００７３】また、本例では、シリコン基板１の他面側
にて被覆層８を除去するとともに研磨を行って基板１を
薄肉化するようにしているから、空洞部１ａを形成する
ためのエッチング時間を短くする等のために、基板１を
薄肉化する場合にも、十分に対応可能である。

【００７４】（他の実施形態）なお、膜部材としては、
ＬＰ−ＣＶＤ法または熱酸化法により成膜されたシリコ
ン酸化膜とＬＰ−ＳｉＮ膜との積層膜以外にも、膜応力
を５００ＭＰａ以下の範囲とした膜であれば、限定され
るものではない。

【００７５】また、本発明は、上記フローセンサに限ら
ず、半導体基板の空洞部上に薄膜構造部（メンブレン）
を形成してなる半導体センサとして、赤外線センサ、ガ
スセンサ、圧力センサ等に幅広く適用可能である。

【図面の簡単な説明】

【図１】本発明の実施形態に係るフローセンサの斜視図
である。

【図２】図１中のＡ−Ａ概略断面図である。

【図３】上記実施形態に係る半導体センサの製造方法の
第１の例を示す工程図である。

【図４】上記実施形態に係る半導体センサの製造方法の
第２の例を示す工程図である。

【図５】上記実施形態に係る半導体センサの製造方法の
第３の例を示す工程図である。

【図６】従来の一般的な半導体センサの製造方法を示す
工程図である。

【図７】空洞部形成用のマスクの膜応力による半導体基
板の変形の様子を示す平面図である。

【符号の説明】

１…半導体基板、１ａ…空洞部、７…膜部材、７ａ…積
層膜、８…積層膜（被覆層）、７１…シリコン酸化膜、
７２、７３…ＬＰ−ＳｉＮ膜。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 空洞部（１ａ）を有する半導体基板
   （１）の前記空洞部上に薄膜構造部（１０）を形成して
   なる半導体センサの製造方法において、 前記半導体基板の一面側に前記薄膜構造部を形成する第
   １の工程と、 前記半導体基板の他面側に、前記半導体基板の他面を被
   覆しつつ前記空洞部を形成すべき部位に開口部を有する
   マスクを形成する第２の工程と、 前記マスクが形成された前記半導体基板の他面側から前
   記半導体基板をエッチングすることにより、前記空洞部
   を形成する第３の工程とを備え、 前記マスクとして膜応力が５００ＭＰａ以下の膜部材
   （７）を用いることを特徴とする半導体センサの製造方
   法。
2. 【請求項２】 前記膜部材として、膜応力が圧縮応力を
   有する膜（７１）と膜応力が引っ張り応力を有する膜
   （７２、７３）とが積層された積層膜（７ａ）を用いる
   ことを特徴とする請求項１に記載の半導体センサの製造
   方法。
3. 【請求項３】 前記薄膜構造部（１０）は、少なくとも
   一部が前記膜部材（７）の構成材料を用いて形成された
   ものであり、 前記第１の工程において、前記半導体基板の一面側に前
   記膜部材の構成材料を成膜するときに同時に、前記半導
   体基板の他面側にも前記膜部材の構成材料を成膜するこ
   とを特徴とする請求項１または２に記載の半導体センサ
   の製造方法。
4. 【請求項４】 空洞部（１ａ）を有する半導体基板
   （１）の前記空洞部上に薄膜構造部（１０）を形成して
   なる半導体センサの製造方法において、 前記半導体基板の一面側に前記薄膜構造部を形成する第
   １の工程と、 前記半導体基板の他面側に、前記半導体基板の他面を被
   覆しつつ前記空洞部を形成すべき部位に開口部を有する
   マスクを形成する第２の工程と、 前記マスクが形成された前記半導体基板の他面側から前
   記半導体基板をエッチングすることにより、前記空洞部
   を形成する第３の工程とを備え、 前記第１の工程では、前記薄膜構造部を形成するととも
   に、前記半導体基板の他面側にも前記薄膜構造部の材料
   と同一の材料により被覆層（８）を形成するようにし、 前記第１の工程の後、前記半導体基板の他面側に形成さ
   れた前記被覆層を除去するとともに、前記半導体基板の
   他面側を研磨して前記半導体基板を薄肉化し、続いて、
   前記第２の工程、前記第３の工程を行うようにし、 前記マスクとして膜応力が５００ＭＰａ以下の膜部材
   （７）を用いることを特徴とする半導体センサの製造方
   法。