KR100849570B1 - 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서 - Google Patents

박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서 Download PDF

Info

Publication number
KR100849570B1
KR100849570B1 KR1020060130575A KR20060130575A KR100849570B1 KR 100849570 B1 KR100849570 B1 KR 100849570B1 KR 1020060130575 A KR1020060130575 A KR 1020060130575A KR 20060130575 A KR20060130575 A KR 20060130575A KR 100849570 B1 KR100849570 B1 KR 100849570B1
Authority
KR
South Korea
Prior art keywords
film
layer film
thin film
upper layer
lower layer
Prior art date
Application number
KR1020060130575A
Other languages
English (en)
Other versions
KR20070085024A (ko
Inventor
다카시 카사이
슈이치 와카바야시
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20070085024A publication Critical patent/KR20070085024A/ko
Application granted granted Critical
Publication of KR100849570B1 publication Critical patent/KR100849570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0167—Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Measuring Fluid Pressure (AREA)
  • Gyroscopes (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 기계적 응력이 제어된 약한 인장 응력을 가지며, 또한, 도통화된 박막 구조체를 형성하기 위한 방법을 제공하는 것으로, 이를 위한 수단으로서, Si 등의 기판(32) 위에 폴리실리콘 박막으로 이루어지는 하층막(35)을 형성한 후, 하층막(35)에 P 등의 불순물을 도프하여 열 확산시킴으로서 하층막(35)을 도통화시킨다. 뒤이어, 하층막(35)의 위에, 성막되었을 뿐이고 도통화되어 있지 않은 폴리실리콘 박막으로 이루어지는 상층막(36)을 성막한다. 상층막(36)은, 하층막(35)의 압축 응력과 같은 정도의 인장 응력을 갖고 있고, 하층막(35) 및 상층막(36)으로 이루어지는 박막 구조체(A)는 전체로서 약한 인장 응력을 갖도록 조정되어 있다.
센싱용 디바이스, 기판, 절연막, 하층막, 상층막

Description

박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력 센서 및 가속도 센서{Thin film structure body and formation method thereof, vibrating sensor, pressure sensor and degree of acceleration sensor}
도 1은 종래예를 설명하는 개략도.
도 2는 다른 종래예를 설명하는 개략도.
도 3은 발명의 실시예 1에 의한 센싱용 디바이스를 도시하는 개략 단면도.
도 4의 (a) 내지 도 4의 (c)는 실시예 1에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도.
도 5의 (a) 내지 도 5의 (c)는 실시예 1에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도로서, 도 4의 (c)의 후의 공정을 도시하는 도면.
도 6의 (a) 및 도 6의 (b)는 실시예 1에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도로서, 도 5의 (c)의 후의 공정을 도시하는 도면.
도 7은 발명의 실시예 2에 의한 센싱용 디바이스를 도시하는 개략 단면도.
도 8의 (a) 내지 도 8의 (c)는 실시예 2에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도.
도 9의 (a) 내지 도 9의 (d)는 실시예 2에 의한 센싱용 디바이스의 제조 공 정을 설명하는 개략 단면도로서, 도 8의 (c)의 후의 공정을 도시하는 도면.
도 10은 실시예 2의 변형예에 의한 센싱용 디바이스를 도시하는 개략 단면도.
도 11의 (a) 내지 도 11의 (c)는 실시예 2의 변형예에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도.
도 12의 (a) 내지 도 12의 (d)는, 실시예 2의 변형예에 의한 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도로서, 도 11의 (c)의 후의 공정을 도시하는 도면.
도 13은 본 발명의 실시예 3에 의한 센싱용 디바이스를 도시하는 개략 단면도.
도 14의 (a) 내지 도 14의 (c)는 실시예 3의 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도.
도 15의 (a) 및 도 15의 (b)는 실시예 3의 센싱용 디바이스의 제조 공정을 설명하는 개략 단면도로서, 도 14의 (c)의 후의 공정을 도시하는 도면.
도 16은 본 발명에 관한 진동 센서를 도시하는 개략 단면도.
도 17은 본 발명에 관한 압력 센서를 도시하는 개략 단면도.
도 18은 정전용량형의 가속도 센서의 구조를 도시하는 평면도.
도 19는 정전용량형의 자이로스코프 센서의 구조를 도시하는 평면도.
(도면의 주요부분에 대한 부호의 설명)
31 : 센싱용 디바이스 32 : 기판
34 : 절연막 35 : 하층막
36 : 상층막 37 : 개구부
38 : 불순물 소스 39 : 결함 방지막
51 : 센싱용 디바이스 52 : 에칭 스톱층
53 : 개구부 61 : 센싱용 디바이스
71 : 센싱용 디바이스 72 : 전기 배선부
81 : 진동 센서 91 : 압력 센서
101 : 가속도 센서 111 : 자이로스코프 센서
A : 박막 구조체
본 발명은, 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력 센서 및 가속도 센서에 관한 것이다. 특히, 본 발명은, 복수장의 폴리실리콘 박막을 조합한 박막 구조체의 형성 방법과, 해당 방법에 의해 형성된 박막 구조체와, 해당 박막 구조체를 센싱부에 구비한 진동 센서, 압력 센서 및 가속도 센서에 관한 것이다.
진동 센서나 가속도 센서, 자이로스코프 센서 등에서는, 센싱부에 폴리실리콘 박막을 이용한 것이 있고, 이들의 센서에서는 폴리실리콘 박막의 주위가 기판에 지지되어서 폴리실리콘 박막이 3차원적인 구조체를 이루고 있다. 이와 같은 용도의 폴리실리콘 박막에서는, 전기 신호를 외부로 취출할 필요 때문에, 전기적으로 도통화되어 있어야 한다. 폴리실리콘 박막을 도통화하는 방법으로서는, 불순물을 도프함으로서 폴리실리콘 박막 중에 불순물을 확산시키는 방법이 일반적이다.
그러나, 폴리실리콘 박막에 불순물을 도입하여 도통화시키면, 이 도통화 처리에 의해 폴리실리콘 박막의 내부에 압축 응력이 발생하기 때문에, 각종 센서에 이상을 가져온다. 예를 들면, 진동 센서(마이크로폰)나 자이로스코프 센서 등의 진동형의 센서에서는, 도통화된 폴리실리콘 박막이 진동막으로서 사용되고 있는데, 이들의 진동형의 센서에서는 폴리실리콘 박막의 내부 응력이 진동 특성에 크게 영향을 주고, 센서 정밀도에 영향을 준다. 특히, 폴리실리콘 박막에 압축 응력이 생기고 있는 경우에는, 진동막이 좌굴(buckle)을 일으켜서 전혀 진동이 일어나지 않게 될 우려가 있다. 또한, 가속도 센서(빗살형 가속도 센서) 등의 정전용량형의 센서에서는, 폴리실리콘 박막에 압축 응력이 생기면 압축 응력의 영향을 받아서 폴리실리콘 박막이 휘거나 좌굴을 일으키거나 하여, 센싱부의 정전용량이 변화하여 센서 정밀도에 크게 영향을 준다.
이와 같이, 센싱용에 이용되는 폴리실리콘 박막에서는 전기 신호를 취출하기 위해 도전성이 필요하지만, 도전성을 주기 위해 불순물을 도입하면, 불순물 도입 후의 열처리에 의해 폴리실리콘 박막에 압축 응력이 발생하고, 센서 정밀도에 악영향을 가져온다. 역으로, 폴리실리콘 박막에 인장 응력을 유지시키고자 하면, 폴리실리콘 박막에 도전성을 부여하는 것이 곤란하게 되어, 상반되는 문제가 있다.
이 때문에 특허 문헌 1에 개시된 발명에서는, 도 1에 도시하는 바와 같이, 동조건으로 성막된 복수의 폴리실리콘 박막(13, 15, 17, 19)과 보조층(14, 16, 18)을 조합시킨 박막 구진체를 희생층(12)을 사이에 두고 기판(11)의 위에 형성하고, 폴리실리콘 박막(13, 15, 17, 19)과 보조층(14, 16, 18)를 조합시킴으로서 저응력의 박막 구조체를 실현하고자 하고 있다.
그러나, 이와 같은 박막 구조체에서는, 그 내부에 생기는 응력의 제어와 전기 저항의 저저항화의 공정을 양립시킬 수가 없었다. 특허 문헌 1에 기재되어 있는 방법에서는, 박막 구조체의 전기 저항을 내리기 위해, 각각 상응하는 부분층의 석출 후에 불순물을 주입하거나, 박막 구조체 전체가 완성된 후에 주입하거나 하고 있지만, 이와 같은 방법에서는 임의로 인장 응력을 얻을 수는 없었다. 그 이유는, 인(P) 등의 불순물은, 압축원으로서 작용하기 때문에, 불순물이 도입된 막에 압축 응력이 생겨서, 약한 인장 응력을 실현할 수 없기 때문이다(비특허 문헌 1 참조). 또한, 이와 같은 박막 구조체에서는, 보조층(14, 16, 18)이 장애로 되어 불순물의 확산이 진행하지 않거나, 불순물을 확산시키는 공정에서 폴리실리콘 박막(13, 15, 17, 19)의 응력 변화가 커져서, 응력 제어가 곤란하였다.
또한, 다른 방법으로서는, 특허 문헌 2에 개시되어 있을 것같은 방법이 제안되어 있다. 이 방법에서는, 도 2에 도시하는 바와 같이, 기판(21)의 위에 다층의 폴리실리콘 박막(22 내지 27)을 적층하고 있다. 그리고, LPCVD법으로 성막되는 폴리실리콘 박막은, 성막 조건을 변화시킴으로서 압축 응력으로도 인장 응력으로도 되는 것을 이용하고, 각 폴리실리콘 박막(22 내지 27)의 성막시의 온도를 변화시킴 으로서, 압축 응력을 갖는 박막과 인장 응력을 갖는 박막을 생성시키고, 이들을 조합함으로서 저응력의 박막 구제체를 실현하고자 하고 있다.
그러나, 폴리실리콘 박막은, 불순물을 도입한 후, 그 불순물을 열확산시키지 않으면 저항치가 높아지기 때문에, 이와 같은 방법으로 제작된 박막 구조체는 저항치가 높고, 전기 신호를 취출할 필요가 있는 센싱용 디바이스로서는 사용할 수가 없었다. 즉, 특허 문헌 2와 같은 방법에서는, 인장 응력을 갖는 폴리실리콘 박막과 압축응력을 갖는 폴리실리콘 박막 사이에 자연산화막 등의 보조층이 존재하지 않는 것을 특징으로 하고 있고, 폴리실리콘 박막의 각 층을 연속적으로 성막하고 있다. 그 때문에, 폴리실리콘 박막의 각 층을 성막하는 도중에 폴리실리콘 박막을 도통화 처리할 수가 없어서, 박막 구조체를 도통화할 수가 없었다. 이 방법으로도, 폴리실리콘 박막의 응력을 제어하는 것은 곤란하여 약한 인장 응력을 갖는 박막 구조체를 얻는 것은 어려웠다.
특허 문헌 1 : 미국특허 제5,753,134호 명세서(일본특개평7-211709호 공보)
특허 문헌 2 : 미국특허 제6,268,068호 명세서
비특허 문헌 1 : Control of Residual Stress of Polysilicon Thin Films by Heavey Doping in Surface Micromaching; M. Orpana and A. O. Korhonen; Proceedings International Conference Solid-state Sensors & Actuators(Transducers '91), San Francisco, California, 1991(IEEE, New York, 1991) p.957-960
본 발명은 상기한 바와 같은 기술적 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 점은, 기계적 응력이 제어된 약한 인장 응력을 가지며, 또한, 도통화된 박막 구조체를 형성하기 위한 방법을 제공 하는데 있다.
(과제를 해결하기 위한 수단)
본 발명에 관한 박막 구조체의 형성 방법은, 기판의 위에 하층막과 상층막으로 이루어지는 박막 구조체를 형성하기 위한 방법으로서, 기판의 위에 폴리실리콘 박막으로 이루어지는 하층막을 형성하는공정과, 상기 하층막에 불순물을 도프하여 열확산시킴으로서 상기 하층막을 도통화시키는 공정과, 상기 하층막의 위에, 도통화되어 있지 않고, 또한, 상기 하층막의 압축 응력과 같은 정도의 인장 응력을 갖는, 폴리실리콘 박막으로 이루어지는 상층막을 형성하는 공정을 구비한 것을 특징으로 하고 있다.
본 발명에 의하면, 하층막에 불순물을 도프하여 열확산시킴으로서 하층막을 도통화하고 있기 때문에, 하층막과 상층막으로 이루어지는 박막 구조체에 도전성을 갖게 할 수가 있고, 박막 구조체의 변형량 등을 검출하기 위한 전기 신호를 박막 구조체로부터 취출할 수 있다.
한편, 상층막은 도통화되지 않기 때문에, 도통화를 위해 열처리를 행할 필요가 없고, 게다가, 상층막은 하층막을 도통화 처리한 후에 하층막의 위에 성막되기 때문에, 하층막을 도통화할 때의 열처리를 입는 일이 없다. 따라서, 하층막에는 도통화를 위한 열처리에 의해 압축 응력(막 응력)이 발생하지만, 상층막에는 압축 응 력이 발생하지 않고, 인장 응력이 유지된다. 그리고, 상층막의 인장 응력이 하층막의 압축 응력과 같은 정도로 되도록 응력을 제어함으로서, 박막 구조체의 전체로서의 응력을 작게 할 수가 있다. 그 결과, 본 발명의 방법에 의해 형성된 박막 구조체에서는, 압축 응력에 의해 좌굴 등이 생겨서 변형하거나 하기 어려워서, 센싱용 디바이스에 이용되는 경우에는, 계측 정밀도를 향상시킬 수 있다.
따라서 본 발명에 의하면, 박막 구조체의 내부 응력을 양호하게 제어하는 것과, 박막 구조체에 도전성을 주는 것을 양립시키는 것이 가능하게 된다.
본 발명에 관한 박막 구조체의 형성 방법의 어느 실시 형태는, 상기 박막 구조체가, 전체로서 인장 응력을 갖도록 조정되어 있는 것을 특징으로 하고 있다. 이와 같은 실시 형태에 의하면, 박막 구조체가 약한 인장 응력을 갖는 것으로 되기 때문에, 박막 구조체가 펴진 상태로 이루어지고, 박막 구조체에 좌굴 등이 일어나지 않고, 박막 구조체가 외력에 의해 변형하기 쉽게 된다.
본 발명에 관한 박막 구조체의 형성 방법 다른 실시 형태는, 상기 하층막에 불순물을 도프한 후, 불순물을 열 확산시키기 전에, 상기 하층막의 윗면에 결함 방지막을 형성하는 것을 특징으로 하고 있다. 이와 같은 실시 형태에 의하면, 열처리시에 하층막의 표층에 결정 결함이 도입되는 것을 막을 수 있다.
본 발명에 관한 박막 구조체의 형성 방법의 또 다른 실시 형태는, 상기 결함 방지막의 위에 상기 상층막을 형성한 후, 상기 결함 방지막을 에칭 스톱층으로 하여 상층막의 일부를 에칭 제거함으로서 상기 하층막의 일부를 상기 상층막으로부터 전기적으로 노출시키는 것을 특징으로 하고 있다. 여기서 전기적으로 노출시킨다는 것은, 하층막의 일부를 상층막의 제거 부분으로부터 직접 노출시키는 경우와, 상층막의 제거 부분에서 하층막의 일부가 도전성 재료로 덮이고 있는 경우를 가리킨다. 이와 같은 실시 형태에 의하면, 도전성을 갖지 않는 상층막을 에칭 제거함으로서 하층막을 전기적으로 노출시키고 있기 때문에, 용이하게 하층막을 외부의 회로 등에 접속할 수 있다. 또한, 결함 방지막을 에칭 스톱층으로 하여 상층막을 에칭 제거하기 때문에, 상층막을 시간 제어에 의해 에칭하는 경우에 비하여 상층막 만을 간단하며 정확하게 에칭할 수 있다.
본 발명에 관한 박막 구조체의 형성 방법의 또다른 실시 형태는, 상기 불순물을 열확산시킨 후에, 일부를 남기고 상기 결함 방지막을 에칭 제거하고, 상기 결함 방지막의 위로부터 상기 하층막의 위에 상기 상층막을 형성하고, 상기 결함 방지막을 에칭 스톱층으로 하여 상층막의 일부를 에칭 제거함으로서 상기 하층막의 일부를 상기 상층막으로부터 전기적으로 노출시키는 것을 특징으로 하고 있다. 여기서 전기적으로 노출시킨다는 것은, 하층막의 일부를 상층막의 제거 부분으로부터 직접 노출시키는 경우와, 상층막의 제거 부분에서 하층막의 일부가 도전성 재료로 덮여 있는 경우를 가리킨다. 이와 같은 실시 형태에 의하면, 도전성을 갖지 않는 상층막을 에칭 제거함으로서 하층막을 전기적으로 노출시키고 있기 때문에, 용이하게 하층막을 외부의 회로 등에 접속할 수 있다. 또한, 결함 방지막을 에칭 스톱층으로 하여 상층막을 에칭 제거하기 때문에, 상층막을 시간 제어에 의해 에칭하는 경우에 비하여 상층막만을 간단하면서 정확하게 에칭할 수 있다.
본 발명에 관한 박막 구조체의 형성 방법의 또 다른 실시 형태는, 상기 하층 막을 형성하기 전 또는 후에, 상기 하층막을 도통화시킨 후에 하층막과 전기적으로 도통하는 전기 배선부를 상기 기판의 위에 형성하여 두고, 상기 전기 배선부의 위에 상기 상층막을 형성하고, 상기 전기 배선부를 상기 상층막으로부터 노출시키는 것을 특징으로 하고 있다. 이와 같은 실시 형태에 의하면, 전기 배선부를 통하여 하층막과 외부의 회로를 접속하는 것이 가능해진다.
본 발명에 관한 박막 구조체의 형성 방법에 의해 제작된 박막 구조체는, 진동 센서나 압력 센서, 가속도 센서의 센싱부에 이용할 수 있고, 이들 센서의 계측 정밀도를 향상시킬 수 있다.
또한, 본 발명의 이상 설명한 구성 요소는, 가능한 한 임의로 조합시킬 수 있다.
이하, 본 발명의 실시예를 도면에 따라 상세히 설명한다.
[실시예 1]
도 3은 본 발명의 실시예 1을 도시하는 개략 단면도로서, 본 발명에 관한 박막 구조체(A)를 구비한 센싱용 디바이스(31)를 도시하고 있다. 실시예 1에서는, 기판(32)의 윗면에 박막 구조체(A)가 형성되어 있다. 기판(32)은 Si 기판 등의 반도체 기판, 금속 가판, 세라믹 기판 등으로 이루어지고, 상하로 관통한 관통구멍(33)을 갖고 있다. 기판(32)의 윗면에는 산화물이나 질화물 등으로 이루어지는 얇은 절연막(34)이 형성되어 있고, 절연막(34)의 윗면에 박막 구조체(A)가 마련되어 있다. 박막 구조체(A)는 하층막(35)의 윗면에 상층막(36)을 적층한 것이고, 주연부가 기판(32)의 절연막(34)의 위에 적층되어 있고 기판(32)의 관통구멍(33) 윗면을 덮고 있다.
박막 구조체(A)를 구성하는 하층막(35)은, 폴리실리콘(다결정 Si) 박막으로 이루어지고, 폴리실리콘 박막에 불순물을 도핑하여 열확산시킴으로서 전기적으로 도통화되어 있다. 상층막(36)도 폴리실리콘 박막으로 이루어지지만, 상 층막(36)은 성막만 된 막(AsDepo막)이고, 불순물을 도입되어 있지 않는다. 상층막(36)은, 성막만 된 폴리실리콘 박막이기 때문에, 도전성을 갖고 있지 않다. 또한, 박막 구조체(A)는, 관통구멍(33)과 대향 하는 영역의 외측에서 상층막(36)이 부분적으로 개구되어 있고, 해당 개구부(37)로부터 도전성을 갖는 하층막(35)을 노출시킴으로서 전극 취출부(42)을 형성하고 있고, 하층막(35)을 외부의 전기 회로 등에 접속할 수 있게 하고 있다.
성막만 된 폴리실리콘 박막은, 도전성을 갖고 있지 않고, 또한, 내부 응력이 인장 응력으로 되어 있지만, 도전성을 주기 위해 불순물을 도핑하여 열 확산시키면, 열 확산 처리시의 고온에 의해 폴리실리콘 박막의 내부 응력은 압축 응력으로 된다. 따라서, 하층막(35)은 도전성을 갖고 있지만, 압축 응력을 갖고 있다. 이에 대해, 상층막(36)은 도전성을 갖고 있지 않지만, 인장 응력을 갖고 있다.
센싱용 디바이스의 센싱부에서 이용되는 박막 구조체(A)는, 큰 압축 응력을 갖고 있으면, 외력에 응하여 민감하게 변형하기 어렵게 되어 계측 정밀도나 특성이 흐트러지거나, 또는 박막 구조체(A)의 좌굴에 의해 계측 불가능으로 되거나 할 우 려가 있다. 그 때문에, 본 발명에서는, 압축 응력을 갖는 하층막(35)과 인장 응력을 갖는 상층막(36)를 조합시켜서 상층막(36)의 인장 응력과 하층막(35)의 압축 응력이 거의 같은 정도가 되도록 제어하고, 도전성을 갖는 박막 구조체(A)의 응력이 작아지도록 하고 있다. 바람직하게는, 박막 구조체(A)의 전체로서의 응력이 약한 인장 응력을 갖도록 하던지, 전체로서의 응력이 거의 제로로 되도록 하면 좋다. 그러나, 그 정도는 일반적으로는 센싱용 디바이스의 센싱부에서 필요하게 되는 인장 응력의 크기가 되도록 하면 좋다. 진동 센서나 압력 센서 등을 생각한 경우에는, 너무 인장 응력이 크면 감도가 저하될 우려가 있기 때문에, 전체로서 약한 인장 응력이 얻어지도록 하는 것이 바람직하고, 특히 거의 0MPa에 가까운 인장 응력이 되도록 하는 것이 바람직하다.
따라서, 이와 같은 구조에 의하면, 도전성을 가지며, 또한 전체로서 인장 응력을 갖는 박막 구조체(A)를 제작할 수 있고, 센싱용 디바이스(31)의 센싱부에 사용하기 위해 알 맞는 박막 구조체(A)를 얻을 수 있다.
다음에, 상기한 바와 같은 구조의 박막 구조체(A)를 제작하기 위한 제조 방법의 한 예를, 도 4의 (a) 내지 도 4의 (c), 도 5의 (a) 내지 도 5의 (c), 도 6의 (a) 및 도 6의 (b)에 의해 설명한다. 기판(32)으로서는, Si 기판을 이용하고 있다. 우선, 기판(32)의 윗면에 SiO2막이나 SiN막으로 이루어지는 절연막(34)을 통상적인 방법에 의해 형성한다(도 4의 (a)). 또한, 성막 방법에 따라서는, 이면에도 막이 형성되지만, 도면중에서는 생략한다.(이하, 마찬가지). 또한, 절연막(34)의 윗면에 폴리실리콘을 퇴적시켜서 하층막(35)을 형성한다(도 4의 (b)). 하층막(35)의 성막 조건에는 큰 제약은 없지만, 불순물의 도핑과 열확산의 공정을 경유한 후에, 약한 압축 응력이 되도록 제어하는 것이 바람직하다. 일반적으로는, LPCVD법(감압 화학적 기상 퇴적법)으로 하층막(35)을 성막하면 좋다. 박막은 성막 온도가 낮으면 성막 속도가 느리고, 생산성이 나뻐지기 때문에, 하층막(35)은, 어느정도 높은 온도(580℃ 이상)로 성막하여, 생산성을 높이는 것이 바람직하다. 구체적으로는, 재료 가스로서 SiH4를 이용하고, 온도 620℃, 압력 300mTorr 조건하에서, LPCVD법에 의해 하층막(35)을 성막한다.
계속해서, P(인), B(붕소) 등을 하층막(35)에 이온 주입함으로서, 또는 PSG, BSG, POcl3 등의 불순물 소스를 하층막(35)의 위에 퇴적시킴으로서, 하층막(35)에 P, B 등의 불순물을 도입한다. 구체적으로는, 도 4의 (c)에 도시하는 바와 같이, 하층막(35)의 윗면에 불순물 소스(38)으로서 인(P) 글라스(PSG)을 퇴적시키고, 하층막(35)을 PH3와 O2의 혼합 가스 분위기중에 있어서 950℃의 온도로 15분간 가열 처리하여, 하층막(35)의 표층부에 P 이온을 도핑하였다. 이 후, 불순물 소스(38)(인 글라스)는 불화수소산 수용액에 침지하여 제거하였다(도 5의 (a)).
다음에, 불순물 소스(38)를 제거한 후의 하층막(35)의 윗면에 결함 방지막(39)을 형성한다(도 5의 (b)). 결함 방지막(39)을 형성하는 방법으로서는, 하층막(35)이 형성된 기판(32)을 퍼니스로나 레피드 서멀 어닐(Rapid Thermal Anneal) 장치 등의 가열로에 넣고, 가열로에 O2 가스를 흘려서 하층막(35)의 표면에 산화막 을 형성하고, 이 산화막을 결함 방지막(39)으로 한다. 구체적으로는, 700Å의 막두께의 SiO2막을 형성하였다. 그리고, 그대로 가열로에서 하층막(35)을 가열하여 열처리를 행하고, 하층막(35)의 표층부에 도입되어 있다 P 등의 불순물을 하층막(35) 내로 확산시킨다(도 5의 (b)). 구체적으로는, 퍼니스로에 기판(32)를 넣고, N2 가스 분위기중에서 1100℃의 온도로 2시간 열처리를 행하였다. 이 열처리(어닐)에는, 불순물을 하층막(35) 내로 열확산시켜서 하층막(35)을 도통화함과 함께, 불순물의 도입에 의해 하층막(35)에 생긴 결정 결함 등을 제거하는 효과가 있다. 또한, 열처리시에 하층막(35)의 표면을 결함 방지막(39)으로 덮어둠으로서, 불순물이 하층막(35)으로부터 증발하여 빠지는 것을 방지하고, 또한 열처리시에 결정 결함이 하층막(35)에 도입되는 것을 막을 수 있다.
하층막(35)은 성막시에는 인장 응력을 갖고 있지만, 1000℃을 초과하는 고온에서 열처리되는 결과, 하층막(35)의 내부 응력의 절대치는 점차로 작아져서, 마침내는 압축 응력으로 변화된다. 따라서, 상기 열처리는, 하층막(35)에 충분한 도전성이 얻어지며, 또한, 가능한 한 작은 압축 응력이 되도록 제어하는 것이 바람직하다. 또한, 결함 방지막(39)은 형성하지 않아도 무방하다.
열처리가 완료되면, 기판(32)을 가열로로부터 취출하고, 불화수소산 수용액 등으로 결함 방지막(39)을 제거한다. 단, 이 처리는 공기중에서 행하여지기 때문에, 불화수소산 수용액으로 불순물 소스(38)을 제거한 경우에도, 하층막(35)의 표면에는 극히 약간(최대 막두께가 개략 50Å) 자연 산화막이 존재한다.
계속해서, 하층막(35)의 윗면에 응력치가 인장 응력이 되는 조건으로 폴리실리콘 박막으로 이루어지는 상층막(36)을 성막한다(도 5의 (c)). 성막만 이루어진 상층막(36)이 인장 응력을 갖도록 하기 위해서는, 폴리실리콘을 어모퍼스(amorphous) 상태로 퇴적시키고, 퇴적 후에 다결정화시키면 좋다. 이 조건은 성막시의 온도가 가장 영향을 주고 있고, 성막 온도를 570℃ 내지 620℃로 하면 좋다. 구체적으로는, SiH4의 가스 분위기 중에서, 온도 580℃, 압력 300mTorr로, LPCVD법에 의해 상층막(36)을 성막하였다.
또한, 이렇게 하여 하층막(35)의 윗면에 상층막(36)을 성막함에 의해 얻어진 박막 구조체(A)는, 전체로서 약한 인장 응력을 갖도록 조정하는 것이 바람직하다. 그를 위해서는, 상층막(36)의 인장 응력이, 하층막(35)의 압축 응력과 개략 동등하던지, 또는 하층막(35)의 압축 응력보다도 조금 커지도록 하면 좋다. 상층막(36)의 응력은, 성막 전에 하층막(35)의 응력치나 막두께를 측정하여 두면, 그 값에 응하여 조정할 수 있다. 예를 들면, 하층막(35)의 압축 응력(절대치)이, 목표치보다도 큰 경우에는, 상층막(36)의 막두께를 두껍게 함으로서 인장 응력을 강하게 함으로서, 전체로서의 응력을 목표치로 제어할 수 있다. 하층막(35)의 응력 측정 방법은, 예를 들면, 기판(32)의 휘어짐 등을 측정함으로서 계측할 수 있다.
또한, 상층막(36)은, 성막만 된 막(AsDepo막)뿐만 아니라, 과도한 고온이 아니라면 열처리를 행하여 응력을 완화하여도 무방하다. 단, 1,000℃ 이상의 고온은 하층막(35)의 불순물이 상층막까지 확산하여 상층막(36)에 압축 응력을 발생시키기 때문에, 상층막(36)의 열처리를 1,000℃ 이상의 온도로 열처리하는 것은 피하여야 한다.
다음에, 상층막(36)의 윗면에 포토레지스트를 도포하여 레지스트 마스크(40)를 형성하고, 전극 취출부(42)가 되는 영역에서 레지스트 마스크(40)에 투과구멍(41)을 개구하고(도 6의 (a)), 레지스트 마스크(40)의 투과구멍(41)을 통하여 상층막(36)만을 에칭에 의해 제거하고, 투과구멍(41)에 대향시켜서 상층막(36)에 개구부(37)을 뚫는다. 하층막(35)을 에칭하지 않고 상층막(36)만을 에칭하는데는, 예를 들면 드라이 에칭이나 웨트 에칭의 에칭 시간을 관리함으로서 행하는 방법이 있다. 예를 들면, 상층막(36)의 에칭 방법으로서는 드라이 에칭(Reactive Ion Etching)법을 이용하고, 포지레지스트를 레지스트 마스크(40)로 하여 SF6 및 O2의 혼합 가스의 플라즈마로 에칭을 행하면 좋다. 또는, 웨트 에칭을 행하는 경우에는, 산화실리콘막이나 질화실리콘막을 레지스트 마스크(40)로 하고, TMAH, K0H 등으로 상층막(36)을 에칭하면 좋다. 레지스트 마스크(40)을 상층막(36)의 윗면에서 박리시키면, 상층막(36)의 개구부(37)에 하층막(35)이 노출되어 전극 취출부(42)가 형성된다(도 6의 (b)).
이 후, 기판(32)을 하면측으로부터 에칭하여 기판(32)에 관통구멍(33)을 개구하고, 또한 절연막(34), 하층막(35), 상층막(36) 등의 불필요 부분을 에칭에 의해 제거하면, 도 3에 도시하는 바와 같은 센싱용 디바이스(31)가 얻어진다. 기판(32)과 하층막(35) 사이에 절연막(34)이 존재하지 않으면, 폴리실리콘으로 이루 어지는 하층막(35) 및 상층막(36)의 불필요 부분을 에칭 제거하는 실리콘으로 이루어지는 기판(32)도 에칭에 의해 상처받을 우려가 있다. 그러나, 실시예 1에서는, 기판(32)과 하층막(35) 사이에 산화막이나 질화막으로 이루어지는 절연막(34)이 형성되어 있기 때문에, 폴리실리콘을 에칭하지만 절연막(34)을 에칭하지 않는 에천트를 이용하여 상층막(36) 및 하층막(35)의 불필요 부분을 선택적으로 에칭 제거한 후, 절연막(34)을 에칭하지만 실리콘을 에칭하지 않는 에천트를 이용하여 절연막(34)의 불필요 부분을 선택적으로 에칭하면, 기판(32)을 손상시키는 일 없이 상층막(36) 등의 불필요 부분을 제거할 수 있다.
또한, 전극 취출부(42)에서는, 하층막(35)의 위에 Au, Al 등의 금속 재료로 이루어지는 와이어 본딩 패드를 공지의 방법에 형성하여도 좋다.
[실시예 2]
도 7은 본 발명의 실시예 2를 도시하는 개략 단면도로서, 본 발명에 관한 박막 구조체(A)를 구비한 센싱용 디바이스(51)을 도시하고 있다. 실시예 2의 센싱용 디바이스(51)는, 하층막(35)과 상층막(36) 사이에 에칭 스톱층(52)을 마련한 점에서 실시예 1와 다르다. 실시예 2에 의하면, 에칭 스톱층(52)을 마련하고 있기 때문에, 상층막(36)에 개구부(37)를 뚫을 때, 에칭 처리의 시간 관리를 행하는 것보다도 정확하게 상층막(36)만을 에칭할 수 있다.
도 8의 (a) 내지 도 8의 (c) 및 도 9의 (a) 내지 도 9의 (d)는 실시예 2의 센싱용 디바이스(51)의 제조 공정의 한 예를 설명하는 개략 단면도이다. 도 8의 (a)는, 실시예 1에서의 도 4의 (a) 내지 도 5의 (b)의 공정에 의해 절연막(34)의 성막, 하층막(35)의 성막, 불순물의 도프, 결함 방지막(39)의 형성, 불순물의 열확산의 처리를 행하여 기판(32)의 윗면에 도통화된 하층막(35)을 제작한 후, 표면의 결함 방지막(39)을 제거한 상태를 도시하고 있다. 실시예 2에서는, 이 후 하층막(35)의 윗면에 에칭 스톱층(52)을 형성한다(도 8의 (b)). 에칭 스톱층(52)은, 상층막(36)의 에칭에 이용하는 에칭 방법(에천트, 에칭 가스 등)에 의해 에칭되지 않는 재료로 형성되어 있어도 좋고, 상층막(36)의 에칭에 이용하는 에칭 방법에 대해 상층막(36)의 에칭 레이트보다도 매우 느린 에칭 레이트를 갖는 재료에 의해 형성되어 있어도 좋다. 또한, 하층막(35)의 윗면에 형성되어 있던 결함 방지막(39)을 제거하지 않고 남겨 두고, 이것을 에칭 스톱층(52)으로서 이용하여도 좋다.
계속해서, 에칭 스톱층(52)의 윗면에 상층막(36)을 성막하고(도 8의 (c)), 상층막(36)의 윗면을 레지스트 마스크(40)로 덮고서 레지스트 마스크(40)에 투과구멍(41)을 개구한다(도 9의 (a)). 또한, 상층막(36)을 에칭하지만 에칭 스톱층(52)을 에칭하지 않는 에천트 또는 에칭 가스를 이용하여 레지스트 마스크(40)의 투과구멍(41)으로부터 상층막(36)을 에칭한다. 예를 들면, 에칭 스톱층(52)이 산화막인 경우에는, HF 수용액을 이용하여 에칭하던지, 또는 CHF3 및 O2의 혼합 가스의 가스 플라즈마 등으로 에칭을 행한다. 이 결과, 상층막(36)에 개구부(37)가 뚫리지만, 에칭 스톱층(52)은 에칭되지 않기 때문에, 상층막(36)의 하면까지 에칭이 진행하고 개구부(37) 내에 에칭 스톱층(52)이 노출한 때에 에칭은 정지한다(도 9의 (b)). 에칭이 종료되면, 레지스트 마스크(40)을 상층막(36) 윗면에서 박리시킨다(도 9의 (c)).
실시예 2에서는, 하층막(35)과 상층막(36) 사이에 에칭 스톱층(52)을 마련하고 있기 때문에, 상층막(36)을 에칭한 때 에칭이 에칭 스톱층(52)까지 달한 때에 자연히 정지한다. 따라서, 실시예 1과 같이 상층막(36)만이 에칭되도록 에칭 시간을 관리할 필요가 없고, 간단하면서 안정하게 상층막(36)을 에칭하여 개구부(37)를 형성할 수 있다.
이 후, 에칭 스톱층(52)을 에칭하는데 하층막(35)을 에칭하지 않는 에천트 또는 에칭 가스를 이용하여 웨트 에칭 또는 드라이 에칭하고, 상층막(36)을 마스크로 하여 에칭 스톱층(52)을 선택적으로 에칭하고, 개구부(37) 내의 에칭 스톱층(52)을 제거하고, 개로 부(37) 내에 하층막(35)을 노출시켜서 전극 취출부(42)를 제작한다. 또한, 에칭 스톱층(52)이 도전성을 갖는 경우에는 개구부(37) 내의 에칭 스톱층(52)을 제거하는 일 없이 남겨두어도 좋고, 그 경우에는 도 9의 (d)의 공정은 생략할 수 있다. 이 후, 기판(32)에 관통구멍(33)을 개구시킴과 함께, 절연막(34), 하층막(35), 에칭 스톱층(52), 상층막(36) 등의 불필요 부분을 제거함으로서 도 7에 도시하는 바와 같은 센싱용 디바이스(51)를 얻을 수 있다.
도 10은 실시예 2의 변형예에 의한 센싱용 디바이스(61)의 개략 단면도를 도시하고, 도 11의 (a) 내지 도 11의 (c) 및 도 12의 (a) 내지 도 12의 (d)는 그 제조 공정의 일부를 도시하고 있다. 실시예 2에서는 하층막(35)의 윗면 전체에 에칭 스톱층(52)이 남아 있지만, 도 10에 도시하는 변형예에서는 개구부(37)의 하면에만 에칭 스톱층(52)이 남아 있다. 즉, 도 11의 (a), (b)에 도시하는 바와 같이, 도통 화된 하층막(35)의 윗면 전체에 에칭 스톱층(52)을 형성한 후, 전극 취출부(42)가 되는 영역을 남기고 그 밖의 영역의 에칭 스톱층(52)을 포토 리소그래피 기술을 이용하여 제거한다(도 11의 (c)). 그리고, 이 부분적으로 형성된 에칭 스톱층(52)의 위로부터 하층막(35)의 위에 상층막(36)을 성막하고(도 12의 (a)), 이후 실시예 2의 경우라고 마찬가지로 하여 센싱용 디바이스(61)을 제작한다(도 12의 (b) 내지 도 12의 (d)). 단, 내지의 변형예에서는 도전성을 갖는 재료에 의해 에칭 스톱층(52)을 형성한 경우를 생각하고 있기 때문에, 개구부(37) 내에 에칭 스톱층(52)을 남기고 있지만, 에칭 스톱층(52)이 도전성을 갖지 않는 경우에는, 개구부(37) 내의 에칭 스톱층(52)도 최종적으로 제거하면 좋다.
[실시예 3]
도 13은 본 발명의 실시예 3을 도시하는 개략 단면도로서, 본 발명에 관한 박막 구조체(A)를 구비한 센싱용 디바이스(71)을 도시하고 있다. 실시예 3의 센싱용 디바이스(71)는, 박막 구조체(A)로부터 전기 배선부(72)을 인출하도록 하고 있고, 전기 배선부(72)에 외부의 회로를 접속하여 박막 구조체(A)로부터의 전기 신호를 전기 배선부(72)로부터 취출할 수 있다.
조 14의 (a) 내지 도 14의 (c) 및 도 15의 (a) 내지 도 15의 (b)는 실시예 3의 센싱용 디바이스(71)의 제조 공정의 한 예를 설명하는 개략 단면도이다 이 실시예에서는, 기판(32) 윗면의 절연막(34)의 위에 전기 배선부(72)와 에칭 스톱층(52)을 형성한 후, 에칭에 의해 전기 배선부(72) 및 에칭 스톱부(52)의 불필요 부분을 제에 하고 있다(도 14의 (a)). 전기 배선부(72)는 금속 박막이나 도통화된 폴리실 리콘 등의 도전성을 갖는 재료이면 좋지만, 후의 열처리에 견디는 재료를 생각한다면 도통화된 폴리실리콘이 바람직하다. 전기 배선부(72)의 일부는 박막 구조체(A)의 형성된 영역 내에 마련되고, 나머지가 박막 구조체(A)의 형성된 영역의 외측의 영역에 마련되어 있다. 또한, 에칭 스톱층(52)은, 전기 배선부(72)의 윗면중, 박막 구조체(A)의 형성된 영역의 외측의 영역에 형성되어 있다. 이 후, 실시예 1의 경우라고 마찬가지로 하여, 기판(32)의 위에 하층막(35)이 성막되고, 하층막(35)이 불순물의 열확산에 의해 도통화되고, 그 위에 상층막(36)이 성막된다(도 14의 (b)).
계속해서, 상층막(36)의 윗면에 포토레지스트를 도포하여 레지스트 마스크(40)로 상층막(36)을 덮고, 에칭 스톱층(52)과 대향하는 영역(또는, 전기 배선부(72)의 박막 구조체(A)로부터 노출시켜지는 영역)에서 레지스트 마스크(40)를 제거한다(도 14의 (c)). 그리고, 상층막(36) 및 하층막(35)을 에칭하던지 에칭 스톱층(52)을 에칭하지 않는 에천트 또는 에칭 가스를 이용하여 레지스트 마스크(40)로부터 노출한 상층막(36) 및 하층막(35)을 에칭 제거한다. 예를 들면, 에칭 스톱층(52)이 산화막인 경우에는, HF 수용액을 이용하여 에칭하던지, 또는 CHF3 및 O2의 혼합 가스의 가스 플라즈마 등으로 에칭을 행한다. 이 결과, 상층막(36) 및 하층막(35)의 일부가 제거되고 에칭 스톱층(52)이 노출되어진다(도 15의 (a)).
에칭이 종료되면, 레지스트 마스크(40)을 상층막(36) 윗면에서 박리시킨다. 그리고, 에칭 스톱층(52)을 에칭하지만 전기 배선부(72)를 에칭하지 않는 에천트 또는 에칭 가스를 이용하여, 상층막(36) 및 하층막(35)을 마스크로 하여 웨트 에칭 또는 드라이 에칭하여, 에칭 스톱층(52)을 선택적으로 에칭 제거하고, 전기 배선부(72)을 노출시킨다(도 15의 (b)). 이렇게 하여, 전기 배선부(72)의 일부는 하층막(35)과 전기적으로 접촉하고 있고, 그 밖의 부분이 박막 구조체(A)로부터 노출한다.
최후로, 기판(32)에 관통구멍(33)을 개구시킴과 함께, 절연막(34), 도층막(35), 상층막(36) 등의 불필요 부분을 제거함 의해 도 13에 도시하는 바와 같은 센싱용 디바이스(71)를 얻을 수 있다.
[실시예 4]
도 16은 본 발명에 관한 진동 센서(81)를 도시하는 개략 단면도이다. 이 진동 센서(81)는, 예를 들면 소형의 마이크로폰으로서 사용된다. 이 진동 센서(81)는 본 발명에 관한 센싱용 디바이스, 예를 들면 실시예 1의 센싱용 디바이스(31)를 이용하여 구성되어 있고, 박막 구조체(A)의 위에 SiO2로 이루어지는 스페이서(82)를 사이에 두고 백 플레이트(83)를 마련한 것이고, 백 플레이트(83)에는 통기구(84)가 개로 되어 있다. 백 플레이트(83)는 금속이나 도통화된 폴리실리콘 등에 의해 형성되어 있고 도전성을 갖고 있다. 그리고, 박막 구조체(A)(하층막(35))와 백 플레이트(83)에 의해 센싱용의 콘덴서가 형성되어 있다.
이 진동 센서(81)에서는, 백 플레이트(83)측에서 음성 진동을 수취하도록 되어 있다. 음성 진동이 진동 센서(81)에 전파되어 오면, 이 음성 진동은 통기구(84)로부터 진동 센서(81) 내로 전파하고, 박막 구조체(A)를 진동시킨다. 그리고, 박막 구조체(A)가 음성 진동과 공진하여 진동함으로서, 백 플레이트(83)와 박막 구조체(A) 사이의 정전용량이 변화하기 때문에, 이 정전용량의 변화를 외부의 회로에서 계측함으로서 음성 진동을 취할 수가 있다.
또한, 이 진동 센서(81)에서는, 박막 구조체(A)에 약한 인장 응력을 줄 수 있기 때문에. 진동 센서(81)의 진동 특성을 개선하여 계측 정밀도를 향상시킬 수 있다. 또한, 박막 구조체(A)의 백 플레이트(83)와 대향하는 측의 면(상층막(36))이 절연성 또는 저저항으로 되어 있기 때문에, 진동 센서(81)의 내전압 특성이 양호하게 된다. 또한, 상층막(36)이 패시베이션막의 역할을 겸하기 때문에, 박막 구조체(A)가 백 플레이트(83)에 접촉한 때에 박막 구조체(A)와 백 플레이트(83)가 도통하여 전류가 흐를 우려가 없다.
[실시예 5]
도 17은 본 발명에 관한 압력 센서(91)을 도시하는 개략 단면도이다. 이 압력 센서(91)는, 박막 구조체(A)의 위에 SiO2로 이루어지는 스페이서(92)를 사이에 두고 백 플레이트(93)를 마련한 것이고, 박막 구조체(A)와 백 플레이트(93) 사이에는 기준 압력으로 유지된 기밀실(94)이 마련되어 있다. 백 플레이트(93)는 금속이나 도통화 된 폴리실리콘 등에 의해 형성되어 있고 도전성을 갖고 있다. 그리고, 박막 구조체(A)(하층막(35))와 백 플레이트(93)에 의해 센싱용의 콘덴서가 형성되어 있다.
이 압력 센서(91)에서는, 박막 구조체(A)의 하면에서 검지하여 하는 압력을 받도록 되어 있고, 박막 구조체(A)의 하면의 압력과 기밀실(94) 내의 압력과의 압력차에 응하여 박막 구조체(A)의 휘는 량이 변화하여 백 플레이트(93)와 박막 구조체(A) 사이의 정전용량이 변화하고, 이 정전용량의 변화를 외부의 회로에서 계측함으로서 압력을 계측할 수 있다.
게다가, 이 압력 센서(91)에서는, 박막 구조체(A)에 약한 인장 응력을 줄 수 있기 때문에. 압력 센서(91)가 내부 응력에 의해 미리 휘는 일이 없고, 압력 센서(91)의 계측 정밀도를 향상시킬 수 있다. 또한, 박막 구조체(A)의 백 플레이트(93)와 대향하는 측의 면(상층막(36))이 절연성 또는 저저항으로 되어 있기 때문에, 진동 센서(91)의 내전압 특성이 양호하게 된다. 또한, 상층막(36)이 패시베이션막의 역할을 겸하기 때문에, 박막 구조체(A)가 백 플레이트(93)에 접촉한 때에 박막 구조체(A)와 백 플레이트(93)가 도통하여 전류가 흐를 우려가 없다.
[실시예 6]
도 18은 정충용량형의 가속도 센서(101)의 구조를 도시하는 평면도이다. 이 가속도 센서(101)에서는, 기판(32)의 윗면에 고정 전극(103)과 가동 전극(105)이 형성되어 있다. 이 고정 전극(103) 및 가동 전극(105)은, 본 발명의 박막 구조체에 의해 형성되어 있다.
가동 전극(105)은, 기판(32) 상면의 중앙부에 배치되어 있고, 그 양단은 기판(32)의 윗면에 고정되어 있다. 가동 전극(105)의 중앙부는 빗살 형상를 한 가동 부분(106)으로 되어 있고, 가동 전극(105)의 고정 부분(107)과 가동 부분(106)의 양단은 각각 용이하게 변형하는 스프링 서스펜션부(108)를 사이에 두고 연결되어 있다. 가동 전극(105)의 가동 부분(106)으로부터는, 양 측방을 향하여 일정 피치로 빗살 전극(109)이 연장되어 나와 있다.
고정 전극(103)은, 기판(32)의 윗면에서, 가동 전극(105)을 끼우도록 하여 가동 전극(105)의 양측에 배치되어 있다. 각 고정 전극(103)으로부터는, 가동 전극(105) 로 향하여 일정 피치마다 빗살 전극(104)이 연장되어 나와 있다. 가동 전극(105)의 빗살 전극(109)과 고정 전극(103)의 빗살 전극(104)은, 맞물리도록 하여 교대로 배치되어 있다.
이리하여, 이 가속도 센서(101)에서는, 도 18에 도시하는 화살표 방향의 가속도를 감지하면, 가동 전극(105)의 가동 부분(106)이 화살표 방향으로 변위하고, 고정 전극(103)의 빗살 전극(104)과 가동 전극(105)의 빗살 전극(109) 사이의 정전용량이 변화한다. 가속도의 크기에 응하여 가동 부분(106)의 변위량이 커지고, 빗살 전극(104, 109) 사이의 정전용량이 변화하기 때문에, 이 정전용량의 변화를 계측함으로서 가속도를 계측할 수 있다.
이와 같은 구조의 가속도 센서(101)에서도, 고정 전극(103)이나 가동 전극(105)(특히, 가동 전극(105))에 내부 응력에 의한 휘여짐 등이 존재하면, 검지 정밀도에 영향을 주는데, 본 발명의 박막 구조체에 의하면 약한 인장 응력을 줄 수 있기 때문에, 검지 정밀도나 신뢰성을 향상시킬 수 있다.
[실시예 7]
도 19는 정전용량형의 자이로스코프 센서(111)의 구조를 도시하는 평면도이다. 이 자이로스코프 센서(111)에서는, 기판(32)의 윗면 중앙부에 빗살형상을 한 구동용 고정 전극(117)이 마련되고, 구동용 고정 전극(117)으로부터는 그 양측을 향하여 일정 피치로 빗살 전극(114)이 연장되어 나와 있다. 구동용 고정 전극(117)의 양측에는, 가동 전극(115)을 사이에 끼우고, 빗살 형상을 한 고정 전극(113)이 마련되어 있고, 각 고정 전극(113)으로부터도 빗살 전극(114)이 일정 피치로 연장되어 나와 있다.
구동용 고정 전극(117)과 검지용 전극(113) 사이에 배치된 가동 전극(115)과, 도통화된 폴리실리콘으로 형성되어 있고, 가동 전극(115)의 진동부(116)는 그 양단을 2개의 가는 빔(118)을 사이에 두고 기판(32)에 지지되어 있다. 진동부(116)는 빗살 형상을 하고 있고, 양측을 향하여·일정 피치마다 빗살 전극(119)이 연장되어 나와 있다. 가동 전극(115)의 빗살 전극(119)과 고정 전극(113)의 빗살 전극(114)은, 맞물리도록 하여 교대로 배치되어 있다. 상기 구동용 고정 전극(117), 검지용 고정 전극(113) 및 가동 전극(115)이 본 발명의 박막 구조체에 의해 형성되어 있다.
이리하여, 이 자이로스코프 센서(111)에서는, 구동용 고정 전극(117)과 그 양측의 진동판(116)의 양 빗살 전극(114, 119) 사이에 진동 구동 신호를 인가하고, 좌우의 진동판(116)을 x축 방향으로 역위상, 동일 진폭으로 진동시킨다. 이 상태에서 자이로스코프 센서(111)가 y축방향의 둘레로 회전하면, 양 진동판(116)에는 x축방향 및 y축방향에 수직한 z축방향으로 서로 역방향의 콜리오리(coriolis)힘이 발 생한다. 이 콜리오리힘에 의한 진동판(116)의 z축방향의 진동 방향과 진폭을 검지용 고정 전극(113)과 가동 전극(115) 사이의 정전용량의 변화로서 검출함으로서, 자이로스코프 센서(111)에 발생하고 있는 각속도를 검출할 수 있다.
이와 같은 구조의 자이로스코프 센서(111)에서도, 구동용 고청 전극(117), 검지용 고정 전극(113) 또는 가동 전극(115)(특히, 가동 전극(115))에 내부 응력에 의한 휘여짐 등이 존재하면, 검지 정밀도에 영향을 미치지만, 본 발명의 박막 구조체에 의하면 약한 인장 응력을 줄 수 있기 때문에, 검지 정밀도나 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. 기판의 위에 하층막과 상층막으로 이루어지는 박막 구조체를 형성하기 위한 방법에 있어서,
    기판의 위에 폴리실리콘 박막으로 이루어지는 하층막을 형성하는 공정과,
    상기 하층막에 불순물을 도프하여 열확산시킴에 의해 상기 하층막을 도통화시키는 공정과,
    상기 하층막의 위에, 도통화되지 않고, 또한, 상기 하층막의 압축 응력을 약하게 하는 인장 응력을 갖는, 폴리실리콘 박막으로 이루어지는 상층막을 형성하는 공정을 구비한 것을 특징으로 하는 박막 구조체의 형성 방법.
  2. 제 1항에 있어서,
    상기 박막 구조체가, 전체로서 인장 응력을 갖도록 조정되어 있는 것을 특징으로 하는 박막 구조체의 형성 방법.
  3. 제 1항에 있어서,
    상기 하층막에 불순물을 도프한 후, 불순물을 열확산시키기 전에, 상기 하층막의 윗면에 결함 방지막을 형성하는 것을 특징으로 하는 박막 구조체의 형성 방법.
  4. 제 3항에 있어서,
    상기 결함 방지막의 위에 상기 상층막을 형성한 후, 상기 결함 방지막을 에칭 스톱층으로 하여 상층막의 일부를 에칭 제거함으로서 상기 하층막의 일부를 상기 상층막으로부터 전기적으로 노출시키는 것을 특징으로 하는 박막 구조체의 형성 방법.
  5. 제 4항에 있어서,
    상기 불순물을 열확산시킨 후에, 일부를 남기고 상기 결함 방지막을 에칭 제거하고, 상기 결함 방지막의 위로부터 상기 하층막의 위에 상기 상층막을 형성하고,
    상기 결함 방지막을 에칭 스톱층으로 하여 상층막의 일부를 에칭 제거함으로서 상기 하층막의 일부를 상기 상층막으로부터 전기적으로 노출시키는 것을 특징으로 하는 박막 구조체의 형성 방법.
  6. 제 1항에 있어서,
    상기 하층막을 형성하기 전 또는 후에, 상기 하층막을 도통화시킨 후에 하층막과 전기적으로 도통하는 전기 배선부를 상기 기판의 위에 형성하여 두고, 상기 전기 배선부의 위에 상기 상층막을 형성하고, 상기 전기 배선부를 상기 상층막으로부터 노출시키는 것을 특징으로 하는 박막 구조체의 형성 방법.
  7. 기판과,
    상기 기판의 위에 형성된 폴리실리콘 박막으로 이루어진 하층막과,
    상기 하층막의 위에 형성된 폴리실리콘 박막으로 이루어진 상층막으로 이루어지고,
    상기 하층막은 불순물을 도프하여 열확산시킴에 의해 도통화되어 있고,
    상기 상층막은, 도통화되지 않고, 또한, 상기 하층막의 압축 응력을 약하게하는 인장응력을 갖는 것을 특징으로 하는 박막 구조체.
  8. 제 7항에 기재된 박막 구조체를 센싱부에 구비한 것을 특징으로 하는 진동 센서.
  9. 제 7항에 기재된 박막 구조체를 센싱부에 구비한 것을 특징으로 하는 압력 센서.
  10. 제 7항에 기재된 박막 구조체를 센싱부에 구비한 것을 특징으로 하는 가속도 센서.
KR1020060130575A 2006-02-22 2006-12-20 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서 KR100849570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006044870A JP4929753B2 (ja) 2006-02-22 2006-02-22 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
JPJP-P-2006-00044870 2006-02-22

Publications (2)

Publication Number Publication Date
KR20070085024A KR20070085024A (ko) 2007-08-27
KR100849570B1 true KR100849570B1 (ko) 2008-07-31

Family

ID=38068421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130575A KR100849570B1 (ko) 2006-02-22 2006-12-20 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서

Country Status (4)

Country Link
US (1) US7569413B2 (ko)
EP (1) EP1826174B1 (ko)
JP (1) JP4929753B2 (ko)
KR (1) KR100849570B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1771036A3 (en) * 2005-09-26 2013-05-22 Yamaha Corporation Capacitor microphone and diaphragm therefor
JP4660426B2 (ja) * 2006-05-31 2011-03-30 三洋電機株式会社 センサ装置およびダイアフラム構造体
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP5006364B2 (ja) * 2008-07-28 2012-08-22 アオイ電子株式会社 指向性マイクロフォン
JP2010091467A (ja) * 2008-10-09 2010-04-22 Rohm Co Ltd 圧力センサおよび圧力センサの製造方法
JPWO2010079574A1 (ja) * 2009-01-09 2012-06-21 パナソニック株式会社 Ｍｅｍｓデバイス
JP5067584B2 (ja) * 2009-03-02 2012-11-07 オムロン株式会社 半導体センサ及びその製造方法
JP5558198B2 (ja) * 2010-05-13 2014-07-23 三菱電機株式会社 半導体圧力センサ
KR101137929B1 (ko) * 2010-05-31 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8318575B2 (en) * 2011-02-07 2012-11-27 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof
US8409900B2 (en) * 2011-04-19 2013-04-02 Eastman Kodak Company Fabricating MEMS composite transducer including compliant membrane
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP5729316B2 (ja) * 2012-01-23 2015-06-03 株式会社デンソー 容量式物理量検出装置
DE102012102020A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement
JP5649636B2 (ja) * 2012-11-08 2015-01-07 ティエンシェン・ジョウ 静電容量トランスデューサの製造方法
JP6164053B2 (ja) * 2013-11-07 2017-07-19 株式会社デンソー ラム波式センシングデバイス
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0961270A (ja) * 1995-08-22 1997-03-07 Toyoda Mach Works Ltd 半導体圧力センサ
KR20030027951A (ko) * 2001-06-13 2003-04-07 미쓰비시덴키 가부시키가이샤 박막구조체 및 그 제조방법과, 가속도 센서 및 그 제조방법
KR20040011243A (ko) * 2002-07-30 2004-02-05 주식회사 비에스이 콘덴서 마이크로폰용 다층 다이어프램의 제조방법
KR20060090194A (ko) * 2005-02-07 2006-08-10 니혼도꾸슈도교 가부시키가이샤 마이크로 히터 및 센서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234064A (ja) * 1985-04-10 1986-10-18 Nissan Motor Co Ltd 半導体振動検出装置
US5025346A (en) * 1989-02-17 1991-06-18 Regents Of The University Of California Laterally driven resonant microstructures
JP3189259B2 (ja) * 1993-07-08 2001-07-16 横河電機株式会社 振動式トランスデューサとその製造方法
US5753134A (en) * 1994-01-04 1998-05-19 Siemens Aktiengesellschaft Method for producing a layer with reduced mechanical stresses
JP3314631B2 (ja) * 1996-10-09 2002-08-12 横河電機株式会社 振動式トランスデューサとその製造方法
US6268068B1 (en) * 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
JP2002537630A (ja) * 1999-02-04 2002-11-05 タイコ エレクトロニクス ロジスティクス アーゲー マイクロリレー
US6174820B1 (en) * 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6450654B1 (en) * 2000-11-01 2002-09-17 Jds Uniphase Corporation Polysilicon microelectric reflectors
DE10162983B4 (de) * 2001-12-20 2010-07-08 Qimonda Ag Kontaktfederanordnung zur elektrischen Kontaktierung eines Halbleiterwafers zu Testzwecken sowie Verfahren zu deren Herstellung
US6686637B1 (en) * 2002-11-21 2004-02-03 International Business Machines Corporation Gate structure with independently tailored vertical doping profile
US6967757B1 (en) * 2003-11-24 2005-11-22 Sandia Corporation Microelectromechanical mirrors and electrically-programmable diffraction gratings based on two-stage actuation
JP2005219426A (ja) * 2004-02-09 2005-08-18 Ricoh Co Ltd 液体吐出ヘッド、液体カートリッジ、液体吐出装置、画像形成装置及び液体吐出ヘッドの製造方法
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
EP1771036A3 (en) * 2005-09-26 2013-05-22 Yamaha Corporation Capacitor microphone and diaphragm therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0961270A (ja) * 1995-08-22 1997-03-07 Toyoda Mach Works Ltd 半導体圧力センサ
KR20030027951A (ko) * 2001-06-13 2003-04-07 미쓰비시덴키 가부시키가이샤 박막구조체 및 그 제조방법과, 가속도 센서 및 그 제조방법
KR20040011243A (ko) * 2002-07-30 2004-02-05 주식회사 비에스이 콘덴서 마이크로폰용 다층 다이어프램의 제조방법
KR20060090194A (ko) * 2005-02-07 2006-08-10 니혼도꾸슈도교 가부시키가이샤 마이크로 히터 및 센서

Also Published As

Publication number Publication date
JP4929753B2 (ja) 2012-05-09
EP1826174B1 (en) 2018-09-12
JP2007225362A (ja) 2007-09-06
EP1826174A3 (en) 2010-11-10
EP1826174A2 (en) 2007-08-29
US7569413B2 (en) 2009-08-04
KR20070085024A (ko) 2007-08-27
US20070196946A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR100849570B1 (ko) 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
KR100301097B1 (ko) 가속도센서용소자및그제조방법
EP1771036A2 (en) Capacitor microphone and diaphragm therefor
JP5558198B2 (ja) 半導体圧力センサ
JPH0750789B2 (ja) 半導体圧力変換装置の製造方法
JP2005246601A (ja) マイクロマシニング型の構成エレメントおよび相応の製作法
JP2002250665A (ja) 静電容量式センサ及びその製造方法
JP2005504644A (ja) Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造
JP2007037006A (ja) 超音波センサ及びその製造方法
KR100904994B1 (ko) 압력센서 제조방법 및 그 구조
JP2000155030A (ja) 角速度センサの製造方法
JP3536817B2 (ja) 半導体力学量センサ及びその製造方法
JP5822978B2 (ja) 半導体圧力センサ
JP4532787B2 (ja) コンデンサ型マイクロホンおよび圧力センサ
US6867061B2 (en) Method for producing surface micromechanical structures, and sensor
JPWO2002101836A1 (ja) 半導体装置およびその製造方法
JP2005337956A (ja) 物理量センサとその製法
JPWO2003015183A1 (ja) 薄膜構造体の製造方法
JP2003156509A (ja) 半導体加速度センサおよびその製造方法
JPH10111195A (ja) 振動式トランスデューサとその製造方法
JPH10111189A (ja) 振動式トランスデューサとその製造方法
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP5240900B2 (ja) エレクトレット構造及びその形成方法並びにエレクトレット型静電容量センサ
JP3638469B2 (ja) 半導体加速度センサ
JP3831650B2 (ja) 圧力センサ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 11