JP4929753B2 - 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ - Google Patents

薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ Download PDF

Info

Publication number
JP4929753B2
JP4929753B2 JP2006044870A JP2006044870A JP4929753B2 JP 4929753 B2 JP4929753 B2 JP 4929753B2 JP 2006044870 A JP2006044870 A JP 2006044870A JP 2006044870 A JP2006044870 A JP 2006044870A JP 4929753 B2 JP4929753 B2 JP 4929753B2
Authority
JP
Japan
Prior art keywords
film
layer film
thin film
lower layer
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006044870A
Other languages
English (en)
Other versions
JP2007225362A (ja
Inventor
隆 笠井
秀一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2006044870A priority Critical patent/JP4929753B2/ja
Priority to KR1020060130575A priority patent/KR100849570B1/ko
Priority to EP07100826.2A priority patent/EP1826174B1/en
Priority to US11/703,444 priority patent/US7569413B2/en
Publication of JP2007225362A publication Critical patent/JP2007225362A/ja
Application granted granted Critical
Publication of JP4929753B2 publication Critical patent/JP4929753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067Mechanical properties
    • B81B3/0072For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/0167Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Gyroscopes (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明は、薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサに関する。特に、本発明は、複数枚のポリシリコン薄膜を組み合わせた薄膜構造体の形成方法と、当該方法によって形成された薄膜構造体と、当該薄膜構造体をセンシング部に備えた振動センサ、圧力センサ及び加速度センサに関する。
振動センサや加速度センサ、ジャイロセンサ等では、センシング部にポリシリコン薄膜を用いたものがあり、これらのセンサではポリシリコン薄膜の周囲が基板に保持されていてポリシリコン薄膜が3次元的な構造体を成している。このような用途のポリシリコン薄膜では、電気信号を外部へ取り出す必要から、電気的に導通化されていなければならない。ポリシリコン薄膜を導通化する方法としては、不純物をドープすることによってポリシリコン薄膜中に不純物を拡散させる方法が一般的である。
しかしながら、ポリシリコン薄膜に不純物を導入して導通化させると、この導通化処理によってポリシリコン薄膜の内部に圧縮応力が発生するため、各種センサに不具合をもたらす。例えば、振動センサ(マイクロフォン)やジャイロセンサ等の振動型のセンサでは、導通化されたポリシリコン薄膜が振動膜として用いられているが、これらの振動型のセンサではポリシリコン薄膜の内部応力が振動特性に大きく影響を与え、センサ精度に影響する。特に、ポリシリコン薄膜に圧縮応力が生じている場合には、振動膜が座屈を起こして全く振動が起こらなくなる恐れがある。また、加速度センサ(櫛歯型加速度センサ)等の静電容量型のセンサでは、ポリシリコン薄膜に圧縮応力が生じると圧縮応力の影響を受けてポリシリコン薄膜が反ったり座屈を起こしたりし、センシング部の静電容量が変化してセンサ精度に大きく影響する。
このように、センシング用に用いられるポリシリコン薄膜では電気信号を取り出すために導電性が必要であるが、導電性を持たせるために不純物を導入すると、不純物導入後の熱処理によってポリシリコン薄膜に圧縮応力が発生し、センサ精度に悪影響をもたらす。逆に、ポリシリコン薄膜に引張応力を維持させようとすれば、ポリシリコン薄膜に導電性を付与することが困難になり、相反する問題があった。
このため特許文献1に開示された発明では、図1に示すように、同条件で成膜された複数のポリシリコン薄膜13、15、17、19と補助層14、16、18とを組み合わせた薄膜構造体を犠牲層12を介して基板11の上に形成し、ポリシリコン薄膜13、15、17、19と補助層14、16、18とを組み合わせることによって低応力の薄膜構造体を実現しようとしている。
しかしながら、このような薄膜構造体では、その内部に生じる応力の制御と電気抵抗の低抵抗化の工程を両立させることができなかった。特許文献1に記載されている方法では、薄膜構造体の電気抵抗を下げるために、それぞれ相応する部分層の析出後に不純物を注入したり、薄膜構造体全体が完成した後で注入したりしているが、このような方法では任意の引張応力を得ることはできなかった。その理由は、リン(P)などの不純物は、圧縮元として働くため、不純物を導入された膜に圧縮応力が生じ、弱い引張応力を実現できないからである(非特許文献1参照)。また、このような薄膜構造体では、補助層14、16、18が妨げとなって不純物の拡散が進行しなかったり、不純物を拡散させる工程でポリシリコン薄膜13、15、17、19の応力変化が大きくなり、応力制御が困難であった。
また、別な方法としては、特許文献2に開示されているような方法が提案されている。この方法では、図2に示すように、基板21の上に多層のポリシリコン薄膜22〜27を積層している。そして、LPCVD法で成膜されるポリシリコン薄膜は、成膜条件を変化させることによって圧縮応力にも引張応力にもなることを利用し、各ポリシリコン薄膜22〜27の成膜時の温度を変化させることにより、圧縮応力を持つ薄膜と引張応力を持つ薄膜とを生成させ、これらを組み合わせることによって低応力の薄膜構造体を実現しようとしている。
しかしながら、ポリシリコン薄膜は、不純物を導入した後、その不純物を熱拡散させないと抵抗値が高くなるので、このような方法で作製された薄膜構造体は抵抗値が高く、電気信号を取り出す必要のあるセンシング用デバイスとしては使用できなかった。すなわち、特許文献2のような方法では、引張応力を持つポリシリコン薄膜と圧縮応力を持つポリシリコン薄膜との間に自然酸化膜などの補助層が存在しないことを特徴としており、ポリシリコン薄膜の各層を連続的に成膜している。そのため、ポリシリコン薄膜の各層を成膜する途中でポリシリコン薄膜を導通化処理することはできず、薄膜構造体を導通化することができなかった。この方法でも、ポリシリコン薄膜の応力を制御することが困難で弱い引張応力を有する薄膜構造体を得ることは難しかった。
米国特許第5,753,134号明細書(特開平7−211709号公報) 米国特許第6,268,068号明細書 Control of Residual Stress of Polysilicon Thin Films by Heavy Doping in Surface Micromaching; M. Orpana and A. O. Korhonen; Proceedings International Conference Solid-State Sensors & Actuators (Transducers '91), San Francisco, California, 1991 (IEEE, New York, 1991) p.957-960
本発明は上記のような技術的課題に鑑みてなされたものであり、その目的とするところは、機械的応力が制御された弱い引張応力を持ち、かつ、導通化された薄膜構造体を形成するための方法を提供することにある。
本発明に係る薄膜構造体の形成方法は、基板の上に下層膜と上層膜とからなる薄膜構造体を形成するための方法であって、基板の上にポリシリコン薄膜からなる下層膜を形成する工程と、前記下層膜に不純物をドープして当該不純物を熱拡散させることにより前記下層膜を導通化させる工程と、前記下層膜の上に、第2のポリシリコン薄膜からなる、導通化されていない上層膜を形成する工程と、前記下層膜の圧縮応力と同程度となるように前記上層膜の引張応力を調整する工程と、前記基板をエッチングすることにより、前記基板に保持された前記薄膜構造体の周縁部の少なくとも一部を除いて、前記薄膜構造体を前記基板から分離させる工程とを有し、前記薄膜構造体が、最終的に、全体として引張応力を有するように調整されており、前記下層膜に不純物をドープした後、不純物を熱拡散させる前に、前記下層膜の上面に酸化膜を形成することを特徴としている。
本発明によれば、下層膜に不純物をドープして熱拡散させることにより下層膜を導通化しているので、下層膜と上層膜とからなる薄膜構造体に導電性を持たせることができ、薄膜構造体の変形量等を検出するための電気信号を薄膜構造体から取り出すことができる。
一方、上層膜は導通化されないので、導通化のために熱処理を行なう必要がなく、しかも、上層膜は下層膜を導通化処理した後で下層膜の上に成膜されるので、下層膜を導通化する際の熱処理を被ることがない。よって、下層膜には導通化のための熱処理によって圧縮応力(膜応力)が発生するが、上層膜には圧縮応力が発生せず、引張応力が維持される。そして、上層膜の引張応力が下層膜の圧縮応力と同程度となり、かつ、薄膜構造体が全体として引張応力を有するように応力を制御することにより、薄膜構造体が弱い引張応力を持つことになるので、薄膜構造体が弱く張られた状態となる。その結果、本発明の方法によって形成された薄膜構造体にあっては、圧縮応力によって座屈等が生じて薄膜構造体が変形しにくく、センシング用デバイスに用いられた場合には、計測精度を向上させることができる。
また、本発明に係る薄膜構造体の形成方法にあっては、下層膜に不純物をドープした後、不純物を熱拡散させる前に、下層膜の上面に酸化膜を形成しているので、熱処理時に下層膜の表層に結晶欠陥が導入されるのを防ぐことができる。
従って、本発明によれば、薄膜構造体の内部応力を良好に制御することと、薄膜構造体に導電性を持たせることとを両立させることが可能になる。
本発明に係る薄膜構造体の形成方法のある実施態様は、前記酸化膜の上に前記上層膜を形成した後、前記酸化膜をエッチングストップ層として上層膜の一部をエッチング除去することにより前記下層膜の一部を前記上層膜から電気的に露出させることを特徴としている。ここで電気的に露出させるとは、下層膜の一部を上層膜の除去部分から直接露出させる場合と、上層膜の除去部分で下層膜の一部が導電性材料で覆われている場合とをさす。このような実施態様によれば、導電性を有しない上層膜をエッチング除去することにより下層膜を電気的に露出させているので、容易に下層膜を外部の回路などに接続することができる。また、酸化膜をエッチングストップ層として上層膜をエッチング除去するので、上層膜を時間制御によりエッチングする場合に比べて上層膜だけを簡単かつ正確にエッチングすることができる。
本発明に係る薄膜構造体の形成方法の別な実施態様は、前記不純物を熱拡散させた後に、一部を残して前記酸化膜をエッチング除去し、前記酸化膜の上から前記下層膜の上に前記上層膜を形成し、前記酸化膜をエッチングストップ層として上層膜の一部をエッチング除去し、さらに、前記上層膜のエッチング除去部分に露出している前記酸化膜を除去することにより前記下層膜の一部を前記上層膜から電気的に露出させることを特徴としている。ここで電気的に露出させるとは、下層膜の一部を上層膜の除去部分から直接露出させる場合と、上層膜の除去部分で下層膜の一部が導電性材料で覆われている場合とをさす。このような実施態様によれば、導電性を有しない上層膜をエッチング除去することにより下層膜を電気的に露出させているので、容易に下層膜を外部の回路などに接続することができる。また、酸化膜をエッチングストップ層として上層膜をエッチング除去するので、上層膜を時間制御によりエッチングする場合に比べて上層膜だけを簡単かつ正確にエッチングすることができる。
本発明に係る薄膜構造体の形成方法のさらに別な実施態様は、前記下層膜を形成する前又は後に、前記下層膜を導通化させた後に下層膜と電気的に導通する電気配線部を前記基板の上に形成しておき、前記電気配線部の上に前記上層膜を形成し、前記上層膜及び前記下層膜の一部、又は前記上層膜の一部を除去することによって前記電気配線部を前記上層膜から露出させることを特徴としている。このような実施態様によれば、電気配線部を通じて下層膜と外部の回路とを接続することが可能になる。
また、本発明に係る薄膜構造体の形成方法のさらに別な実施態様においては、前記下層膜に不純物を熱拡散させた後、前記酸化膜を前記下層膜の上面から除去して前記下層膜の上面に前記上層膜を形成してもよい。
本発明に係る薄膜構造体の形成方法によって作製された薄膜構造体は、振動センサや圧力センサ、加速度センサのセンシング部に用いることができ、これらセンサの計測精度を向上させることができる。
なお、本発明の以上説明した構成要素は、可能な限り任意に組み合わせることができる。
以下、本発明の実施例を図面に従って詳細に説明する。
図3は本発明の実施例1を示す概略断面図であって、本発明に係る薄膜構造体Aを備えたセンシング用デバイス31を表わしている。実施例1においては、基板32の上面に薄膜構造体Aが形成されている。基板32はSi基板等の半導体基板、金属基板、セラミック基板等からなり、上下に貫通した貫通孔33を有している。基板32の上面には酸化物や窒化物等からなる薄い絶縁膜34が形成されており、絶縁膜34の上面に薄膜構造体Aが設けられている。薄膜構造体Aは下層膜35の上面に上層膜36を積層したものであって、周縁部を基板32の絶縁膜34の上に積層されていて基板32の貫通孔33上面を覆っている。
薄膜構造体Aを構成する下層膜35は、ポリシリコン(多結晶Si)薄膜からなり、ポリシリコン薄膜に不純物をドーピングして熱拡散させることによって電気的に導通化されている。上層膜36もポリシリコン薄膜からなるが、上層膜36は成膜されただけの膜(AsDepo膜)であって、不純物を導入されていない。上層膜36は、成膜されただけのポリシリコン薄膜であるから、導電性を有していない。また、薄膜構造体Aは、貫通孔33と対向する領域の外側において上層膜36を部分的に開口されており、当該開口部37から導電性を有する下層膜35を露出させることにより電極取出し部42を形成しており、下層膜35を外部の電気回路等に接続できるようにしている。
成膜されただけのポリシリコン薄膜は、導電性を有しておらず、かつ、内部応力が引張応力となっているが、導電性を持たせるために不純物をドーピングして熱拡散させると、熱拡散処理時の高温によってポリシリコン薄膜の内部応力は圧縮応力となる。従って、下層膜35は導電性を有しているが、圧縮応力を有している。これに対し、上層膜36は導電性を有していないが、引張応力を有している。
センシング用デバイスのセンシング部で用いられる薄膜構造体Aは、大きな圧縮応力を有していると、外力に応じて敏感に変形しにくくなって計測精度や特性がばらついたり、あるいは薄膜構造体Aの座屈により計測不能となったりする恐れがある。そのため、本発明においては、圧縮応力を有する下層膜35と引張応力を有する上層膜36とを組み合わせて上層膜36の引張応力と下層膜35の圧縮応力とがほぼ同程度となるように制御し、導電性を有する薄膜構造体Aの応力が小さくなるようにしている。好ましくは、薄膜構造体Aの全体としての応力が弱い引張応力を持つようにするか、全体としての応力がほぼゼロとなるようにすればよい。しかし、その程度は一般的にはセンシング用デバイスのセンシング部で必要とされる引張応力の大きさとなるようにすればよい。振動センサや圧力センサ等を考えた場合には、あまり引張応力が大きいと感度が低下する恐れがあるので、全体として弱い引張応力が得られるようにするのが望ましく、特にほぼ0MPaに近い引張応力となるようにするのが望ましい。
よって、このような構造によれば、導電性を有し、かつ全体として引張応力を有する薄膜構造体Aを作製することができ、センシング用デバイス31のセンシング部に使用するために好適な薄膜構造体Aを得ることができる。
つぎに、上記のような構造の薄膜構造体Aを製作するための製造方法の一例を、図4(a)〜図4(c)、図5(a)〜図5(c)、図6(a)及び図6(b)により説明する。基板32としては、Si基板を用いている。まず、基板32の上面にSiO膜やSiN膜からなる絶縁膜34を常法により形成する(図4(a))。なお、成膜方法によっては、裏面にも膜が形成されるが、図中では省略する。(以下、同様)。ついで、絶縁膜34の上面にポリシリコンを堆積させて下層膜35を形成する(図4(b))。下層膜35の成膜条件には大きな制約はないが、不純物のドーピングと熱拡散の工程を経た後に、弱い圧縮応力となるように制御することが望ましい。一般的には、LPCVD法(減圧化学的気相堆積法)で下層膜35を成膜すればよい。薄膜は成膜温度が低いと成膜速度が遅く、生産性が悪くなるので、下層膜35は、ある程度高い温度(580℃以上)で成膜し、生産性を高めることが望ましい。具体的には、材料ガスとしてSiHを用い、温度620℃、圧力300mTorrの条件下で、LPCVD法により下層膜35を成膜する。
ついで、P(リン)、B(ホウ素)等を下層膜35にイオン注入することにより、もしくはPSG、BSG、POClなどの不純物ソースを下層膜35の上に堆積させることにより、下層膜35にP、Bなどの不純物を導入する。具体的には、図4(c)に示すように、下層膜35の上面に不純物ソース38としてリンガラス(PSG)を堆積させ、下層膜35をPHとOの混合ガス雰囲気中において950℃の温度で15分間加熱処理し、下層膜35の表層部にPイオンをドーピングした。この後、不純物ソース38(リンガラス)はフッ酸水溶液に浸漬して除去した(図5(a))。
つぎに、不純物ソース38を除去した後の下層膜35の上面に酸化膜39を形成する(図5(b))。酸化膜39を形成する方法としては、下層膜35を形成された基板32をファーネス炉やRapid Thermal Anneal 装置などの加熱炉に入れ、加熱炉にOガスを流して下層膜35の表面に酸化膜39を形成する。具体的には、700Åの膜厚のSiO膜を形成した。そして、そのまま加熱炉で下層膜35を加熱して熱処理を行い、下層膜35の表層部に導入されていたP等の不純物を下層膜35内に拡散させる(図5(b))。具体的には、ファーネス炉に基板32を入れ、Nガス雰囲気中で1100℃の温度で2時間熱処理を行なった。この熱処理(アニール)には、不純物を下層膜35内に熱拡散させて下層膜35を導通化すると共に、不純物の導入によって下層膜35に生じた結晶欠陥などを除去する効果がある。また、熱処理時に下層膜35の表面を酸化膜39で覆っておくことにより、不純物が下層膜35から蒸発して抜けるのを防止し、また熱処理時に結晶欠陥が下層膜35に導入されるのを防ぐことができる。
下層膜35は成膜時には引張応力を有しているが、1000℃を超える高温で熱処理される結果、下層膜35の内部応力の絶対値は次第に小さくなり、ついには圧縮応力に転化する。従って、上記熱処理は、下層膜35に充分な導電性が得られ、かつ、できるだけ小さな圧縮応力となるように制御することが望まれる。なお、酸化膜39は形成しなくても差し支えない。
熱処理が完了すると、基板32を加熱炉から取り出し、フッ酸水溶液などで酸化膜39を除去する。但し、この処理は空気中で行なわれるので、フッ酸水溶液で不純物ソース38を除去した場合でも、下層膜35の表面にはごくわずか(最大膜厚がほぼ50Å)自然酸化膜が存在する。
ついで、下層膜35の上面に応力値が引張応力となる条件でポリシリコン薄膜からなる上層膜36を成膜する(図5(c))。成膜されただけの上層膜36が引張応力を持つようにするためには、ポリシリコンをアモルファス状態で堆積させ、堆積後に多結晶化させればよい。この条件は成膜時の温度が最も影響しており、成膜温度を570℃〜620℃とすればよい。具体的には、SiHのガス雰囲気中において、温度580℃、圧力300mTorrで、LPCVD法により上層膜36を成膜した。
また、こうして下層膜35の上面に上層膜36を成膜することによって得られた薄膜構造体Aは、全体として弱い引張応力を持つように調整することが望ましい。そのためには、上層膜36の引張応力が、下層膜35の圧縮応力とほぼ等しいか、あるいは下層膜35の圧縮応力よりも少し大きくなるようにすればよい。上層膜36の応力は、成膜前に下層膜35の応力値や膜厚を測定しておけば、その値に応じて調整できる。例えば、下層膜35の圧縮応力(絶対値)が、目標値よりも大きかった場合には、上層膜36の膜厚を厚くすることによって引張応力を強くすることにより、全体としての応力を目標値に制御することができる。下層膜35の応力の測定方法は、例えば、基板32の反りなどを測定することによって計測できる。
なお、上層膜36は、成膜されただけの膜(AsDepo膜)のみならず、過度な高温でなければ熱処理を行って応力を緩和しても差し支えない。ただし、1,000℃以上の高温は下層膜35の不純物が上層膜にまで拡散して上層膜36に圧縮応力を生じさせるので、上層膜36の熱処理を1,000℃以上の温度で熱処理することは避けなければならない。
つぎに、上層膜36の上面にフォトレジストを塗布してレジストマスク40を形成し、電極取出し部42となる領域においてレジストマスク40に透孔41を開口し(図6(a))、レジストマスク40の透孔41を通して上層膜36のみをエッチングにより除去し、透孔41に対向させて上層膜36に開口部37をあける。下層膜35をエッチングしないで上層膜36だけをエッチングするには、例えばドライエッチングやウェットエッチングのエッチング時間を管理することによって行なう方法がある。例えば、上層膜36のエッチング方法としてはドライエッチ ング(Reactive Ion Etching)法を用い、ポジレジストをレジストマスク40にしてSF及びOの混合ガスのプラズマでエッチングを行なえばよい。あるいは、ウェットエッチングを行なう場合には、酸化シリコン膜やチッ化シリコン膜をレジストマスク40とし、TMAH、KOHなどで上層膜36をエッチングすればよい。レジストマスク40を上層膜36の上面から剥離させれば、上層膜36の開口部37に下層膜35が露出して電極取出し部42が形成される(図6(b))。
この後、基板32を下面側からエッチングして基板32に貫通孔33を開口し、さらに絶縁膜34、下層膜35、上層膜36等の不要部分をエッチングによって除去すれば、図3に示したようなセンシング用デバイス31が得られる。基板32と下層膜35との間に絶縁膜34が存在しなければ、ポリシリコンからなる下層膜35及び上層膜36の不要部分をエッチング除去するシリコンからなる基板32もエッチングによって傷つけられる恐れがある。しかし、実施例1では、基板32と下層膜35の間に酸化膜や窒化膜からなる絶縁膜34が形成されているので、ポリシリコンをエッチングするが絶縁膜34をエッチングしないエッチャントを用いて上層膜36及び下層膜35の不要部分を選択的にエッチング除去した後、絶縁膜34をエッチングするがシリコンをエッチングしないエッチャントを用いて絶縁膜34の不要部分を選択的にエッチングすれば、基板32を傷つけることなく上層膜36等の不要部分を除去することができる。
なお、電極取出し部42においては、下層膜35の上にAu、Al等の金属材料から成るワイヤーボンディングパッドを公知の方法にて形成してもよい。
図7は本発明の実施例2を示す概略断面図であって、本発明に係る薄膜構造体Aを備えたセンシング用デバイス51を表わしている。実施例2のセンシング用デバイス51は、下層膜35と上層膜36との間にエッチングストップ層52を設けた点で実施例1と異なっている。実施例2によれば、エッチングストップ層52を設けているので、上層膜36に開口部37をあける際、エッチング処理の時間管理を行なうよりも正確に上層膜36のみをエッチングすることができる。
図8(a)〜図8(c)及び図9(a)〜図9(d)は実施例2のセンシング用デバイス51の製造工程の一例を説明する概略断面図である。図8(a)は、実施例1における図4(a)〜図5(b)の工程により絶縁膜34の成膜、下層膜35の成膜、不純物のドープ、酸化膜39の形成、不純物の熱拡散の処理を行なって基板32の上面に導通化された下層膜35を作製した後、表面の酸化膜39を除去した状態を表わしている。実施例2においては、この後下層膜35の上面にエッチングストップ層52を形成する(図8(b))。エッチングストップ層52は、上層膜36のエッチングに用いるエッチング方法(エッチャント、エッチングガス等)によってエッチングされない材料で形成されていてもよく、上層膜36のエッチングに用いるエッチング方法に対して上層膜36のエッチングレートよりも非常に遅いエッチングレートを有する材料によって形成されていてもよい。なお、下層膜35の上面に形成されていた酸化膜39を除去しないで残しておき、これをエッチングストップ層52として利用してもよい。
ついで、エッチングストップ層52の上面に上層膜36を成膜し(図8(c))、上層膜36の上面をレジストマスク40で覆ってレジストマスク40に透孔41を開口する(図9(a))。さらに、上層膜36をエッチングするがエッチングストップ層52をエッチングしないエッチャント又はエッチングガスを用いてレジストマスク40の透孔41から上層膜36をエッチングする。例えば、エッチングストップ層52が酸化膜である場合には、HF水溶液を用いてエッチングするか、もしくはCHF及びOの混合ガスのガスプラズマなどでエッチングを行なう。この結果、上層膜36に開口部37があけられるが、エッチングストップ層52はエッチングされないので、上層膜36の下面までエッチングが進行して開口部37内にエッチングストップ層52が露出したときにエッチングは停止する(図9(b))。エッチングが終了したら、レジストマスク40を上層膜36上面から剥離させる(図9(c))。
実施例2では、下層膜35と上層膜36の間にエッチングストップ層52を設けているので、上層膜36をエッチングしたときエッチングがエッチングストップ層52まで達したときに自然に停止する。よって、実施例1のように上層膜36だけがエッチングされるようにエッチング時間を管理する必要が無く、簡単かつ安定に上層膜36をエッチングして開口部37を形成することができる。
この後、エッチングストップ層52をエッチングするが下層膜35をエッチングしないエッチャント又はエッチングガスを用いてウェットエッチング又はドライエッチングし、上層膜36をマスクとしてエッチングストップ層52を選択的にエッチングし、開口部37内のエッチングストップ層52を除去し、開口部37内に下層膜35を露出させて電極取出し部42を作製する。なお、エッチングストップ層52が導電性を有する場合には開口部37内のエッチングストップ層52を除去することなく残しておいてもよく、その場合には図9(d)の工程は省略することができる。この後、基板32に貫通孔33を開口させると共に、絶縁膜34、下層膜35、エッチングストップ層52、上層膜36等の不要部分を除去することによって図7に示すようなセンシング用デバイス51が得られる。
図10は実施例2の変形例によるセンシング用デバイス61の概略断面図を示し、図11(a)〜図11(c)及び図12(a)〜図12(d)はその製造工程の一部を表わしている。実施例2では下層膜35の上面全体にエッチングストップ層52が残っていたが、図10に示す変形例では開口部37の下面にのみエッチングストップ層52が残っている。すなわち、図11(a)(b)に示すように、導通化された下層膜35の上面全体にエッチングストップ層52を形成した後、電極取出し部42となる領域を残してそれ以外の領域のエッチングストップ層52をフォトリソグラフィ技術を用いて除去する(図11(c))。そして、この部分的に形成されたエッチングストップ層52の上から下層膜35の上に上層膜36を成膜し(図12(a))、この後実施例2の場合と同様にしてセンシング用デバイス61を作製する(図12(b)〜図12(d))。但し、この変形例では導電性を有する材料によってエッチングストップ層52を形成した場合を考えているので、開口部37内にエッチングストップ層52を残しているが、エッチングストップ層52が導電性を有しない場合には、開口部37内のエッチングストップ層52も最終的に除去すればよい。
図13は本発明の実施例3を示す概略断面図であって、本発明に係る薄膜構造体Aを備えたセンシング用デバイス71を表わしている。実施例3のセンシング用デバイス71は、薄膜構造体Aから電気配線部72を引き出すようにしており、電気配線部72に外部の回路を接続して薄膜構造体Aからの電気信号を電気配線部72から取り出すことができる。
図14(a)〜図14(c)及び図15(a)〜図15(b)は実施例3のセンシング用デバイス71の製造工程の一例を説明する概略断面図である。この実施例では、基板32上面の絶縁膜34の上に電気配線部72とエッチングストップ層52を形成した後、エッチングによって電気配線部72及びエッチングストップ層52の不要部分を除去している(図14(a))。電気配線部72は金属薄膜や導通化されたポリシリコンなどの導電性を有する材料であればよいが、後の熱処理に耐える材料を考えると導通化されたポリシリコンが望ましい。電気配線部72の一部は薄膜構造体Aの形成される領域内に設けられ、残りが薄膜構造体Aの形成される領域の外側の領域に設けられている。また、エッチングストップ層52は、電気配線部72の上面のうち、薄膜構造体Aの形成される領域の外側の領域に形成されている。この後、実施例1の場合と同様にして、基板32の上に下層膜35が成膜され、下層膜35が不純物の熱拡散によって導通化され、その上に上層膜36が成膜される(図14(b))。
ついで、上層膜36の上面にフォトレジストを塗布してレジストマスク40で上層膜36を覆い、エッチングストップ層52と対向する領域(あるいは、電気配線部72の薄膜構造体Aから露出させられる領域)でレジストマスク40を除去する(図14(c))。そして、上層膜36及び下層膜35をエッチングするがエッチングストップ層52をエッチングしないエッチャント又はエッチングガスを用いてレジストマスク40から露出した上層膜36及び下層膜35をエッチング除去する。例えば、エッチングストップ層52が酸化膜である場合には、HF水溶液を用いてエッチングするか、もしくはCHF及びOの混合ガスのガスプラズマなどでエッチングを行なう。この結果、上層膜36及び下層膜35の一部が除去されてエッチングストップ層52が露出させられる(図15(a))。
エッチングが終了したら、レジストマスク40を上層膜36上面から剥離させる。そして、エッチングストップ層52をエッチングするが電気配線部72をエッチングしないエッチャント又はエッチングガスを用い、上層膜36及び下層膜35をマスクとしてウェットエッチング又はドライエッチングし、エッチングストップ層52を選択的にエッチング除去し、電気配線部72を露出させる(図15(b))。こうして、電気配線部72の一部は下層膜35と電気的に接触しており、それ以外の部分が薄膜構造体Aから露出する。
最後に、基板32に貫通孔33を開口させると共に、絶縁膜34、下層膜35、上層膜36等の不要部分を除去することによって図13に示すようなセンシング用デバイス71が得られる。
図16は本発明にかかる振動センサ81を示す概略断面図である。この振動センサ81は、例えば小型のマイクロフォンとして使用される。この振動センサ81は本発明に係るセンシング用デバイス、例えば実施例1のセンシング用デバイス31を用いて構成されており、薄膜構造体Aの上にSiOからなるスペーサ82を介してバックプレート83を設けたものであり、バックプレート83には通気口84が開口されている。バックプレート83は金属や導通化されたポリシリコン等によって形成されていて導電性を有している。そして、薄膜構造体A(下層膜35)とバックプレート83によってセンシング用のコンデンサが形成されている。
この振動センサ81にあっては、バックプレート83側で音声振動を受け取るようになっている。音声振動が振動センサ81に伝搬してくると、この音声振動は通気口84から振動センサ81内に伝搬し、薄膜構造体Aを振動させる。そして、薄膜構造体Aが音声振動と共振して振動することにより、バックプレート83と薄膜構造体Aとの間の静電容量が変化するので、この静電容量の変化を外部の回路で計測することにより音声振動を拾うことができる。
しかも、この振動センサ81にあっては、薄膜構造体Aに弱い引張応力を持たせることができるので。振動センサ81の振動特性を改善して計測精度を向上させることができる。さらに、薄膜構造体Aのバックプレート83と対向する側の面(上層膜36)が絶縁性又は低抵抗となっているので、振動センサ81の耐電圧特性が良好となる。また、上層膜36がパッシベーション膜の役割を兼ねるので、薄膜構造体Aがバックプレート83に接触した時に薄膜構造体Aとバックプレート83とが導通して電流が流れる恐れがない。
図17は本発明にかかる圧力センサ91を示す概略断面図である。この圧力センサ91は、薄膜構造体Aの上にSiOからなるスペーサ92を介してバックプレート93を設けたものであり、薄膜構造体Aとバックプレート93との間には基準圧力に保持された気密室94が設けられている。バックプレート93は金属や導通化されたポリシリコン等によって形成されていて導電性を有している。そして、薄膜構造体A(下層膜35)とバックプレート93によってセンシング用のコンデンサが形成されている。
この圧力センサ91では、薄膜構造体Aの下面で検知しようとする圧力を受けるようになっており、薄膜構造体Aの下面の圧力と気密室94内の圧力との圧力差に応じて薄膜構造体Aの撓み量が変化してバックプレート93と薄膜構造体Aとの間の静電容量が変化するし、この静電容量の変化を外部の回路で計測することにより圧力を計測することができる。
しかも、この圧力センサ91にあっては、薄膜構造体Aに弱い引張応力を持たせることができるので。圧力センサ91が内部応力によって予め撓むことがなく、圧力センサ91の計測精度を向上させることができる。さらに、薄膜構造体Aのバックプレート93と対向する側の面(上層膜36)が絶縁性又は低抵抗となっているので、振動センサ91の耐電圧特性が良好となる。また、上層膜36がパッシベーション膜の役割を兼ねるので、薄膜構造体Aがバックプレート93に接触した時に薄膜構造体Aとバックプレート93とが導通して電流が流れる恐れがない。
図18は静電容量型の加速度センサ101の構造を示す平面図である。この加速度センサ101にあっては、基板32の上面に固定電極103と可動電極105とが形成されている。この固定電極103及び可動電極105は、本発明の薄膜構造体によって形成されている。
可動電極105は、基板32上面の中央部に配置されており、その両端は基板32の上面に固定されている。可動電極105の中央部は櫛歯状をした可動部分106となっており、可動電極105の固定部分107と可動部分106の両端とはそれぞれ容易に変形するスプリングサスペンション部108を介してつながっている。可動電極105の可動部分106からは、両側方へ向けて一定ピッチで櫛歯電極109が延出されている。
固定電極103は、基板32の上面において、可動電極105を挟むようにして可動電極105の両側に配置されている。各固定電極103からは、可動電極105に向けて一定ピッチ毎に櫛歯電極104が延出されている。可動電極105の櫛歯電極109と固定電極103の櫛歯電極104とは、噛み合わせるようにして交互に配置されている。
しかして、この加速度センサ101にあっては、図18に示す矢印方向の加速度を感知すると、可動電極105の可動部分106が矢印方向に変位し、固定電極103の櫛歯電極104と可動電極105の櫛歯電極109との間の静電容量が変化する。加速度の大きさに応じて可動部分106の変位量が大きくなり、櫛歯電極104、109間の静電容量が変化するので、この静電容量の変化を計測することによって加速度を計測することができる。
このような構造の加速度センサ101においても、固定電極103や可動電極105(特に、可動電極105)に内部応力による撓み等が存在すると、検知精度に影響を及ぼすが、本発明の薄膜構造体によれば弱い引張応力を持たせることができるので、検知精度や信頼性を向上させることができる。
図19は静電容量型のジャイロセンサ111の構造を示す平面図である。このジャイロセンサ111にあっては、基板32の上面中央部に櫛歯状をした駆動用固定電極117が設けられ、駆動用固定電極117からはその両側へ向けて一定ピッチで櫛歯電極114が延出されている。駆動用固定電極117の両側には、可動電極115を間に挟んで、櫛歯状をした固定電極113が設けられており、各固定電極113からも櫛歯電極114が一定ピッチで延出されている。
駆動用固定電極117と検知用電極113との間に配置された可動電極115は、導通化されたポリシリコンで形成されており、可動電極115の振動部116はその両端を2本の細いビーム118を介して基板32に保持されている。振動部116は櫛歯状をしており、両側へ向けて一定ピッチ毎に櫛歯電極119が延出されている。可動電極115の櫛歯電極119と固定電極113の櫛歯電極114とは、噛み合わせるようにして交互に配置されている。上記駆動用固定電極117、検知用固定電極113及び可動電極115が本発明の薄膜構造体によって形成されている。
しかして、このジャイロセンサ111にあっては、駆動用固定電極117とその両側の振動板116の両櫛歯電極114、119間に振動駆動信号を印加し、左右の振動板116をx軸方向において逆位相、同振幅で振動させる。この状態でジャイロセンサ111がy軸方向の回りに回転すると、両振動板116にはx軸方向及びy軸方向に垂直なz軸方向に互いに逆向きのコリオリ力が発生する。このコリオリ力による振動板116のz軸方向の振動の向きと振幅を検知用固定電極113と可動電極115との間の静電容量の変化として検出することにより、ジャイロセンサ111に発生している角速度を検出できる。
このような構造のジャイロセンサ111においても、駆動用固定電極117、検知用固定電極113又は可動電極115(特に、可動電極115)に内部応力による撓み等が存在すると、検知精度に影響を及ぼすが、本発明の薄膜構造体によれば弱い引張応力を持たせることができるので、検知精度や信頼性を向上させることができる。
図1は、従来例を説明する概略図である。 図2は、別な従来例を説明する概略図である。 図3は、発明の実施例1によるセンシング用デバイスを示す概略断面図である。 図4(a)〜図4(c)は、実施例1によるセンシング用デバイスの製造工程を説明する概略断面図である。 図5(a)〜図5(c)は、実施例1によるセンシング用デバイスの製造工程を説明する概略断面図であって、図4(c)の後の工程を表わしている。 図6(a)及び図6(b)は、実施例1によるセンシング用デバイスの製造工程を説明する概略断面図であって、図5(c)の後の工程を表わしている。 図7は、発明の実施例2によるセンシング用デバイスを示す概略断面図である。 図8(a)〜図8(c)は、実施例2によるセンシング用デバイスの製造工程を説明する概略断面図である。 図9(a)〜図9(d)は、実施例2によるセンシング用デバイスの製造工程を説明する概略断面図であって、図8(c)の後の工程を表わしている。 図10は、実施例2の変形例によるセンシング用デバイスを示す概略断面図である。 図11(a)〜図11(c)は、実施例2の変形例によるセンシング用デバイスの製造工程を説明する概略断面図である。 図12(a)〜図12(d)は、実施例2の変形例によるセンシング用デバイスの製造工程を説明する概略断面図であって、図11(c)の後の工程を表わしている。 図13は、本発明の実施例3によるセンシング用デバイスを示す概略断面図である。 図14(a)〜図14(c)は、実施例3のセンシング用デバイスの製造工程を説明する概略断面図である。 図15(a)及び図15(b)は、実施例3のセンシング用デバイスの製造工程を説明する概略断面図であって、図14(c)の後の工程を表わしている。 図16は、本発明にかかる振動センサを示す概略断面図である。 図17は、本発明にかかる圧力センサを示す概略断面図である。 図18は、静電容量型の加速度センサの構造を示す平面図である。 図19は、静電容量型のジャイロセンサの構造を示す平面図である。
符号の説明
31 センシング用デバイス
32 基板
34 絶縁膜
35 下層膜
36 上層膜
37 開口部
38 不純物ソース
39 酸化膜
51 センシング用デバイス
52 エッチングストップ層
53 開口部
61 センシング用デバイス
71 センシング用デバイス
72 電気配線部
81 振動センサ
91 圧力センサ
101 加速度センサ
111 ジャイロセンサ
A 薄膜構造体

Claims (9)

  1. 基板の上に下層膜と上層膜とからなる薄膜構造体を形成するための方法であって、
    基板の上にポリシリコン薄膜からなる下層膜を形成する工程と、
    前記下層膜に不純物をドープして当該不純物を熱拡散させることにより前記下層膜を導通化させる工程と、
    前記下層膜の上に、第2のポリシリコン薄膜からなる、導通化されていない上層膜を形成する工程と、
    前記下層膜の圧縮応力と同程度となるように前記上層膜の引張応力を調整する工程と、
    前記基板をエッチングすることにより、前記基板に保持された前記薄膜構造体の周縁部の少なくとも一部を除いて、前記薄膜構造体を前記基板から分離させる工程とを有し、
    前記薄膜構造体が、最終的に、全体として引張応力を有するように調整されており、
    前記下層膜に不純物をドープした後、不純物を熱拡散させる前に、前記下層膜の上面に酸化膜を形成することを特徴とする薄膜構造体の形成方法。
  2. 前記酸化膜の上に前記上層膜を形成した後、前記酸化膜をエッチングストップ層として上層膜の一部をエッチング除去することにより前記下層膜の一部を前記上層膜から電気的に露出させることを特徴とする、請求項1に記載の薄膜構造体の形成方法。
  3. 前記不純物を熱拡散させた後に、一部を残して前記酸化膜をエッチング除去し、前記酸化膜の上から前記下層膜の上に前記上層膜を形成し、前記酸化膜をエッチングストップ層として上層膜の一部をエッチング除去し、さらに、前記上層膜のエッチング除去部分に露出している前記酸化膜を除去することにより前記下層膜の一部を前記上層膜から電気的に露出させることを特徴とする、請求項に記載の薄膜構造体の形成方法。
  4. 前記下層膜を形成する前又は後に、前記下層膜を導通化させた後に下層膜と電気的に導通する電気配線部を前記基板の上に形成しておき、前記電気配線部の上に前記上層膜を形成し、前記上層膜及び前記下層膜の一部、又は前記上層膜の一部を除去することによって前記電気配線部を前記上層膜から露出させることを特徴とする、請求項1に記載の薄膜構造体の形成方法。
  5. 前記下層膜に不純物を熱拡散させた後、前記酸化膜を前記下層膜の上面から除去して前記下層膜の上面に前記上層膜を形成することを特徴とする、請求項1に記載の薄膜構造体の形成方法。
  6. 請求項1〜のいずれか1項に記載の薄膜構造体の形成方法により作製されたことを特徴とする薄膜構造体。
  7. 請求項に記載の薄膜構造体をセンシング部に備えた振動センサ。
  8. 請求項に記載の薄膜構造体をセンシング部に備えた圧力センサ。
  9. 請求項に記載の薄膜構造体をセンシング部に備えた加速度センサ。
JP2006044870A 2006-02-22 2006-02-22 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ Expired - Fee Related JP4929753B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006044870A JP4929753B2 (ja) 2006-02-22 2006-02-22 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
KR1020060130575A KR100849570B1 (ko) 2006-02-22 2006-12-20 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
EP07100826.2A EP1826174B1 (en) 2006-02-22 2007-01-19 Method for forming thin film structure having small tensile stress
US11/703,444 US7569413B2 (en) 2006-02-22 2007-02-07 Method of forming thin film structure with tensile and compressed polysilicon layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044870A JP4929753B2 (ja) 2006-02-22 2006-02-22 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ

Publications (2)

Publication Number Publication Date
JP2007225362A JP2007225362A (ja) 2007-09-06
JP4929753B2 true JP4929753B2 (ja) 2012-05-09

Family

ID=38068421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044870A Expired - Fee Related JP4929753B2 (ja) 2006-02-22 2006-02-22 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ

Country Status (4)

Country Link
US (1) US7569413B2 (ja)
EP (1) EP1826174B1 (ja)
JP (1) JP4929753B2 (ja)
KR (1) KR100849570B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090357A (ja) * 2013-11-07 2015-05-11 株式会社デンソー ラム波式センシングデバイス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1771036A3 (en) * 2005-09-26 2013-05-22 Yamaha Corporation Capacitor microphone and diaphragm therefor
JP4660426B2 (ja) * 2006-05-31 2011-03-30 三洋電機株式会社 センサ装置およびダイアフラム構造体
KR101262386B1 (ko) * 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP5006364B2 (ja) * 2008-07-28 2012-08-22 アオイ電子株式会社 指向性マイクロフォン
JP2010091467A (ja) * 2008-10-09 2010-04-22 Rohm Co Ltd 圧力センサおよび圧力センサの製造方法
WO2010079574A1 (ja) * 2009-01-09 2010-07-15 パナソニック株式会社 Memsデバイス
JP5067584B2 (ja) * 2009-03-02 2012-11-07 オムロン株式会社 半導体センサ及びその製造方法
JP5558198B2 (ja) * 2010-05-13 2014-07-23 三菱電機株式会社 半導体圧力センサ
KR101137929B1 (ko) * 2010-05-31 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8318575B2 (en) * 2011-02-07 2012-11-27 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof
US8409900B2 (en) * 2011-04-19 2013-04-02 Eastman Kodak Company Fabricating MEMS composite transducer including compliant membrane
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP5729316B2 (ja) * 2012-01-23 2015-06-03 株式会社デンソー 容量式物理量検出装置
DE102012102020A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement
JP5649636B2 (ja) * 2012-11-08 2015-01-07 ティエンシェン・ジョウ 静電容量トランスデューサの製造方法
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234064A (ja) * 1985-04-10 1986-10-18 Nissan Motor Co Ltd 半導体振動検出装置
US5025346A (en) * 1989-02-17 1991-06-18 Regents Of The University Of California Laterally driven resonant microstructures
JP3189259B2 (ja) * 1993-07-08 2001-07-16 横河電機株式会社 振動式トランスデューサとその製造方法
US5753134A (en) * 1994-01-04 1998-05-19 Siemens Aktiengesellschaft Method for producing a layer with reduced mechanical stresses
JP3335810B2 (ja) * 1995-08-22 2002-10-21 豊田工機株式会社 半導体圧力センサ
JP3314631B2 (ja) * 1996-10-09 2002-08-12 横河電機株式会社 振動式トランスデューサとその製造方法
US6268068B1 (en) * 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
US6765300B1 (en) * 1999-02-04 2004-07-20 Tyco Electronics Logistics, Ag Micro-relay
US6174820B1 (en) * 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6450654B1 (en) * 2000-11-01 2002-09-17 Jds Uniphase Corporation Polysilicon microelectric reflectors
US7371600B2 (en) * 2001-06-13 2008-05-13 Mitsubishi Denki Kabushiki Kaisha Thin-film structure and method for manufacturing the same, and acceleration sensor and method for manufacturing the same
DE10162983B4 (de) * 2001-12-20 2010-07-08 Qimonda Ag Kontaktfederanordnung zur elektrischen Kontaktierung eines Halbleiterwafers zu Testzwecken sowie Verfahren zu deren Herstellung
KR100469886B1 (ko) * 2002-07-30 2005-02-02 주식회사 비에스이 콘덴서 마이크로폰용 다층 다이어프램의 제조방법
US6686637B1 (en) * 2002-11-21 2004-02-03 International Business Machines Corporation Gate structure with independently tailored vertical doping profile
US6967757B1 (en) * 2003-11-24 2005-11-22 Sandia Corporation Microelectromechanical mirrors and electrically-programmable diffraction gratings based on two-stage actuation
JP2005219426A (ja) * 2004-02-09 2005-08-18 Ricoh Co Ltd 液体吐出ヘッド、液体カートリッジ、液体吐出装置、画像形成装置及び液体吐出ヘッドの製造方法
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
JP5108234B2 (ja) * 2005-02-07 2012-12-26 日本特殊陶業株式会社 マイクロヒータ及びセンサ
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
EP1771036A3 (en) * 2005-09-26 2013-05-22 Yamaha Corporation Capacitor microphone and diaphragm therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090357A (ja) * 2013-11-07 2015-05-11 株式会社デンソー ラム波式センシングデバイス

Also Published As

Publication number Publication date
EP1826174A2 (en) 2007-08-29
KR20070085024A (ko) 2007-08-27
US20070196946A1 (en) 2007-08-23
EP1826174B1 (en) 2018-09-12
KR100849570B1 (ko) 2008-07-31
US7569413B2 (en) 2009-08-04
JP2007225362A (ja) 2007-09-06
EP1826174A3 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
JP4929753B2 (ja) 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
US11228294B2 (en) Graphene microelectromechanical system (MEMS) resonant gas sensor
KR102511103B1 (ko) 멤스 마이크로폰 및 이의 제조 방법
JP4298807B2 (ja) 集積圧電抵抗圧力センサ及びその製造方法
EP1771036A2 (en) Capacitor microphone and diaphragm therefor
US8263426B2 (en) High-sensitivity z-axis vibration sensor and method of fabricating the same
KR20080080557A (ko) 마이크로 기계식 용량성 압력 변환기 및 이의 제조 방법
WO2004107809A1 (ja) 音響検出機構
KR101388141B1 (ko) Cmos 회로가 집적된 마이크로폰 및 그 제조방법
JP2005246601A (ja) マイクロマシニング型の構成エレメントおよび相応の製作法
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
JP2007037006A (ja) 超音波センサ及びその製造方法
JP3536817B2 (ja) 半導体力学量センサ及びその製造方法
JP2007274096A (ja) ダイヤフラム及びその製造方法
CN112479151A (zh) 多传感器层的制作方法、多传感器芯片及其制作方法
CN113970655B (zh) 一种mems加速度计及其形成方法
WO2000042666A1 (en) Inertia force sensor and method for producing inertia force sensor
JP4532787B2 (ja) コンデンサ型マイクロホンおよび圧力センサ
JP4087081B2 (ja) Icマイクの振動板形成方法
JP2000091663A (ja) シリコンマイクロデバイス加工方法
JP2005337956A (ja) 物理量センサとその製法
JP2000004028A (ja) 半導体力学量センサの製造方法及び半導体圧力センサの製造方法
JPH1012896A (ja) センサの製造方法
JP2008022332A (ja) 振動膜ユニット、これを備えるシリコンマイクロホン、および振動膜ユニットの製造方法
CN110963458B (zh) 一种在基板中形成微细结构的方法及微细结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4929753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees