JP2005504644A - Soi基板にキャビティ構造を形成する方法およびsoi基板に形成されたキャビティ構造 - Google Patents

Soi基板にキャビティ構造を形成する方法およびsoi基板に形成されたキャビティ構造 Download PDF

Info

Publication number
JP2005504644A
JP2005504644A JP2003533331A JP2003533331A JP2005504644A JP 2005504644 A JP2005504644 A JP 2005504644A JP 2003533331 A JP2003533331 A JP 2003533331A JP 2003533331 A JP2003533331 A JP 2003533331A JP 2005504644 A JP2005504644 A JP 2005504644A
Authority
JP
Japan
Prior art keywords
layer
cavity
window
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003533331A
Other languages
English (en)
Inventor
キーハメキ,ユルキ
Original Assignee
ヴァルション テクニッリネン トゥトキムスケスクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァルション テクニッリネン トゥトキムスケスクス filed Critical ヴァルション テクニッリネン トゥトキムスケスクス
Publication of JP2005504644A publication Critical patent/JP2005504644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • B81C1/00412Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286Lateral isolation by refilling of trenches with polycristalline material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0115Porous silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

本発明は、第1のシリコン層(1)と、第1のシリコン層(1)と実質的に平行である第2の単結晶シリコン層、またはいわゆる構造層(3)と、第1の層(1)と第2の層(3)との間に配置された絶縁層(2)とを備える、予め製造されたシリコン・ウエハにキャビティを形成する方法を開示している。本発明の方法によれば、少なくとも導電層(1、3)の中に前記層の厚みを介して延在する窓(4)が作成され、作成された窓(4)を介して前記層まで通過するエッチング液を用いて、絶縁層(2)の中にキャビティがエッチングされる。本発明によれば、窓(4)の作成工程の後で、エッチング工程の前に、エッチング液が薄い多孔性の層(5)を介してエッチングされるキャビティ(6)に届くように、処理される面に薄い多孔性の層(5)が形成され、キャビティ(6)が予めエッチングされた後に、多孔性の層の材料をガスに対して不浸透性にするために少なくとも1つの補助層(7)が堆積される。

Description

【技術分野】
【0001】
本発明はSOI基板にキャビティ構造を形成するための請求項1の上位概念による方法に関する。
本発明はまた、SOI基板に形成されたキャビティ構造に関する。
【背景技術】
【0002】
近年、いわゆるSOI(シリコン・オン・インシュレータ)微細機械加工法が、従来の表面およびバルクの微細機械加工法に匹敵するものとなった。この技術は最新のシリコン・ドライ・エッチング技術、および表面微細機械加工から知られている犠牲となる酸化層の利用と組み合わされたウエハ・ボンディングに基づくものである。
【0003】
その最も単純な形態において、SOI構成要素は、犠牲層をエッチバックするために、SOI基板の構造層の上にエッチングに利用される窓をパターニングすることによって形成される。その後、高濃度のフッ酸(HF)を用いて犠牲酸化膜がエッチングされる。このタイプのSOI微細マイクロ工学において最も大きな問題の1つは、導体パターンの作成において発生する。HFエッチングの前に導体パターンを作成するには、メタライゼーションがHFによって加えられるエッチングの攻撃に耐える必要があり、他方ではHFエッチング工程の後のメタライゼーションの作成は、構成要素の形状が高くなっているためにパターニング上の問題を生むことが多い。さらなる問題が滑らかな表面に関する多くの密着性の複雑さから生じる。
【0004】
SOIの微細機械加工装置の製造上の問題に対する従来の解決策は、参考文献[1]に記載の予備処理された基板ウエハの使用によって提供されている。ここでは、キャビティのパターニングはSOI基板ウエハの作成(ボンディング、薄膜化および研磨による)前に行われる。予めパターニングすることはSOI基板のボンディングを複雑にし、さらには、例えば、薄膜化工程中にボンディング後に基板ウエハが割れる可能性がある。いずれの場合でも、ボンディング工程は後から適用される様々なキャビティの形状の範囲を制限する。さらには、参考文献[2]に記載されるように、薄膜化工程中にシリコンを曲げることで、キャビティ上に残存している構造層の厚みが不均一になってしまう。ボンディング後に実行される高温の処理工程の間に基板材料がキャビティ内にガスを放出することがあるために、気密封止されたキャビティの内圧を正確に制御することができない。
【0005】
さらに予め作成されたSOI基板ウエハをさらに処理するには、2つの側面のある配置構造または処理される表面への複雑な配置パターンの作成が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明の目的は、上記の従来技術の問題を解決することのできる新規なタイプの方法を提供することにある。
【課題を解決するための手段】
【0007】
本発明の目的はエッチングに利用される窓を作成した後、およびHF(フッ酸)を用いてエッチングする前に、処理される表面上に多孔性の多結晶シリコン薄層を形成することによって達成され、そこを介してそこを介してエッチングが実行される。エッチングに続き、多孔性の多結晶シリコン層上にキャビティを気密封止する第2の多結晶シリコン層が形成される。多結晶シリコンの代わりに、十分に共形(conformal)に堆積できる他の気密封止材料を使用してもよい。
【0008】
さらに特定的には、本発明によるキャビティ構造は、請求項1の特徴部分に記載したことによって特徴付けられる。
【0009】
さらには、本発明によるキャビティ構造は、請求項4の特徴部分に記載したことによって特徴付けられる。
本発明は大きな利点を提供する。
【0010】
本発明は単純なSOI工程を妨げる複数の問題を避けることをを可能にする。基本的には、気密封止されたキャビティが、構成要素のメタライゼーションの前にSOI基板上に形成され、キャビティ形成工程完了後のウエハ表面は平らになっているため、広範囲のさらなる加工が容易になる。
【0011】
本発明による方法は、ほぼすべての種類のSOI微細機械加工の構成要素を作成する場合に用いることができる。本発明によって、犠牲層のエッチング後の処理工程は実質的に容易になり、これによって工程歩留まりも増大する。キャビティが完成すると、従来技術の方法によって処理されるSOI基板ウエハの高くなった形状の表面よりも、多くの加工装置および方法によってさらに加工するのに適した平らな表面が残る。
【0012】
ある場合には、本発明による方法は、SOI基板ウエハのための呼び処理[1]に完全に取って代わり、これによって本発明は、キャビティが予備処理されたウエハのボンディングおよび薄膜化の際に生じる問題を克服することができる。これは新規な方法で処理されたキャビティが、ボンディングの前にキャビティが予め形成された基板ウエハの薄膜化の場合と同じ方法で、SOI基板上の構造層の厚みに影響を及ぼさないからである。
【0013】
次に、キャビティは知られている集積回路技術と適合する方法を用いて形成かつ気密封止される。したがって、キャビティの気密封止後には平らな表面が残っているので、同じウエハに能動回路を組み込むことが容易になる[4]。
【0014】
本発明はまた、従来メタライゼーション後に犠牲層に実施されたウェットエッチングに完全に取って代わるものであるため、HFを用いたエッチングの際に非常に長時間のエッチングが可能となる。さらに、メタライゼーションはHF耐性金属膜を単独で使用することには限定されない。また導電パターンのメタライゼーションを平らな面に適用してよい。
【0015】
キャビティが気密封止構造になっているため、液体が完成したキャビティに達するリスクが全くない状態で、さらなる加工を行うことができ、これにより内部構造の静止摩擦問題は低減される。必要に応じて、貼り付き(stick−on)によるリスクは、反スティクション(anti−stiction)な隆起を持った構造を補助することによって抑えることができる。
【0016】
この方法は放出される微細機械加工的構造(micromechanical structure)(例えば、側方に移動する静電アクチュエータ)を製造することを可能にし、その最終の放出はドライエッチングを用いて実行される。この構造は、処理中に支持構造として使用される補助的なアンカー領域が活性構造の外に位置することができるように設計されてよい。
【0017】
例えば、圧力トランスデューサおよび超音波トランスデューサのほか垂直に動く静電アクチュエータなど、内圧が制御された気密封止された微細機械加工構造を製造するために本発明の方法を用いることがさらに可能である
以下本発明を添付図面に示した模範的な実施形態を参照して検証する。
【発明を実施するための最良の形態】
【0018】
次に、本発明による製造方法を図1〜4を参照して説明する。
したがって、SOI基板は単結晶シリコン導電層1、該導電層上に形成された絶縁層2、および絶縁層2上に堆積された構造層3と呼ばれる第2の単結晶シリコン導電層から構成される。層1、2および3は互いに実質的に平行である。層1は基板として機能しており、層3の厚みに関して実質的に厚く製造されている。典型的には、絶縁層2は二酸化ケイ素である。図1および3に示すように、エッチングに利用される従来の窓4は、異方性エッチングによってSOI基板の構造層3内に作られる。その後、犠牲層をエッチングするのに用いられるフッ酸などの化学成分に対して、浸透性があり、逆に言えばエッチングされた犠牲層の除去を可能にする微細な孔を有する薄膜5が堆積される。この薄膜5は、例えば、多結晶シリコンでよい。
【0019】
犠牲層2として機能する典型的には二酸化ケイ素である材料のエッチングは、多孔性(孔が開けられた)の薄膜5を介して行われる。この構成要素の構造のエッチングおよび乾燥の後に、典型的には内部が不完全な真空になったキャビティ6が、薄膜の小さな孔を塞ぐ気相層堆積工程の最初に形成される。この工程は一般に多結晶シリコン層7を堆積することによって気密封止7を形成する。気密封止された層5、7は、後の処理工程で気体分子および液体がキャビティ6の内部に入らないようにしている。
【0020】
気密封止層とも呼ばれる多結晶シリコン層5および7は、プラズマエッチング法を用いて処理層と呼ばれる水平面から除去することができ、これによってエッチング工程は、例えば二酸化ケイ素層に達することにより、または所定のエッチング時間が終了した後にエッチング工程を停止することによって完了することができる。気密封止層はまた、酸化または研磨ラッピングなど他の方法によって除去されてよい。ある場合には、気密封止層を除去する必要がない。
【0021】
図3および4に示すように、薄い多孔性のシリコン層5を堆積する前に、層2の酸化物が窓でより薄くエッチングされると、反スティクション隆起9が処理中に形成され、これによって凹部8が酸化膜2内に開かれる。この構造の放出の間およびその構成要素を使用しているとき、キャビティ6の平行で水平な壁を形成する研磨された単結晶シリコン表面の粘着性(stick−on tendency)を弱める。典型的なセンサに適用する場合、これらの表面は容量センサの測定電極を形成し、これによって相互のスティクションがセンサを動作不能にするかもしれない。
【0022】
図1〜4に示した窓は、1つの孔、孔のマトリックス、無作為なパターンの孔の集まり、狭い隙間または隙間のアレイであってよく、これによってこれらの共通の特徴は図示したタイプの断面となる。典型的には、窓4の直径は0.5〜2マイクロメートルである。単結晶シリコン層において、窓の大きさの下限は多結晶層5中の孔の密度によって設定され、上限は窓を再度埋めるのに用いられる多結晶シリコン層7の厚みによって設定される。
【0023】
エッチングに利用される窓4の大きさ、数および位置は、これらパラメータが実質的にSOI基板ウエハの構造層材料のほぼ理想的な機械的品質に影響を及ぼさないように設計してよい。エッチバック(unplug)することになっている構成要素の構造では、そこに実施されたすべてのプラグ(または所望のプラグの数)は、構成要素の活性領域の外部に位置することができるか、最後のシリコンのディープエッチング工程で完全に除去してしまうこともできる。
【0024】
窓4を埋めるのに用いられる薄膜7は、典型的には多結晶シリコンから製造されるが、択一的には複数の異なる薄膜層によって形成されてよい。
本発明に従って製造されるキャビティ6の内圧は、窓4のリプラグ工程の間の処理圧力および処理温度によって決定される。気密封止構造が厚いために、キャビティの内圧は薄膜構造のみで形成したキャビティの内圧よりもより安定していると推察される[3]。キャビティの気密封止はまた、環境大気圧で操作される堆積工程において熟慮されてよい。
【0025】
図5a〜5hに示すように、本発明による工程は、例えば以下の工程の連続を実行することによって実施されてよい。
【0026】
図5a:SOI基板ウエハの構造層3のパターニング工程(エッチングに利用される窓が示されている)。
図5b:多孔性多結晶シリコン層5の堆積工程。
図5c:犠牲層2のエッチング工程(例えば、フッ酸を使用する)。
【0027】
図5d:エッチングに利用される窓4を多結晶シリコン7を用いて埋める工程。
図5e:単結晶層1の処理表面を平面にするための多結晶シリコン7のエッチバック工程。
【0028】
図5f:メタライゼーション10の堆積工程およびそのパターニング工程。
図5g:SOI基板ウエハの構造層3をパターニングする工程。これによって活性領域が描かれ、その構造はフォトレジスト11を用いて定められる。
【0029】
図5h:例えば、カンチレバー・ビーム要素を放出するためのエッチングに利用される窓12を作り、フォトレジスト11を除去するために、SOI基板ウエハの構造層3をエッチングする工程を示す図である(放出されたカンチレバー・ビームが左側に示され、気密封止されたキャビティが右側に示されている)。
【0030】
本発明を実施する場合、図に示した方向は関係なく、SOI基板ウエハを所望の方向に向けた状態で工程を実行可能にする。この特許出願に関し、模範的実施形態では層3の上面である処理される表面は処理面と呼ばれる。
【0031】
図6は本発明に従って実施される構造の詳細を拡大して示している。基板材料がそこを介して放出されるエッチングに利用される窓12を介して、例えば加速センサにおいて活性要素として機能することのできるビーム部材15が放出される。導電層1の上面と協働して、導電ビーム15の底面は例えば加速を感知するために静電容量を測定することができる電極対を形成する。隆起構造9は可動センサ要素が強い加速下で、または電気信号によって過熱された場合の各々で、層1の表面にスティクトしないようにしている。コンタクトのメタライゼーション10は、センサ要素の上面に堆積される。
【0032】
図7は前置増幅器などの電子機器13が組み込まれたセンサの表側を示しており、このセンサは電気的に絶縁された状態または導電的方法16で封入構造14に設置されている。基本的には、この膜構造の材料はこの処理と適合する材料のグループから自由に選択することができる。しかし、膜7から要求される唯一の特徴は、気密封止として機能できることである。
【0033】
シリコンの導電性がほとんどの絶縁タイプから高い導電性のあるタイプまで(典型的には、微細機械加工センサでは高導電型であるが、放射センサおよび一体化構造内の間のある場所では、極端な低導電型である)変化できる限り、前述の層3をシリコン層として示すことが適している。
【0034】
SOI基板ウエハでは、前述のシリコン層は一般に単結晶シリコンから製造される。しかし、本発明は多結晶シリコン・ウエハまたは同様の層に適用してよい。したがって、本発明の範囲から逸脱せずに、層1は単結晶シリコンまたは多結晶シリコンのいずれかで製造されてよい。
【図面の簡単な説明】
【0035】
【図1】本発明による方法の第1の実施形態の処理工程の縦方向側断面図である。
【図2】図1に示した方法の後の処理工程の同様の図である。
【図3】本発明による方法の第2の実施形態の処理工程の縦方向側断面図であり、処理工程が変化している状態が示されており、後で反スティクション隆起を形成するのに利用される浅い穴がエッチングされた犠牲酸化膜を有している。
【図4】図3に示した方法の後の処理工程の同様の図である。
【図5a】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。図5aの構造の代替実施形態が図1および3で拡大して示されるように図1〜4の処理工程がより詳細に示され。図5eの代替実施形態の各々は図2および4で拡大して示されている。
【図5b】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図5c】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図5d】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図5e】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。図5eの代替実施形態の各々は図2および4で拡大して示されている。
【図5f】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図5g】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図5h】本発明による方法の第3の実施形態の処理工程の縦方向側断面図である。
【図6】本発明により製造されたセンサ構造の縦方向側断面図である。
【図7】本発明により製造されたセンサ構造の縦方向側断面図であり、統合された電子機器が封止基板構造中に埋め込まれている。

Claims (6)

  1. 第1のシリコン層(1)と、第2の単結晶シリコン層、またはいわゆる構造層(3)とから成る予め製造されたシリコン・ウエハにキャビティを形成する方法であって、
    絶縁層(2)が前記第1のシリコン層(1)と実質的に平行で、前記第1の層(1)と前記第2の層(2)との間に配置され、該方法が、
    前記第2の層(1、3)の1つの中に前記層の厚みを介して延在する窓(4)を作成する工程と、
    前記作成された窓(4)を介して前記層まで通過するエッチング液を用いて、前記絶縁層(2)の中にキャビティをエッチングする工程とを含む方法において、
    前記窓(4)の作成工程の後で、前記エッチング工程の前に、薄い多孔性の層(5)をエッチングされている前記孔(6)に形成することと、
    前記キャビティ(6)が予めエッチングされた後に、前記多孔性の層の材料をガスに対して不浸透性にするために少なくとも1つの補助層(7)が堆積されたこととを特徴とするシリコン・ウエハにキャビティを形成することを特徴とする方法。
  2. 前記窓(4)の作成と共に、前記絶縁層(2)は、前記層(5および7)の堆積と共に前記キャビティ(6)の内部に伸びる隆起(9)を形成するのに適した凹部(8)を含むようにさらに処理されることを特徴とする請求項1に記載の方法。
  3. 前記層(1、3)において、前記窓(4)が形成され、実質的に平面処理された表面を持つように処理され、該表面上に一体化された構成要素(13)およびメタライゼーションが作成可能であることを特徴とする請求項1または2のいずれか1項に記載の方法。
  4. 第1のシリコン層(1)と、前記第1のシリコン層(1)と実質的に平行である第2の単結晶シリコン層、またはいわゆる構造層(3)と、前記第1の層(1)と前記第2の層(3)との間に配置された絶縁層(2)とを備えた予め製造されたシリコン・ウエハ内のキャビティ構造であって、
    キャビティ構造(6)は、実質的に前記第1のシリコン層(1)と前記第2のシリコン層(3)との間に位置する前記絶縁層(2)に形成され、かつ
    このように形成されたキャビティ(6)の各々は、少なくとも1つの気密封止された窓構造(4、5、7)によって輪郭が描かれたキャビティ構造において、
    前記気密封止された窓構造(4、5、7)はその端部で、前記エッチング液が、エッチングされる前記キャビティ(6)内に作成される工程の間にそこを通過するように、前記キャビティ(6)に対して少なくとも1つの多孔性の層(5)に開口を有していることと、
    前記気密封止された窓構造(4、5、7)は、前記多孔性の層の材料をガスに対して不浸透性にするために、少なくとも1つの補助層(7)がその上に堆積されていることを特徴とするシリコン・ウエハ内のキャビティ構造。
  5. 前記窓構造(4、5、7)は、前記キャビティ(6)の内部に延びる隆起(9)を形成するのに適していることを特徴とする請求項4に記載のキャビティ構造。
  6. 前記窓構造(4、5、7)が形成された前記層(1、3)は、実質的に平面処理された表面を持つように処理され、該表面上に一体化された構成要素(13)およびメタライゼーションが作成可能であることを特徴とする請求項4または5のいずれか1項に記載のキャビティ構造。
JP2003533331A 2001-10-01 2002-09-27 Soi基板にキャビティ構造を形成する方法およびsoi基板に形成されたキャビティ構造 Pending JP2005504644A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20011922A FI114755B (fi) 2001-10-01 2001-10-01 Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne
PCT/FI2002/000772 WO2003030234A1 (en) 2001-10-01 2002-09-27 Method for forming a cavity structure on soi substrate and cavity structure formed on soi substrate

Publications (1)

Publication Number Publication Date
JP2005504644A true JP2005504644A (ja) 2005-02-17

Family

ID=8561984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003533331A Pending JP2005504644A (ja) 2001-10-01 2002-09-27 Soi基板にキャビティ構造を形成する方法およびsoi基板に形成されたキャビティ構造

Country Status (8)

Country Link
US (1) US6930366B2 (ja)
EP (1) EP1433199B1 (ja)
JP (1) JP2005504644A (ja)
KR (1) KR100889115B1 (ja)
CN (1) CN1288724C (ja)
FI (1) FI114755B (ja)
HK (1) HK1072497A1 (ja)
WO (1) WO2003030234A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006007459A (ja) * 2004-06-23 2006-01-12 Sony Corp 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP2013520118A (ja) * 2010-02-16 2013-05-30 エプコス アクチエンゲゼルシャフト Memsマイクロフォンと製造方法
US11385049B2 (en) 2016-04-26 2022-07-12 Teknologian Tutkimuskeskus Vtt Oy Apparatus associated with analysis of thin film layer and manufacturing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625603B2 (en) * 2003-11-14 2009-12-01 Robert Bosch Gmbh Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics
KR101335163B1 (ko) * 2004-03-15 2013-12-02 조지아 테크 리서치 코오포레이션 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법
US7292111B2 (en) * 2004-04-26 2007-11-06 Northrop Grumman Corporation Middle layer of die structure that comprises a cavity that holds an alkali metal
KR100579490B1 (ko) * 2004-09-20 2006-05-15 삼성전자주식회사 실리콘 절연체 실리콘 구조물 및 그 제조방법
US7303936B2 (en) * 2005-04-13 2007-12-04 Delphi Technologies, Inc. Method for forming anti-stiction bumps on a micro-electro mechanical structure
CN101456532B (zh) * 2005-07-04 2012-06-20 俞度立 微涡卷叶片及微涡卷基板的制造方法
DE102008002332B4 (de) * 2008-06-10 2017-02-09 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
KR101298114B1 (ko) * 2009-06-02 2013-08-20 한국과학기술원 Mems 또는 mems 소자의 패키지 및 패키징 방법
DE102010006769A1 (de) * 2010-02-04 2014-10-30 Dominik Mösch Verfahren zur Herstellung von kleinen Hohlräumen oder Maskierungen/Strukturen in der Halbleiterindustrie, Mikroelektronik, Mikrosystemtechnik o.ä. anhand von Substanzen mit einem geringen Schmelz- und Siedepunkt
CH708827A2 (fr) * 2013-11-08 2015-05-15 Nivarox Sa Pièce de micromécanique creuse, à plusieurs niveaux fonctionnels et monobloc en un matériau à base d'un allotrope synthétique du carbone.
CN103926034B (zh) * 2014-03-25 2016-08-31 慧石(上海)测控科技有限公司 硅压力芯片结构设计及工艺
CN103926028B (zh) * 2014-03-25 2016-05-18 慧石(上海)测控科技有限公司 一种应变片的结构设计及制作工艺
CN114267628A (zh) * 2021-03-24 2022-04-01 青岛昇瑞光电科技有限公司 超薄绝缘体上硅(soi)衬底基片及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700003B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu.
SE9304145D0 (sv) * 1993-12-10 1993-12-10 Pharmacia Lkb Biotech Sätt att tillverka hålrumsstrukturer
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
EP0822398B1 (en) 1996-07-31 2003-04-23 STMicroelectronics S.r.l. Integrated piezoresistive pressure sensor and relative fabrication method
US6093330A (en) * 1997-06-02 2000-07-25 Cornell Research Foundation, Inc. Microfabrication process for enclosed microstructures
JP2002510139A (ja) * 1998-01-15 2002-04-02 コーネル・リサーチ・ファンデーション・インコーポレイテッド ミクロ加工デバイスのトレンチアイソレーション
JP2000124469A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小密閉容器及びその製造方法
JP4168497B2 (ja) 1998-10-13 2008-10-22 株式会社デンソー 半導体力学量センサの製造方法
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006007459A (ja) * 2004-06-23 2006-01-12 Sony Corp 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP4534622B2 (ja) * 2004-06-23 2010-09-01 ソニー株式会社 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP2013520118A (ja) * 2010-02-16 2013-05-30 エプコス アクチエンゲゼルシャフト Memsマイクロフォンと製造方法
US9133016B2 (en) 2010-02-16 2015-09-15 Epcos Ag MEMS microphone and method for manufacture
US11385049B2 (en) 2016-04-26 2022-07-12 Teknologian Tutkimuskeskus Vtt Oy Apparatus associated with analysis of thin film layer and manufacturing method thereof
US11668561B2 (en) 2016-04-26 2023-06-06 Chipmetrics Oy Apparatus associated with analysis of thin film layer and manufacturing method thereof

Also Published As

Publication number Publication date
FI20011922A (fi) 2003-04-02
HK1072497A1 (en) 2005-08-26
FI114755B (fi) 2004-12-15
US20040248376A1 (en) 2004-12-09
EP1433199B1 (en) 2013-11-06
FI20011922A0 (fi) 2001-10-01
CN1561539A (zh) 2005-01-05
WO2003030234A1 (en) 2003-04-10
KR100889115B1 (ko) 2009-03-16
EP1433199A1 (en) 2004-06-30
KR20040037218A (ko) 2004-05-04
CN1288724C (zh) 2006-12-06
US6930366B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP2005504644A (ja) Soi基板にキャビティ構造を形成する方法およびsoi基板に形成されたキャビティ構造
JP5123457B2 (ja) 膜型センサの製造方法
KR101357312B1 (ko) 테이퍼 형상 표면을 갖는 멤브레인 지지대를 구비한 마이크로기계 음향 변환기 및 제조 방법
EP2011132B1 (en) Capacitive micro- electro- mechanical sensors with single crystal silicon electrodes
US6552404B1 (en) Integratable transducer structure
KR101074581B1 (ko) 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법
KR100996157B1 (ko) Mems 센서 및 제조방법
US6461888B1 (en) Lateral polysilicon beam process
KR101080496B1 (ko) 마이크로 기계식 용량성 압력 변환기 및 이의 제조 방법
JP5090603B2 (ja) マイクロメカニック構造素子および相当する製造方法
KR100849570B1 (ko) 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
JP2006205352A (ja) Mems構造体の製造方法
JP2006519707A (ja) ガラス−シリコンmemsプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法
US6392158B1 (en) Structure equipped with electric contacts formed through said structure substrate and method for obtaining said structure
JP2009538238A (ja) マイクロマシン構成素子及びその製法
US20080185669A1 (en) Silicon Microphone
US6794271B2 (en) Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge
US6521965B1 (en) Integrated pressure sensor
JP2001504995A (ja) マイクロメカニカルセンサの製造方法
US20100155961A1 (en) Micromechanical component having wafer through-plating and corresponding production method
KR20010072390A (ko) 마이크로 미케니칼 센서 및 그 제조 방법
KR20010074906A (ko) 마이크로 기계 부품 및 그의 제조 방법
JP4081868B2 (ja) 微小装置の製造方法
US20190098418A1 (en) MEMS Microphone System
US20040089903A1 (en) Method for producing surface micromechanical structures, and sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080407

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090220