CN1288724C - 在绝缘体上硅基底上形成腔结构的方法 - Google Patents
在绝缘体上硅基底上形成腔结构的方法 Download PDFInfo
- Publication number
- CN1288724C CN1288724C CNB028194314A CN02819431A CN1288724C CN 1288724 C CN1288724 C CN 1288724C CN B028194314 A CNB028194314 A CN B028194314A CN 02819431 A CN02819431 A CN 02819431A CN 1288724 C CN1288724 C CN 1288724C
- Authority
- CN
- China
- Prior art keywords
- layer
- chamber
- window
- silicon
- porous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000153 supplemental effect Effects 0.000 claims 7
- 150000003376 silicon Chemical class 0.000 claims 2
- 238000013459 approach Methods 0.000 claims 1
- 238000001764 infiltration Methods 0.000 claims 1
- 230000008595 infiltration Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000010276 construction Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0111—Bulk micromachining
- B81C2201/0115—Porous silicon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种用于在预先制造的硅晶片中形成腔的方法，该硅晶片包括第一硅层(1)、取向为大致平行于所述第一硅层(1)的第二单晶硅层或者所谓的结构层(3)，以及位于所述第一和第二层(1、3)之间的绝缘层(2)。根据该方法，在导电硅层(1、3)中的至少一个中制造延伸通过该层的厚度的窗(4)，以及在绝缘层(2)中由通过所述制造的窗(4)来通过该层的蚀刻剂来蚀刻腔。根据本发明，在窗(4)的制造步骤以后，且在所述蚀刻步骤以前，在要加工的表面上形成薄的多孔层(5)，使得蚀刻剂可以通过所述多孔层进入被蚀刻的所述腔(6)，以及在腔(6)被蚀刻完成以后，沉积至少一层补充层(7)，以便使得所述多孔层的材料不能渗透气体。
Description
本发明涉及根据权利要求1的前序部分的用于在SOI基底上形成腔结构的方法。
本发明还涉及形成在SOI基底上的腔结构。
最近，传统的表面微机械和体微机械方法已经受到所谓的SOI(绝缘体上硅)微机械的竞争。这种技术是基于与最近的硅干蚀刻技术结合的晶片结合技术，且利用由表面微机械领域已知的损耗氧化物层。
在SOI部件的最简单的形式中，其这样制造，即，通过在SOI基底的结构层上图案形成蚀刻通道窗来蚀刻掉损耗层。因此，使用浓缩的氢氟酸(HF)来蚀刻损耗氧化物层。这种类型的SOI微机械中的一个最大的问题出现在导体图案的制造中。在HF蚀刻以前制造导体图案要求金属化能够耐由HF施加的蚀刻攻击，另一方面在HF蚀刻步骤以后的金属化的制造经常由于升高的部件表面状况而产生形成图案的问题。进一步的不利情况是由于与平滑表面相关的多种粘附复杂性。
通过使用在参考出版物[1]中描述的预先加工的基底晶片来提供SOI微机械装置的制造问题的一种通常的解决方法。这里，在SOI基底晶片制造(通过结合，变薄和抛光)以前进行腔的图案形成。预先图案形成可能使SOI基底晶片变复杂，而且，在结合以后，基底晶片在例如变薄步骤期间可能破裂。无论如何，结合步骤限制了以后可以应用的不同腔几何形状的范围。而且，硅片在变薄步骤期间的弯曲使得在腔上剩余的结构层厚度变得不均匀，如在参考出版物[2]中所述。密封腔的内部压力不能精确地控制，这是因为在结合以后的高温处理步骤期间，基底材料可能释放气体到腔中。
而且，预先制造的SOI基底晶片的进一步加工需要在要加工的表面上的图案的双面对准或者制造复杂对准。
本发明的一个目的是提供能够克服上述的已有技术的问题的新型方法。
本发明的目的这样实现，即，通过在制造了蚀刻通道窗以后，且在用HF(氢氟酸)蚀刻以前，在要加工的表面上形成一薄层多孔多晶硅，通过该层多晶硅来执行蚀刻。在蚀刻以后，在多孔多晶硅层上形成密封这些腔的第二层多晶硅。替代多晶硅，可以使用任何其它可以充分共形地沉积的密封材料。
更具体的，根据本发明的方法的特征在于由权利要求1的特征部分中所述的。
此外，根据本发明的腔结构的特征在于由权利要求4的特征部分中所述的。
本发明提供重要的优点。
本发明使得可以避免阻碍简单SOI加工的许多问题。主要地，在部件金属化以前在SOI基底上形成密封的腔，且在腔制造步骤完成以后，晶片的表面是平坦的，这样有利于较宽范围的进一步加工。
根据本发明的方法可以用于制造几乎任何类型的SOI微机械部件。由于本发明，在损耗层蚀刻以后的加工步骤变得相当容易，从而也增加了加工产量。腔的完成产生一个平坦的表面，其适于通过比通过已有技术的方法加工的SOI基底晶片的上升的表面状况的表面更多数量的加工设备和方法来进一步加工。
在某些情况下，根据本发明的方法完全代替了[1]描述的用于SOI基底晶片的预先加工，从而本发明可以克服在晶片与预先加工的腔的结合和变薄中出现的问题。这是因为在新的方法中加工的腔不以和在结合前在基底晶片上预先制造腔的基底基片的变薄中一样的方式来影响在SOI基底上的结构层的厚度。
现在可以使用与已知的集成电路技术相兼容的方法来形成和密封腔。因此，在腔的密封以后剩下的平坦表面有利于有源电路集成在相同的晶片上[4]。
本发明也完全替代了传统地在金属化以后在损耗层上进行的湿蚀刻，这样在用HF蚀刻中允许很长的蚀刻时间。此外，金属化不需要限制于只使用耐HF的金属膜。现在也可以将导体图案金属化应用到平坦的表面上。
由于腔的密封结构，可以完全自由地进行进一步加工，而没有液体到达完成的腔的危险，从而减小了内部结构的静摩擦问题。如果有必要，通过给该结构补充抗静摩擦的隆起来进一步减小贴附的危险。
该方法可以制造释放的微机械结构(例如，侧向移动静电致动器)，其最终释放使用干蚀刻来执行。这些结构可以设计为使得在加工期间用作支撑结构的补充锚定区域可以位于有源结构的外面。
还可以使用该方法来制造具有控制的内部压力的密封的微机械结构，诸如压力和超声换能器，以及垂直运动静电致动器。
接下来，通过在附图中所示的典型的实施例来说明本发明，其中，
图1是根据本发明的方法的第一个实施例的加工步骤的纵向剖面侧部正视图；
图2是在图1中所示的方法的后面的加工步骤的类似视图；
图3是根据本发明的方法的第二个实施例的加工步骤的纵向剖面侧部正视图，从而，该加工步骤表示了一种变化，即，在损耗氧化物层上蚀刻了浅的阱，该阱以后被用来形成抗静摩擦的隆起；
图4是在图3中所示的方法的后面的加工步骤的类似视图；
图5a-5h是根据本发明的方法的第三个实施例的纵向剖面侧部正视图，从而更详细地表示图1-4的加工步骤，使得图5a的结构的可选择的实施例以放大的比例在图1和3中显示，而图5e的结构的可选择的实施例以放大的比例在图2和4中显示；
图6是根据本发明制造的传感器结构的纵向剖面侧部正视图；以及
图7是根据本发明制造的传感器结构的纵向剖面侧部正视图，集成电子装置嵌入封闭基底结构中。
接下来，通过参考图1-4来描述根据本发明的制造方法。
因此，SOI基底包括导电单晶硅层1、形成在单晶硅层上的绝缘层2，以及沉积在绝缘层2上的称为结构层3的第二导电单晶硅层。层1、2和3大致相互平行。用作基底的层1制成大致相对于层3的厚度。通常，绝缘层2是二氧化硅。如图1和3所示，传统的蚀刻通道窗4通过各向异性蚀刻来形成在SOI基底的结构层3上。在窗4上沉积具有微小孔隙的薄膜5，这些微小孔隙可以渗透用来蚀刻损耗层的诸如氢氟酸之类的化学成分，且逆向地允许去除蚀刻掉的损耗材料。薄膜5例如可以是多晶硅。
作为损耗层2的通常为二氧化硅材料的蚀刻通过多孔隙(穿孔)薄膜5来进行。在部件结构蚀刻和干燥以后，在气相层沉积过程的开始时形成通常在其内部具有部分真空的腔6，其堵塞了薄膜的针孔。这个步骤通常通过沉积多晶硅层7来形成密封7。密封的层5、7防止在以后的加工步骤期间气体分子和液体进入腔6的内部。
也称为密封层的多晶硅层5、7可以通过等离子蚀刻从称为加工层的水平表面去除，从而通过到达例如二氧化硅层或者通过在给定的蚀刻时间间隔以后停止蚀刻过程来完成蚀刻过程。密封层也可以通过诸如氧化或者磨料研磨之类的其它方法来去除。在某些情况下，可以不需要去除密封层。
抗静摩擦的隆起9如果在如图3和4所示的过程期间形成，在沉积薄的多孔的硅层5以前，氧化物层2在窗处蚀刻的更薄，从而在氧化物层2中打开凹口8。在结构的释放期间，以及在使用部件时，隆起9阻碍抛光的单晶硅表面形成腔6的平行水平壁的贴附趋势。在典型的传感器应用中，这些表面形成电容性传感器的测量电极，从而它们相互附着可能使得传感器无法工作。
在图1-4中显示的窗4可能是单个孔、孔的阵列、随机图案的一组孔、窄的缝隙或者一排缝隙，这些情况的共同特征就是在图中显示的类型的剖面。通常，窗4具有0.5-2微米的直径。在单晶硅层中的窗的尺寸的下限由多晶层5的孔隙来设置，而上限由用于重新堵塞窗的多晶层7的厚度来设置。
蚀刻通道窗4的尺寸、数量和位置可以设计为使得这些参数大致不影响SOI基底晶片的结构层材料的几乎理想的机械性质。在去除堵塞物的部件结构中，所有在那里制造的堵塞物(或者期望数量的堵塞物)可以位于部件的有源区域的外部，或者甚至在硅的最后深度蚀刻步骤期间完全去除。
虽然用于堵塞窗4的薄膜7通常由多晶硅制成，但是它可以作为选择性地由多种不同的薄膜层制成。
根据本发明产生的腔6的内部压力由在窗4的重新堵塞步骤期间的加工压力和温度确定。由于密封结构的厚度，腔的内部压力可以认为比由薄膜结构单独形成的腔的内部压力更稳定[3]。腔的密封也可以期望为在环境大气压力下进行的沉积过程。
如图5a-5h所示，根据本发明的过程可以通过执行例如下面的连续步骤来实现：
图5a：对SOI基底晶片的结构层3形成图案(具有蚀刻通道窗)。
图5b：沉积多孔多晶硅层5。
图5c：蚀刻损耗层2(例如使用HF)。
图5d：用多晶硅7堵塞蚀刻通道窗4。
图5e：深蚀刻多晶硅7，以使得多晶硅层1的加工表面平坦。
图5f：沉积金属化10，且对其形成图案。
图5g：对SOI基底晶片的结构层3形成图案，从而勾画了有源区域，且在光致抗蚀剂11的帮助下限定其结构。
图5h：蚀刻SOI基底晶片的结构层3，以便制造例如蚀刻通道窗12来释放悬梁元件，且去除光致抗蚀剂11(释放的悬梁在左侧显示，密封的腔在右侧显示)。
在本发明的实现中，图中显示的方向与允许执行的加工无关，可以使SOI基底晶片在任何期望的方向中取向。在本专利申请的文章中，在典型的实施例中要被加工的表面称为加工表面的层3的顶部表面。
图6以放大比例详细地示出了根据本发明实现的结构。通过蚀刻通道窗12，横梁件15从基底材料释放，该横梁件例如用作加速传感器中的有源元件。导电横梁15的底部表面协同导电层1的上表面形成电极对，例如可以测量其电容来感测加速度。隆起结构9防止可移动的传感器分别在强加速度下，或者当由电信号过度驱动时贴附在层1的表面上。接触金属化10沉积在传感器部件的上表面。
图7示出了具有诸如前置放大器之类的电子装置13集成其上的传感器的顶侧，该传感器以电绝缘或者导电的方式16安装在封闭结构14上。原则上，薄膜结构的材料可以自由地从与加工兼容的材料组中选择。然而，薄膜7唯一要求的特征在于它可以用于密封。
因为硅的导电性可以从几乎绝缘类型到高度导电的类型变化(通常在微机械传感器中是高度导电的类型，但是在辐射传感器中是相当低的导电类型，在集成结构中处于两者之间)，所以将前面所述的层3简单地表示为硅层是合适的。
在SOI基底晶片中，上述硅层通常由单晶硅制成。然而，本发明也可以应用到多晶硅晶片或者层。因此，在不偏离本发明的范围的情况下，层1可以由单晶硅或者单晶制成。
参考
1.E.H.Klaassen et al.，Tranducers’95 and Eurosensors IX，“Silicon fusion bonding and deep reactive ion etching：a newtechnology for microstructures”，Tranducers’95 andEurosensors IX，June 25-29，1995，Stockholm，Digest ofTechnical Papers，Vol.1，pp.556-559.
2.A.Prochaska，P.Baine，S.J.N.Mitchell，H.S.Gamble，Proc.SPIE，Vol.4174，pp.244-255，2000.
3.Y.Kageyama，T.Tsuchiya，H.Funabashi，and J.Sakata，J.Vac.Sci.Tech.A，Vol.18，No.4，pp.1853-1858，2000.
4.M.E.McNie，D.O.King，Proc.SPIE，Vol.3511，p.277-285，1998.
5.K.S.Lebouitz，R.T.Howe，A.P.Pisano，“Permeablepolysilicon etch-access windows for microshell fabrication”，Tranducers’95 and Eurosensors IX，June 25-29，1995，Stockholm，Digest of Technical Papers，Vol.1，pp.224-227.
Claims (6)
1.一种用于在预先制造的硅晶片中形成腔的方法，该硅晶片包括第一硅层(1)、取向为平行于所述第一硅层(1)的第二单晶硅层或者所谓的结构层(3)，以及位于所述第一和第二层(1、3)之间的绝缘层(2)，该方法包括的步骤为：
在所述第二硅层(3)中制造延伸通过所述层的厚度的窗(4)，以及
在所述绝缘层(2)中由通过所述制造的窗(4)来通过该层的蚀刻剂来蚀刻腔，
其特征在于：
在所述窗(4)的制造步骤以后，且在所述蚀刻步骤以前，在所述第二硅层(3)的顶部表面上形成薄的多孔层(5)，使得蚀刻剂可以通过所述多孔层进入被蚀刻的所述腔(6)，以及
在所述腔(6)被蚀刻完成以后，沉积至少一层补充层(7)，以便使得所述多孔层的材料不能渗透气体。
2.如权利要求1的方法，其特征在于：结合所述窗(4)的制造，另外加工所述绝缘层(2)来包括凹口(8)，使得适于结合所述层(5和7)的沉积来形成延伸到所述腔(6)内部的隆起(9)。
3.如权利要求1或者2的方法，其特征在于：其中形成所述窗(4)的所述层(1、3)被加工为具有平坦的加工了的表面，集成的部件(13)和金属化可以制造在其上。
4.一种在预先制造的硅晶片中的腔，该硅晶片包括第一硅层(1)、取向为平行于所述第一硅层(1)的第二单晶硅层或者所谓的结构层(3)，以及位于所述第一和第二层(1、3)之间的绝缘层(2)，其中，
该腔结构(6)形成在位于所述第一硅层(1)和所述第二层硅层(3)之间所述绝缘层(2)中，以及
每个这样形成的腔(6)由至少一个密封的窗(4)、薄的多孔层(5)和补充层(7)勾画，
其特征在于：
所述密封的窗(4)、薄的多孔层(5)和补充层(7)在其开口到所述腔(6)的一端具有至少一个多孔层(5)，使得在制造步骤期间，蚀刻剂可以通过多孔层进入被蚀刻的所述腔(6)，以及
所述密封的窗(4)、薄的多孔层(5)和补充层(7)具有沉积在其上的至少一个补充层(7)，以便使得所述多孔层的材料不渗透气体。
5.如权利要求4的腔，其特征在于：所述窗(4)、薄的多孔层(5)和补充层(7)适于形成延伸进入所述腔(6)的内部的隆起(9)。
6.如权利要求4或者5的腔，其特征在于：其中形成所述窗(4)、薄的多孔层(5)和补充层(7)的层(1、3)被加工为具有平坦的加工了的表面，集成的部件(13)和金属化可以制造在其上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20011922A FI114755B (fi) | 2001-10-01 | 2001-10-01 | Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne |
| FI20011922 | 2001-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1561539A CN1561539A (zh) | 2005-01-05 |
| CN1288724C true CN1288724C (zh) | 2006-12-06 |
Family
ID=8561984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028194314A Expired - Lifetime CN1288724C (zh) | 2001-10-01 | 2002-09-27 | 在绝缘体上硅基底上形成腔结构的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6930366B2 (zh) |
| EP (1) | EP1433199B1 (zh) |
| JP (1) | JP2005504644A (zh) |
| KR (1) | KR100889115B1 (zh) |
| CN (1) | CN1288724C (zh) |
| FI (1) | FI114755B (zh) |
| HK (1) | HK1072497A1 (zh) |
| WO (1) | WO2003030234A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7625603B2 (en) * | 2003-11-14 | 2009-12-01 | Robert Bosch Gmbh | Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics |
| CN101094804B (zh) * | 2004-03-15 | 2011-12-28 | 佐治亚技术研究公司 | 微机电系统封装件及其制造方法 |
| US7292111B2 (en) * | 2004-04-26 | 2007-11-06 | Northrop Grumman Corporation | Middle layer of die structure that comprises a cavity that holds an alkali metal |
| JP4534622B2 (ja) * | 2004-06-23 | 2010-09-01 | ソニー株式会社 | 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置 |
| KR100579490B1 (ko) * | 2004-09-20 | 2006-05-15 | 삼성전자주식회사 | 실리콘 절연체 실리콘 구조물 및 그 제조방법 |
| US7303936B2 (en) * | 2005-04-13 | 2007-12-04 | Delphi Technologies, Inc. | Method for forming anti-stiction bumps on a micro-electro mechanical structure |
| CN101456532B (zh) * | 2005-07-04 | 2012-06-20 | 俞度立 | 微涡卷叶片及微涡卷基板的制造方法 |
| DE102008002332B4 (de) * | 2008-06-10 | 2017-02-09 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite |
| US8877648B2 (en) * | 2009-03-26 | 2014-11-04 | Semprius, Inc. | Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby |
| KR101298114B1 (ko) * | 2009-06-02 | 2013-08-20 | 한국과학기술원 | Mems 또는 mems 소자의 패키지 및 패키징 방법 |
| DE102010006769A1 (de) * | 2010-02-04 | 2014-10-30 | Dominik Mösch | Verfahren zur Herstellung von kleinen Hohlräumen oder Maskierungen/Strukturen in der Halbleiterindustrie, Mikroelektronik, Mikrosystemtechnik o.ä. anhand von Substanzen mit einem geringen Schmelz- und Siedepunkt |
| DE102010008044B4 (de) | 2010-02-16 | 2016-11-24 | Epcos Ag | MEMS-Mikrofon und Verfahren zur Herstellung |
| CH708827A2 (fr) * | 2013-11-08 | 2015-05-15 | Nivarox Sa | Pièce de micromécanique creuse, à plusieurs niveaux fonctionnels et monobloc en un matériau à base d'un allotrope synthétique du carbone. |
| CN103926034B (zh) * | 2014-03-25 | 2016-08-31 | 慧石（上海）测控科技有限公司 | 硅压力芯片结构设计及工艺 |
| CN103926028B (zh) * | 2014-03-25 | 2016-05-18 | 慧石（上海）测控科技有限公司 | 一种应变片的结构设计及制作工艺 |
| FI128447B (en) | 2016-04-26 | 2020-05-15 | Teknologian Tutkimuskeskus Vtt Oy | Apparatus associated with analysis of thin film layers and method of making them |
| CN114267628A (zh) * | 2021-03-24 | 2022-04-01 | 青岛昇瑞光电科技有限公司 | 超薄绝缘体上硅（soi）衬底基片及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700003B1 (fr) * | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu. |
| SE9304145D0 (sv) * | 1993-12-10 | 1993-12-10 | Pharmacia Lkb Biotech | Sätt att tillverka hålrumsstrukturer |
| US5942802A (en) * | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
| EP0822398B1 (en) | 1996-07-31 | 2003-04-23 | STMicroelectronics S.r.l. | Integrated piezoresistive pressure sensor and relative fabrication method |
| US6093330A (en) * | 1997-06-02 | 2000-07-25 | Cornell Research Foundation, Inc. | Microfabrication process for enclosed microstructures |
| WO1999036941A2 (en) * | 1998-01-15 | 1999-07-22 | Cornell Research Foundation, Inc. | Trench isolation for micromechanical devices |
| JP4168497B2 (ja) * | 1998-10-13 | 2008-10-22 | 株式会社デンソー | 半導体力学量センサの製造方法 |
| JP2000124469A (ja) * | 1998-10-13 | 2000-04-28 | Toyota Central Res & Dev Lab Inc | 微小密閉容器及びその製造方法 |
| EP1077475A3 (en) * | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
-
2001
- 2001-10-01 FI FI20011922A patent/FI114755B/fi not_active IP Right Cessation
-
2002
- 2002-09-27 JP JP2003533331A patent/JP2005504644A/ja active Pending
- 2002-09-27 WO PCT/FI2002/000772 patent/WO2003030234A1/en active Application Filing
- 2002-09-27 EP EP02764899.7A patent/EP1433199B1/en not_active Expired - Lifetime
- 2002-09-27 KR KR1020047004728A patent/KR100889115B1/ko active IP Right Grant
- 2002-09-27 CN CNB028194314A patent/CN1288724C/zh not_active Expired - Lifetime
- 2002-09-27 US US10/491,193 patent/US6930366B2/en not_active Expired - Lifetime
-
2005
- 2005-06-21 HK HK05105143A patent/HK1072497A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1072497A1 (en) | 2005-08-26 |
| US20040248376A1 (en) | 2004-12-09 |
| JP2005504644A (ja) | 2005-02-17 |
| EP1433199B1 (en) | 2013-11-06 |
| CN1561539A (zh) | 2005-01-05 |
| FI114755B (fi) | 2004-12-15 |
| WO2003030234A1 (en) | 2003-04-10 |
| KR100889115B1 (ko) | 2009-03-16 |
| EP1433199A1 (en) | 2004-06-30 |
| FI20011922A0 (fi) | 2001-10-01 |
| FI20011922A (fi) | 2003-04-02 |
| KR20040037218A (ko) | 2004-05-04 |
| US6930366B2 (en) | 2005-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1288724C (zh) | 在绝缘体上硅基底上形成腔结构的方法 | |
| US6946314B2 (en) | Method for microfabricating structures using silicon-on-insulator material | |
| US5616523A (en) | Method of manufacturing sensor | |
| CA2433738C (en) | Method for microfabricating structures using silicon-on-insulator material | |
| US8193069B2 (en) | Stacked structure and production method thereof | |
| CN101786593B (zh) | 差分式高精度加速度计的加工方法 | |
| KR100414570B1 (ko) | 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 | |
| US7745308B2 (en) | Method of fabricating micro-vertical structure | |
| CN112758888B (zh) | 一种带有硅通孔的硅mems微结构的加工工艺 | |
| KR100928761B1 (ko) | 커패시턴스형 동적량 센서 및 그 제조 방법 | |
| US6867061B2 (en) | Method for producing surface micromechanical structures, and sensor | |
| US11511990B2 (en) | Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity | |
| CN1303666C (zh) | 一种超深隔离槽开口形状的控制方法 | |
| CN112158796B (zh) | 一种具有粗糙表面的硅片的制备方法以及硅片 | |
| AU2003272215A1 (en) | Method for microfabricating structures using silicon-on-insulator material | |
| Tang et al. | A single-mask substrate transfer technique for the fabrication of high-aspect-ratio micromachined structures | |
| CN1241044C (zh) | 采用v型槽介质隔离工艺的体硅加工方法 | |
| CN115483102A (zh) | 半导体结构及其制造方法 | |
| CN112551481A (zh) | 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 | |
| CN116419656A (zh) | 三轴磁传感器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1072497 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061206 |
|
| CX01 | Expiry of patent term |