CN115483102A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN115483102A
CN115483102A CN202211185603.4A CN202211185603A CN115483102A CN 115483102 A CN115483102 A CN 115483102A CN 202211185603 A CN202211185603 A CN 202211185603A CN 115483102 A CN115483102 A CN 115483102A
Authority
CN
China
Prior art keywords
etching
oxide layer
semiconductor structure
etching process
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211185603.4A
Other languages
English (en)
Inventor
张振兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202211185603.4A priority Critical patent/CN115483102A/zh
Publication of CN115483102A publication Critical patent/CN115483102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的一种半导体结构及其制造方法，由于依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺采用50mT～100mT的高压。进而使得刻蚀过程中的等离子体具有横向刻蚀的能力，不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，以避免器件失效。

Description

半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。
背景技术
近年来，随着微机电系统(Micro-Electrico-Mechanical-System，MEMS)技术的发展，各种微机电装置，包括：微传感器、微致动器等实现了微小型化，微小型化有利于提高器件集成度，因此MEMS成为了主要的发展方向之一。
现如今，利用各向异性磁阻(anisotropic magnet resistive，AMR)制造的微机电系统具有灵敏度高、热稳定性好、材料成本低、制备工艺简单等特点，已经得到了广泛的应用。因此，MESM器件的性能提升越来越重要。
而在现有的制造MESM器件的工艺中，在至少对MEMS器件最顶层的氧化层进行刻蚀形成沟槽时，沟槽的底部形成大量的聚合物，这些聚合物堆积在沟槽的中间位置，阻挡了氧化层的进一步刻蚀，因此在沟槽底部的两侧形成了微沟槽。而位于沟槽底部中间位置的聚合物阻挡了后续的连接线与金属层的连接，即产生断线问题，导致器件失效。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，以解决现有的MESM器件出现断线异常，进而导致器件失效的问题。
为解决上述技术问题，本发明提供一种闪存存储器的制造方法，包括：
提供衬底；
提供衬底；
在所述衬底上依次形成金属层和氧化层，所述氧化层的顶部具有缺口；
对所述氧化层依次执行第一刻蚀工艺和第二刻蚀工艺，以刻蚀所述氧化层并扩大所述缺口以形成至少贯穿所述氧化层的沟槽，其中，所述第一刻蚀工艺和所述第二刻蚀工艺的的压力范围为：50mT～100mT。
优选的，执行所述第一刻蚀工艺和执行所述第二刻蚀工艺的时间相同。
优选的，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。
优选的，所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。
优选的，在执行所述第一刻蚀工艺之后，执行所述第二刻蚀工艺之前，所述方法还包括：执行泵出工艺，以将在执行所述第一刻蚀工艺过程中，形成在所述沟槽内的聚合物抽离所述沟槽。
优选的，所述泵出工艺的压力为40mT～80MT。
优选的，所述泵出工艺的刻蚀气体为氧气和氩气。
优选的，所述氧气的流量为：20SCCM～100SCCM，所述氩气的气体流量为：50SCCM～200SCCM。
优选的，所述金属层包括依次形成在所述衬底上的第一金属层和第二金属层；以及在对所述氧化层执行第二刻蚀工艺的同时，所述方法还包括：刻蚀所述第二金属层，以使所述沟槽至少延伸至所述第二金属层。
为解决上述问题，本发明还提供一种半导体结构，根据上述任意一项所述的半导体结构的制造方法制备而成。
本发明的一种半导体结构的制造方法，由于依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺采用50mT～100mT的高压。进而使得刻蚀过程中的等离子体具有横向刻蚀的能力，如此不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，进一步的减少残留聚合物，以避免器件失效。
附图说明
图1是本发明一实施例中的半导体结构的制造方法的流程示意图。
图2～图4是本发明一实施例中的半导体结构的制造方法在其制备过程中的结构示意图。
其中，附图标记如下：
1-衬底；
2-金属层；
21-第一金属层； 22-第二金属层；
3-氧化层；
31-第一氧化层； 33-第二氧化层；
B-缺口；
C-沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种半导体结构及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。本发明的宗旨在于：依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺的压力范围为：50mT～100mT。以通过50mT～100mT的高压使得刻蚀过程中的等离子体具有横向刻蚀的能力，不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，进而避免产生断线问题，以避免器件失效。
图1是本发明一实施例中的半导体结构的制造方法的流程示意图。图2～图4是本发明一实施例中的半导体结构的制造方法在其制备过程中的结构示意图；下面结合附图图2～图4对本实施例提供的半导体结构的制造方法其各个步骤进行详细说明，下述详细说明不脱离上述发明主旨。
在步骤S10中，如图2所示，提供衬底1。
其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
在步骤2中，继续参图2所示，在所述衬底1上依次形成金属层2和氧化层3，所述氧化层3的顶部具有缺口B。
继续参图2所示，在本实施例中，所述金属层2包括依次形成在所述衬底1上的第一金属层21和第二金属层22，其中形成所述第一金属层21的材料为铝。形成所述第二金属层22的材料为氮化钛。形成所述第一金属层21和所述第二金属层22的方法为物理气相沉积法。
继续参图2并结合图3所示，在本实施例中，形成所述氧化层3的方法包括如下步骤一和步骤二。
在步骤一中，在所述金属层2上形成第一氧化层(图未示)，其中，所述第一氧化层(图未示)内具有开口(图未示)。
在本实施例中，形成所述第一氧化层(图未示)的材料为氧化硅。
在步骤二中，结合图2所示在所述第一氧化层(图未示)上形成第二氧化层(图未示)，所述第二氧化层(图未示)形成在所述第一氧化层(图未示)顶表面上，并填充部分所述开口(图未示)以形成所述缺口B，所述第一氧化层(图未示)和所述第二氧化层(图未示)构成所述氧化层3。其中，在本实施例中，形成所述第二氧化层(图未示)的材料为氧化硅，所述第二氧化层(图未示)。形成所述第二氧化层(图未示)的方法为化学气相沉积法。在形成所述第二氧化层(图未示)时，氧化硅材料填充在所述开口(图未示)中的同时并形成在所述第一氧化层(图未示)顶表面，由于开口(图未示)的底面低于所述第一氧化层(图未示)顶表面，因此最终形成的第二氧化层(图未示)对应于所述开口(图未示)的区域将形成还有所述缺口B。
在步骤S30中，继续参图2并结合图3和图4所述，对所述氧化层3依次执行第一刻蚀工艺和第二刻蚀工艺，以刻蚀所述氧化层3并扩大所述缺口B以形成至少贯穿所述氧化层的沟槽C，其中，所述第一刻蚀工艺和所述第二刻蚀工艺的的压力范围为：50mT～100mT。
此外，在本实施例中，刻蚀所述氧化层3的方法为无掩膜刻蚀，即，未在所述氧化层3上形成掩膜层，直接大面积的进行刻蚀，如此则在刻蚀过程中将形成较多的聚合物，因此形成的所述沟槽C内将聚集较多的残留聚合物。
在本实施例中，由于依次采用两次刻蚀工艺刻蚀所述氧化层3以形成沟槽C，同时两次刻蚀工艺的压力范围为：50mT～100mT。由于两次刻蚀均采用50mT～100mT的高压使得刻蚀过程中的等离子体具有横向刻蚀的能力，不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，以避免器件失效。
具体的，参图3所示，在本实施例中，对所述氧化层3执行第一刻蚀工艺以使所述缺口B增大，但未贯穿所述氧化层3。在本实施例中，所述第一刻蚀工艺的的压力范围为：50mT～100mT。所述第一刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。执行所述第一刻蚀工艺的时间均为180s。
进一步的，继续参图3所示，在本实施例中，在执行所述第一刻蚀工艺之后，所述方法还包括：执行泵出工艺，以将在执行所述第一刻蚀工艺过程中，形成在所述沟槽内的聚合物抽离所述沟槽。由于在本实施例中，通过泵出工艺，即通过不断的抽气，换气的过程，将位于沟槽C内的聚合物抽离所述沟槽C，如此则能够进一步的减少在所述沟槽C内形成聚合物。
其中，在本实施例中，所述泵出工艺的压力为40mT～80MT。所述泵出工艺的刻蚀气体为氧气和氩气。所述氧气的流量为：20SCCM～100SCCM，所述氩气的气体流量为：50SCCM～200SCCM。
进一步的，继续参图3并结合图4所示，在执行所述泵出工艺之后，执行第二刻蚀工艺，以继续刻蚀所述氧化层3并使所述缺口B继续扩大以形成至少贯穿所述氧化层的沟槽C。
在本实施例中，所述第二刻蚀工艺的刻蚀条件与所述第一刻蚀工艺的刻蚀条件相同，即刻蚀压力为：50mT～100mT。所述第二刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。以及执行所述第一刻蚀工艺和执行所述第二刻蚀工艺的时间相同。即执行所述第二刻蚀工艺的时间也为180s。
此外，在本实施例中，在执行所述第一刻蚀工艺和所述第二刻蚀工艺时，还将通入保护气体，以保护形成所述沟槽C的侧壁的所述氧化层3不被刻蚀，进而进一步的减少聚合物的形成，且减小形成所述沟槽C的侧壁的均匀性。在本实施例中，所述保护气体为氮气。
进一步的，继续参图4所述，在本实施例中，在对所述氧化层3执行第二刻蚀工艺的同时，所述方法还包括：刻蚀所述第二金属层22，以使所述沟槽C延伸长至所述第二金属层C，并至少停留在所述第一金属层21顶表面。
进一步的，在本实施例中，在执行所述第二刻蚀工艺的同时或之后，所述方法还包括：刻蚀所述第一金属层21并使所述沟槽C延伸至所述第一金属层21，并停止在所述第一金属层C内。在本实施例中，所述沟槽C延伸在所述第一金属层21的部分的深度为
Figure BDA0003867552490000061
进一步的，本实施例还公开一种半导体结构，所述半导体结构根据上述所述的半导体结构的制造方法制备而成。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，
提供衬底；
在所述衬底上依次形成金属层和氧化层，所述氧化层的顶部具有缺口；
对所述氧化层依次执行第一刻蚀工艺和第二刻蚀工艺，以刻蚀所述氧化层并扩大所述缺口以形成至少贯穿所述氧化层的沟槽，其中，所述第一刻蚀工艺和所述第二刻蚀工艺的的压力范围为：50mT～100mT。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，执行所述第一刻蚀工艺和执行所述第二刻蚀工艺的时间相同。
3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。
4.如权利要求1所述的半导体结构的制造方法，其特征在于，所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。
5.如权利要求1所述的半导体结构的制造方法，其特征在于，在执行所述第一刻蚀工艺之后，执行所述第二刻蚀工艺之前，所述方法还包括：执行泵出工艺，以将在执行所述第一刻蚀工艺过程中，形成在所述沟槽内的聚合物抽离所述沟槽。
6.如权利要求5所述的半导体结构的制造方法，其特征在于，所述泵出工艺的压力为40mT～80MT。
7.如权利要求6所述的半导体结构的制造方法，其特征在于，所述泵出工艺的刻蚀气体为氧气和氩气。
8.如权利要求7所述的半导体结构的制造方法，其特征在于，所述氧气的流量为：20SCCM～100SCCM，所述氩气的气体流量为：50SCCM～200SCCM。
9.如权利要求1所述的半导体结构的制造方法，其特征在于，所述金属层包括依次形成在所述衬底上的第一金属层和第二金属层；以及在对所述氧化层执行第二刻蚀工艺的同时，所述方法还包括：刻蚀所述第二金属层，以使所述沟槽至少延伸至所述第二金属层。
10.一种半导体结构，其特征在于，根据如权利要求1～9任意一项所述的半导体结构的制造方法制备而成。
CN202211185603.4A 2022-09-27 2022-09-27 半导体结构及其制造方法 Pending CN115483102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211185603.4A CN115483102A (zh) 2022-09-27 2022-09-27 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211185603.4A CN115483102A (zh) 2022-09-27 2022-09-27 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115483102A true CN115483102A (zh) 2022-12-16

Family

ID=84394131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211185603.4A Pending CN115483102A (zh) 2022-09-27 2022-09-27 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115483102A (zh)

Similar Documents

Publication Publication Date Title
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
US7898046B2 (en) Microelectromechanical systems encapsulation process
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
KR100854800B1 (ko) 화합물 물질을 제조하는 방법 및 웨이퍼를 선택하는 방법
KR20030035877A (ko) 반도체장치의 제조방법
KR101097821B1 (ko) 드라이 에칭방법
US6747338B1 (en) Composite dielectric with improved etch selectivity for high voltage MEMS structures
US8088692B2 (en) Method for fabricating a multilayer microstructure with balancing residual stress capability
US7745308B2 (en) Method of fabricating micro-vertical structure
KR20090100191A (ko) 연속적인 경계면의 도전 패턴을 가진 반도체 소자 제조방법
CN103871956A (zh) 一种深孔硅刻蚀方法
TWI574911B (zh) Ｍｅｍｓ裝置製造方法及該方法所形成的裝置
US20060270240A1 (en) Protection in integrated circuits
CN115483102A (zh) 半导体结构及其制造方法
JP4250868B2 (ja) 半導体圧力センサの製造方法
JP3994856B2 (ja) 半導体装置の製造方法
JP5812558B2 (ja) モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
US7476609B2 (en) Forming of a cavity in an insulating layer
US20130056858A1 (en) Integrated circuit and method for fabricating the same
JP2880014B2 (ja) シリコン基板のエッチング方法
KR100277858B1 (ko) 반도체소자의 갭필링(gap filling)방법
US7262137B2 (en) Dry etching process for compound semiconductors
CN118545678A (zh) Mems空腔结构的制备方法
WO2009066997A2 (en) Contact etch for ams products
CN108751123A (zh) 一种接触窗的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination