CN1303666C - 一种超深隔离槽开口形状的控制方法 - Google Patents
一种超深隔离槽开口形状的控制方法 Download PDFInfo
- Publication number
- CN1303666C CN1303666C CNB2004100906205A CN200410090620A CN1303666C CN 1303666 C CN1303666 C CN 1303666C CN B2004100906205 A CNB2004100906205 A CN B2004100906205A CN 200410090620 A CN200410090620 A CN 200410090620A CN 1303666 C CN1303666 C CN 1303666C
- Authority
- CN
- China
- Prior art keywords
- silicon
- sacrificial layers
- etching
- deep
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种体硅集成MEMS技术中超深隔离槽开口形状的控制方法其技术方案为:首先在硅片表面淀积多晶硅作为牺牲层,再进行深槽刻蚀,刻蚀后将多晶硅牺牲层去掉。(1)在硅片表面形成SiO2牺牲层;(2)光刻定义槽图形,BOE腐蚀槽形状内的SiO2牺牲层,少量侧向钻蚀;(3)生长多晶硅牺牲层;(4)光刻定义槽形状,深反应离子刻蚀刻蚀多晶硅牺牲层和Si衬底,形成深槽;(5)去除多晶硅和SiO2牺牲层;(6)用介质对深槽进行填充。本发明方法有效地改善了超深硅槽的开口形状,用本发明方法制作的芯片产品,其隔离槽内可以充满电介质,避免了空洞的产生,增大了隔离槽的机械强度和可靠性。本发明不仅可以用于体硅集成技术中的电学隔离,而且还可以用于体硅微机械技术中的热学等其它隔离。
Description
技术领域
本发明涉及微电子机械系统(MEMS)加工领域,特别是关于一种在体硅集成MEMS技术中超深隔离槽开口形状的控制方法。
背景技术
微电子机械系统是近年来高速发展的一项高新技术,采用先进的半导体工艺技术,将整个机械结构在一块芯片中完成,在体积、重量、价格和功耗上有十分明显的优势,在航空航天、军事、生物医学、汽车等行业得到了广泛应用。
在MEMS器件设计和制造技术中,利用体硅加工工艺制作出较大的质量块和很高的结构深宽比,增加了传感器的灵敏度,但是由于很难在一块芯片上实现体硅MEMS结构与电路部分的加工和互连,因此限制了MEMS传感器的精度和可靠性的提高。解决体硅MEMS结构与IC单片集成的重要途径是制造出高深宽比的超深隔离槽结构(深10~200微米),但是用标准深反应离子刻蚀(DRIE)工艺刻蚀出的深槽5,开口比槽的中部小,填充后会在隔离槽中产生空洞10(如图1a、图1b、图1c所示),降低了隔离槽的机械强度和体硅集成MEMS器件的可靠性。美国加利福尼亚大学伯克利分校的W.A.Clark等人采用骨节形状隔离槽,使隔离槽中部的空洞从侧向被填满,但是这种方法同时会在隔离槽的两端引入更大的空洞,增大了后续工艺的难度(W.A.Clark,T.N.Juneau and A.W.Roessig,U.S.patent 6291875,Sep.18,2001)。如果能够改善深槽开口形状,使填充时不产生空洞,可以显著提高传感器的可靠性和稳定性,将给MEMS传感器应用带来更广阔的前景。
发明内容
本发明的目的是提供一种超深隔离槽开口形状的控制方法,本发明方法可以有效地解决超深隔离槽制备中填充不充分的问题,避免空洞的产生,增大了隔离槽的机械强度和可靠性。
本发明的技术方案如下:一种超深隔离槽开口形状的控制方法,其特征在于:在硅片表面淀积1~6微米的多晶硅作为牺牲层,再进行深槽刻蚀,刻蚀后将多晶硅牺牲层去掉,最后用介质进行填充。
在所述硅片表面淀积多晶硅牺牲层之前采取以下步骤:
1、在硅片表面形成SiO2层;
2、光刻定义槽图形,BOE(缓冲氧化物刻蚀剂)腐蚀槽形状内的SiO2层,少量侧向钻蚀;
所述隔离槽根据MEMS器件结构需要确定硅槽深度为10~200微米。
所述作为牺牲层的SiO2采用高温氧化或LPCVD(低压化学气相淀积)方法制备,其厚度为0.1~1微米。
所述BOE腐蚀SiO2牺牲层少量侧向钻蚀长度为0.5~1.5微米。
所述作为牺牲层的多晶硅采用LPCVD方法制备,其厚度为1~6微米。
所述隔离槽采用光刻定义出隔离槽图形,用DRIE刻蚀出硅深槽。
所述去除多晶硅采用DRIE方法,去除SiO2采用BOE或RIE(反应离子刻蚀)方法。
所述填充电介质包括LPCVD生长的多晶硅、SiO2和Si3N4、以及其它电、热等隔离介质。
一种具有超深隔离槽开口形状的芯片,其特征在于:其采用以下方法制成,首先在硅片表面淀积1~6微米的多晶硅作为牺牲层,再进行深槽刻蚀,刻蚀后将多晶硅牺牲层去掉,最后用介质进行填充刻蚀好的深槽,所述绝缘隔离槽深度为10~200微米,其内部空间全部充满电介质,没有空洞出现。
本发明由于采取以上技术方案,其具有以下优点:1、本发明方法由于首先在硅片表面淀积1~6微米的多晶硅作为牺牲层,在深槽刻蚀完成后再将多晶硅牺牲层去掉,使刻蚀后的深槽具有较宽的槽口,从而有效地解决了用通常的方法开槽,开口比槽的中部小,填充后会在隔离槽中产生空洞的问题,提高了体硅集成MEMS传感器的可靠性和稳定性。2、本发明利用深槽刻蚀和深槽LPCVD填充技术制作出了高深宽比的隔离深槽结构,可以实现体硅结构部分与电路部分的电绝缘,结合标准的CMOS工艺,完成了集成电路与体硅MEMS的工艺集成。3、用本发明方法制作的芯片产品由于避免了空洞的产生,因此可以制作出具有较高机械强度的较高深宽比的结构电容,同时实现了体硅微机械与CMOS电路的集成,显著提高MEMS传感器的精度和稳定性,本发明具有前沿性和重要实用价值。本发明工艺简单,重复性好,适用于在10~200微米深槽刻蚀中对开口的修整。本发明不仅可以用于体硅集成技术中的电学隔离,而且还可以用于体硅微机械技术中的热学等其它隔离。
附图说明
图1a为传统方法制备的带有空洞的超深隔离槽示意图
图1b和图1c为传统方法制备的带有空洞的超深隔离槽电子显微镜图
图2a~图2d为多晶硅作为牺牲层控制开口形状的实施例1示意图
图3a~图3d为多晶硅作为牺牲层控制开口形状的实施例2示意图
图4a为本发明方法制备的没有空洞的超深隔离槽示意图
图4b和图4c为本发明方法制备的没有空洞的超深隔离槽扫描电子显微镜图
具体实施方式:
实施例1
原始材料:双面抛光N型硅片,电阻率5~8Ω-cm,<100>晶向,硅片厚度400微米。
1、硅片1表面用LPCVD淀积1000的SiO2牺牲层2(如图2a所示);
2、光刻定义出隔离槽图形3,槽宽2~3微米;
3、BOE腐蚀SiO2牺牲层2,侧向钻蚀1微米左右;
4、去胶;
5、LPCVD淀积4微米的多晶硅牺牲层4(如图2b所示);
6、光刻定义出隔离槽图形3,槽宽2~3微米;再用DRIE刻蚀硅槽5,深80微米(根据MEMS器件结构需要确定硅槽深度),(如图2c所示);
7、去胶;
8、用DRIE刻蚀表面多晶硅牺牲层4,曝露SiO2牺牲层2;
9、BOE腐蚀SiO2牺牲层2,曝露硅片1表面;
10、LPCVD淀积5000厚的SiO2,起电绝缘作用;
11、LPCVD淀积2~2.5微米厚的多晶硅6填充硅槽5(如图2d所示);
实施例2
原始材料:双面抛光N型硅片1,电阻率5~8Ω-cm,<100>晶向,硅片1厚度为400微米。
1、表面用LPCVD淀积1000的SiO2牺牲层2;
2、LPCVD淀积4微米的多晶硅牺牲层4;
3、光刻定义出隔离槽图形3,槽宽2~3微米(如图3a所示);再用DRIE刻蚀多晶硅槽,槽深4微米,曝露SiO2牺牲层2;
4、BOE腐蚀SiO2牺牲层2,侧向钻蚀1微米左右(如图3b所示);
5、用DRIE继续刻蚀硅槽5,深100微米,(如图3c所示),可以根据MEMS器件结构需要确定硅槽5深度;
6、去胶;
7、用DRIE刻蚀表面多晶硅牺牲层4,曝露SiO2牺牲层2;
8、BOE腐蚀SiO2牺牲层1,曝露硅片1表面;
9、LPCVD淀积5000厚的SiO2(起电绝缘作用);
10、LPCVD淀积2~2.5微米厚的多晶硅6填充硅槽5(如图3d所示)。
上述各实施例中,填充介质还可以是Si3N4、以及其它电、热等隔离介质。
用上述方法制作的芯片产品,其绝缘隔离槽深度可以是10~200微米,且隔离槽内充满电介质,没有空洞出现。
Claims (7)
1、一种超深隔离槽开口形状的控制方法,其特征在于:首先在硅片表面淀积1~6微米的多晶硅作为牺牲层,再进行深槽刻蚀,刻蚀后将多晶硅牺牲层去掉,最后用介质进行填充刻蚀好的深槽:在所述硅片表面淀积多晶硅牺牲层之前采取以下步骤:
(1)在硅片表面形成SiO2牺牲层;
(2)光刻定义槽形状,BOE腐蚀槽形状内的SiO2牺牲层,侧向钻蚀0.5~1.5微米。
2、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述隔离槽深度10~200微米。
3、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述作为牺牲层的SiO2采用高温氧化方法制备,其厚度为0.1~1微米。
4、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述作为牺牲层的SiO2采用LPCVD方法制备,其厚度为0.1~1微米。
5、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述作为牺牲层的多晶硅采用LPCVD方法制备,其厚度1~6微米。
6、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述去除多晶硅采用深反应离子刻蚀方法,去除SiO2采用BOE和RIE中的一种方法。
7、根据权利要求1所述的一种超深隔离槽开口形状的控制方法,其特征在于:所述填充电介质包括LPCVD生长的多晶硅、SiO2和Si3N4。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100906205A CN1303666C (zh) | 2004-11-09 | 2004-11-09 | 一种超深隔离槽开口形状的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100906205A CN1303666C (zh) | 2004-11-09 | 2004-11-09 | 一种超深隔离槽开口形状的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1604302A CN1604302A (zh) | 2005-04-06 |
CN1303666C true CN1303666C (zh) | 2007-03-07 |
Family
ID=34667203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100906205A Expired - Fee Related CN1303666C (zh) | 2004-11-09 | 2004-11-09 | 一种超深隔离槽开口形状的控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1303666C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100407366C (zh) * | 2005-10-13 | 2008-07-30 | 探微科技股份有限公司 | 制作腔体的方法与缩减微机电元件的尺寸的方法 |
CN102344114B (zh) * | 2011-11-04 | 2014-03-12 | 西北工业大学 | 一种深沟道隔离槽的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0450302A1 (en) * | 1990-04-03 | 1991-10-09 | International Business Machines Corporation | Method of reactive ion etching trenches |
US5686345A (en) * | 1996-01-30 | 1997-11-11 | International Business Machines Corporation | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same |
US6613648B1 (en) * | 2002-07-15 | 2003-09-02 | Chartered Semiconductor Manufacturing Limited | Shallow trench isolation using TEOS cap and polysilicon pullback |
-
2004
- 2004-11-09 CN CNB2004100906205A patent/CN1303666C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0450302A1 (en) * | 1990-04-03 | 1991-10-09 | International Business Machines Corporation | Method of reactive ion etching trenches |
US5686345A (en) * | 1996-01-30 | 1997-11-11 | International Business Machines Corporation | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same |
US6613648B1 (en) * | 2002-07-15 | 2003-09-02 | Chartered Semiconductor Manufacturing Limited | Shallow trench isolation using TEOS cap and polysilicon pullback |
Also Published As
Publication number | Publication date |
---|---|
CN1604302A (zh) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1266757C (zh) | 一种cmos电路与体硅微机械系统集成的方法 | |
US7335527B2 (en) | Method for microfabricating structures using silicon-on-insulator material | |
JP4603740B2 (ja) | 精密機械的な構造要素、及びその製造方法 | |
JP5602761B2 (ja) | 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法 | |
US20040147055A1 (en) | Photoelectric conversion device and manufacturing mehtod therefor | |
JP2006205352A (ja) | Mems構造体の製造方法 | |
FR2732467A1 (fr) | Capteur d'acceleration et procede de fabrication d'un tel capteur | |
CN101920932A (zh) | 制作纳米尺寸间距的电极的方法 | |
CN1288724C (zh) | 在绝缘体上硅基底上形成腔结构的方法 | |
JP2003517611A (ja) | 半導体素子、殊には加速度センサをマイクロメカニカル製造するための方法 | |
JPH11261079A (ja) | 半導体素子およびその製造方法 | |
CN1749153A (zh) | 一种mems传感器悬梁结构的制造方法 | |
CN113421825B (zh) | 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法 | |
CN1303666C (zh) | 一种超深隔离槽开口形状的控制方法 | |
CN1837027A (zh) | 一种高深宽比大孔硅微通道的制作方法 | |
JP2007533467A (ja) | ナノチャンネルを製造する方法およびこの方法で製造したナノチャンネル | |
JP2005522689A5 (zh) | ||
CN1620752A (zh) | 薄膜体声波谐振器结构及其制造方法 | |
US7682956B2 (en) | Three-dimensional metal microfabrication process and devices produced thereby | |
US6867061B2 (en) | Method for producing surface micromechanical structures, and sensor | |
JPS5944875A (ja) | 梁構造体を有する半導体装置 | |
AU2009248425A1 (en) | Method for microfabricating structures using silicon-on-insulator material | |
CN1684546A (zh) | 微硅麦克风及其制备方法 | |
EP2767504A1 (fr) | Procédé de fabrication d'une structure micromécanique et/ou nanomécanique comportant une surface poreuse | |
CN106829851A (zh) | 一种改善mems器件牺牲层刻蚀粘结的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070307 Termination date: 20091209 |