CN112551481A - 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 - Google Patents
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 Download PDFInfo
- Publication number
- CN112551481A CN112551481A CN202011413936.9A CN202011413936A CN112551481A CN 112551481 A CN112551481 A CN 112551481A CN 202011413936 A CN202011413936 A CN 202011413936A CN 112551481 A CN112551481 A CN 112551481A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- etching
- dimensional microstructure
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 9
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000012071 phase Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000004377 microelectronic Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 6
- 239000003518 caustics Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 25
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
- B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00571—Avoid or control under-cutting
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，属于微电子机械系统制造技术领域，包括首先，通过LPCVD工艺在已经生成立体微结构的晶圆衬底表面沉积一层保角薄膜层作为保护层；然后，将不需要保护的区域采用干法刻蚀去除该处的保角薄膜层，并进行后续的湿法/气相腐蚀，保角薄膜层能够在已经刻蚀的立体微结构表面、侧壁、底部和任何的狭小角落形成一层致密的均匀覆盖的保护层从而防止腐蚀性物质的侵入；最后，当完成后续的湿法/气相腐蚀后，采用普通的干法刻蚀技术除去保角薄膜层。本发明保护性强、效果可靠，能够有效防止在后续的氢氟酸湿法腐蚀或气相刻蚀中底切刻蚀的发生，提高波导器件性能。
Description
技术领域
本发明涉及一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，特别是用于防止在后续含有氢氟酸(HF)的湿法/气相腐蚀中底切刻蚀(underetch)的发生，属于微电子机械系统(MEMS)制造技术领域。
背景技术
在微电子机械系统制造中，通过一系列常用的洁净间工艺流程可以在晶圆衬底上制造出高深宽比的立体微结构，这些常用的洁净间工艺流程包括清洗、光刻、干湿法刻蚀、镀膜、键合等工序。为了完成一个完整的微器件或者三维立体结构，大多数情况下这些常用的洁净间工艺工序需要反复或者交替的进行，就会导致潜在的工艺步骤之间的相互影响。因此，在这种情况下就存在工艺步骤的兼容性问题：后序的工艺可能影响或者破坏前面已经完成的结构，特别在各向同性的湿法腐蚀工艺中，某些已经完成的结构或者需要保留的部分，可能由于受到各向同性腐蚀而遭受某种程度的刻蚀甚至破坏。尤其是在基于MEMS技术的微波/毫米波/太赫兹波波导器件的制造中，绝缘衬底上硅(SOI)是极具潜力的微纳制造衬底材料。SOI晶圆一般由三层结构构成：上层，底层和中间夹层，其中的中间夹层(比如二氧化硅层)可以用于作为干法刻蚀的停止层或者湿法刻蚀的牺牲层，因此SOI晶圆可以用于获得高精密的高深宽比微结构和可移动部件。
但是在一些复杂的MEMS器件设计中，中间夹，一般为介电层，层既作为干法刻蚀的停止层也需要作为湿法刻蚀的牺牲层。因此当涉及使用强腐蚀性的湿法/气相刻蚀时，比如氢氟酸(HF)，所有暴露区域的中间夹层都会被刻蚀掉，并且还会沿着刻蚀的断面横向的继续向内部刻蚀，这就是所谓的底切刻蚀。如果这些底切刻蚀恰好发生在微波/毫米波/太赫兹波波导器件中的空心波导壁上，它们就会在波导壁上形成一条较长的缝隙，这条缝隙会导致波导壁不能形成连续的导体结构，从而导致射频传输信号的严重泄露，性能大幅度下降，甚至导致器件失效。因此，如何阻止这种底切刻蚀的发生将成为研制微波/毫米波/太赫兹波波导高性能器件研制成败的关键，目前未见针对上述问题的任何相关解决方案的公开报道。
发明内容
随着新一代通信和空间探测技术的发展，对新的高频波导器件(比如太赫兹波导器件)的需求急剧增长，MEMS制造技术是一种重要的实现手段，针对现有技术的不足，本发明提出一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，保护性强、效果可靠，能够有效防止在后续的氢氟酸湿法腐蚀或气相刻蚀中底切刻蚀的发生，提高微波/毫米波/太赫兹波导器件性能，防止器件失效。
本发明采用以下技术方案：
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，首先，通过低压化学气相沉积(LPCVD)工艺在已经生成立体微结构的晶圆衬底表面沉积一层保角薄膜层作为保护层；然后，将不需要保护的区域采用常用的干法刻蚀去除该处的保角薄膜层，并进行后续的湿法/气相腐蚀，保角薄膜层能够在已经刻蚀的立体微结构表面、侧壁、底部和任何的狭小角落形成一层致密的均匀覆盖的保护层从而防止腐蚀性物质的侵入；最后，当完成后续的湿法/气相腐蚀后，采用普通的干法刻蚀技术除去所有是保角薄膜层。
本发明的保角薄膜层能够很好的覆盖在已经刻蚀的立体微结构表面、侧壁、底部从而防止腐蚀性物质的从各个角落的侵入和腐蚀，因而可以起到保护已经刻蚀出的立体微结构免受后续工序的影响和破坏的作用，特别是用于防止后续氢氟酸(HF)湿法/气相刻蚀引起的多层衬底结构侧壁底切刻蚀的发生。
优选的，所述保角薄膜层包括多晶硅薄膜或者富硅材料薄膜。
优选的，所述保角薄膜层的厚度为10nm到2μm不等，可根据需要保护的时间而调整。
优选的，所述晶圆衬底可以为SOI硅片、硅/介质层叠加多层结构或者硅/金属层多层结构中任意一种或者组合，其中至少包含一层硅和一层易被HF刻蚀的材料层。
优选的，进行湿法/气相腐蚀的腐蚀物质为氢氟酸或者含有氢氟酸的溶剂/蒸汽。
优选的，所述晶圆衬底为含有介质或者金属材料夹层的多层硅衬底结构，所述保角薄膜层为10nm-1μm的多晶硅薄膜，其具体需要沉积的厚度可以根据需要保护的时间而调整；
优选的，所述晶圆衬底为SOI硅片，包括三层结构，分别为上层硅、中间夹层和底层硅，所述中间夹层为二氧化硅，所述底层硅的侧壁上刻有立体微结构。
优选的，所述上层硅可以根据需要刻蚀不同的结构，可以为刻蚀孔、悬臂梁、微执行器等。
优选的，所述底层硅的侧壁与底面的夹角为0°到180°之间的任一倾斜角度。
优选的，所述底层硅的侧壁与中间夹层之间存在凹槽或遮挡；
进一步的，所述凹槽的横向宽度U为1μm到100μm，所述中间夹层的厚度为1μm到100μm。
优选的，所述中间夹层的厚度大于500nm，中间夹层的夹层数量大于等于一层。
优选的，所述晶圆衬底的侧壁贯通形成通孔结构，该通孔结构个数为多个。
本发明未详尽之处，均可参见现有技术。
本发明的有益效果为：
本发明通过在含有立体复杂微结构的晶圆多层衬底上沉积一层保角薄膜层来包覆立体微结构侧壁，从而防止在后续的湿法/气相氢氟酸腐蚀中底切刻蚀的发生，本发明的方法首先在晶圆衬底表面通过低压化学气相沉积方法沉积一层保角薄膜层，该保角薄膜层可以保护已经刻蚀出的立体微结构的侧面不受后续腐蚀性溶剂/气体的侵蚀，从而保证侧面结构的完整性。当后续湿法/气相腐蚀结束后，通过采用传统的洁净间干法刻蚀可以很容易的将这层保角薄膜层去除，仅仅需要数秒到数十秒的干法硅刻蚀，而不影响主体微结构的完整性和精度。
采用本发明的方法，可以有效的保护前面工序中产生的复杂的高深宽比结构不被后续工艺的影响和损伤，特别是防止多层结构侧壁底切刻蚀的发生。
本发明具有很强的工艺兼容性、操作简单可靠、可行性高、效果明显、去除方便彻底，为实现更为复杂的工艺流程提供保障，从而制造更为结构更为复杂，性能更为高端的器件，比如基于MEMS技术的高性能微波/毫米波/太赫兹波波导器件。
附图说明
图1a-e是本发明的一种常见实施例的工艺流程示意图；
图2a是本发明的第二个常见具体实施例的截面侧视图一；
图2b是本发明的第二个常见具体实施例的截面侧视图二；
图3a是本发明的第三个具体实施例的截面侧视图一；
图3b是本发明的第三个具体实施例的截面侧视图二；
图4a是本发明的第四个具体实施例中具有通孔结构的具体实施例的截面侧视图一；
图4b是本发明的第四个具体实施例中具有通孔结构的具体实施例的截面侧视图一；
图5a是本发明的实施例1的硅/二氧化硅/硅三层衬底结构的SEM图；
图5b是未采用本发明提出的方法的实验结果SEM图；
图5c是采用本发明的方法实验结果SEM图；
图中，1-上层硅，2-中间夹层，3-底层硅，4-刻蚀侧壁，5-晶圆衬底，6-.立体微结构，7-多晶硅薄膜，8-释放结构，9-底切刻蚀，10-凹槽，11-多层中间夹层，12-通孔结构。
具体实施方式：
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述，但不仅限于此，本发明未详尽说明的，均按本领域常规技术。
实施例1：
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，首先，通过LPCVD工艺在已经生成立体微结构的晶圆衬底表面沉积一层保角薄膜层作为保护层；然后，将不需要保护的区域采用干法刻蚀去除该处的保角薄膜层，并进行后续的湿法/气相腐蚀，保角薄膜层能够在已经刻蚀的立体微结构表面、侧壁、底部和任何的狭小角落形成一层致密的均匀覆盖的保护层从而防止腐蚀性物质的侵入；最后，当完成后续的湿法/气相腐蚀后，采用普通的干法刻蚀技术除去保角薄膜层。
具体的，如图1a-e所示，通过采用晶圆衬底截面侧视图展示本发明的主要操作步骤，本实施例1涉及的晶圆衬底是SOI硅片，其由三层构成，包括上层硅1，中间夹层2为二氧化硅和底层硅3，底层硅3刻有立体微结构6。将整个晶圆衬底5放入LPCVD设备，沉积一层大约200-300nm的保角薄膜层作为保护层，本实施例1中的保角薄膜层为多晶硅薄膜7。由于LPCVD沉积技术具有很好的覆盖性和保角性，因此刻蚀的立体微结构6的整个结构可以被很好的包覆起来，尤其可以很好的包覆狭窄腔体内的刻蚀侧壁4。晶圆衬底5的上层硅1的表面的多晶硅薄膜可以通过洁净间常用的硅干法刻蚀设备去除，然后将整个的晶圆衬底5暴露与氢氟酸刻蚀液/气体中，由于上层硅1的释放结构8没有被保护，于是中间夹层2被刻蚀液/气体从上层缝隙进入到中间夹层2被底切刻蚀9，对应的释放结构8获得释放。而底层硅3的立体微结构6，尤其是刻蚀侧壁4，由于被LPCVD多晶硅覆盖而得到保护，刻蚀液不能侵入刻蚀侧壁4，从而不能刻蚀到对应区域的中间夹层2，从而实现了对上层结构的结构释放，而又实现了对底层硅3的立体微结构6潜在底切刻蚀进行了有效制止。因此，在后续的金属溅射工艺中，由于保护了刻蚀的结构的完整性，立体微结构6的整个刻蚀侧壁4都可以被金属薄膜覆盖，从而避免了底切刻蚀的发生。
本实施例中所述的上层硅1和底层硅3上的刻蚀结构可以在同一层的任意位置，不需要上下对应。
本实施例中所述的LPCVD多晶硅的干法去除或刻蚀，可以采用ICP，RIE等通用的洁净间硅干法刻蚀设备。
本实施例中图1所示的刻蚀侧壁4可以为刚好90°垂直底面，也可以存在一定的倾斜角度。
实施例2：
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，如实施例1所示，所不同的是，图2a、2b分别为本发明的第二个实施例的截面侧视图一、侧视图二，其中，晶圆衬底侧壁上存在一定的凹槽10；
多晶硅薄膜7覆盖整个晶圆衬底，包括凹槽10部分，由于多晶硅薄膜优秀的保角特性，它可以完全覆盖凹进去的部分或者部分遮挡的区域。
本实施例中所述的凹槽10，也可以是任意需要保护的侧壁凹陷或遮挡，侧壁遮挡横向宽度U为1μm到100μm，中间夹层2的厚度为1μm到100μm。
实施例3：
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，如实施例1所示，所不同的是，图3a、b分别为本发明的第三个实施例的截面侧视图一、二，晶圆衬底结构包含多层中间夹层11，具有两层中间夹层；多晶硅薄膜7覆盖整个晶圆衬底。
由于多层中间夹层11的存在，侧面出现更多的界面层，但是由于多晶硅薄膜优秀的保角特性，它可以很好的覆盖多层结构的整个侧面包括界面层，并且没有任何空洞，因此腐蚀液或气体不会通过界面层侵入底切刻蚀中间夹层。
本实施例中所述的多层中间夹层11，也可以是大于两层的多层结构。
实施例4：
一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，如实施例1所示，所不同的是，图4a、b分别为本发明的第四个实施例的截面侧视图一、二，该晶圆衬底结构含有通孔结构12，这个通孔结构没有底面，多晶硅薄膜7保护整个通孔结构侧壁。
本实施例中所述的晶圆衬底结构可以多于三层。
本实施例中所述的通孔结构12个数不限。
图5a是本发明的实施例1的的硅/二氧化硅/硅三层衬底结构的SEM图；5b.是未采用本发明提出的方法的实验结果SEM图；5c.采用本发明提出的方法的实验结果SEM图。图中5b、c分别展示了未采用和采用LPCVD工艺淀积多晶硅薄膜对于防止氢氟酸底切刻蚀中间二氧化硅层的对比效果；
首先，采用传统的干法深硅刻蚀技术，获得如图5a所示的立体微结构；然后将其中一片样品，直接放入50％氢氟酸腐蚀液中，大约5分钟后取出，可以看出图5a中间夹层二氧化硅明显被刻蚀了一部分，如图5b所示，出现了底切刻蚀。
另外一片样品，首先采用LPCVD淀积一层250nm的多晶硅薄膜，然后放入50％氢氟酸中，经过1小时后取出；然后，采用干法刻蚀，去除表面多晶硅层薄膜；采用扫描电镜观察，没有任何的底切刻蚀痕迹，如图5c所示，侧壁保存完整。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，首先，通过LPCVD工艺在已经生成立体微结构的晶圆衬底表面沉积一层保角薄膜层作为保护层；然后，将不需要保护的区域采用干法刻蚀去除该处的保角薄膜层，并进行后续的湿法/气相腐蚀；最后，采用普通的干法刻蚀技术除去所有的保角薄膜层。
2.根据权利要求1所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述保角薄膜层包括多晶硅薄膜或者富硅材料薄膜。
3.根据权利要求1所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述保角薄膜层的厚度为10nm-2μm。
4.根据权利要求1所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述晶圆衬底为SOI硅片、硅/介质层叠加多层结构或者硅/金属层多层结构中任意一种或者组合，其中至少包含一层硅和一层易被HF刻蚀的材料层。
5.根据权利要求1所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，进行湿法/气相腐蚀的腐蚀物质为氢氟酸或者含有氢氟酸的溶剂/蒸汽。
6.根据权利要求1所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述晶圆衬底为含有介质或者金属材料夹层的多层硅衬底结构，所述保角薄膜层为10nm-1μm的多晶硅薄膜；
优选的，所述晶圆衬底为SOI硅片，包括三层结构，分别为上层硅、中间夹层和底层硅，所述中间夹层为二氧化硅，所述底层硅的侧壁上刻有立体微结构。
7.根据权利要求6所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述底层硅的侧壁与底面的夹角为0°到180°之间的任一倾斜角度。
8.根据权利要求6所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述底层硅的侧壁与中间夹层之间存在凹槽或遮挡；
所述凹槽的横向宽度U为1μm-100μm，所述中间夹层的厚度为1μm-100μm。
9.根据权利要求6所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述中间夹层的厚度大于500nm，中间夹层的夹层数量大于等于一层。
10.根据权利要求6所述的在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法，其特征在于，所述晶圆衬底的侧壁贯通形成通孔结构，该通孔结构个数为多个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011413936.9A CN112551481A (zh) | 2020-12-07 | 2020-12-07 | 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011413936.9A CN112551481A (zh) | 2020-12-07 | 2020-12-07 | 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112551481A true CN112551481A (zh) | 2021-03-26 |
Family
ID=75058870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011413936.9A Pending CN112551481A (zh) | 2020-12-07 | 2020-12-07 | 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112551481A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1900669A (zh) * | 2005-07-21 | 2007-01-24 | 中国科学院微电子研究所 | 基于新牺牲层工艺的热剪切应力传感器器件的制作方法 |
| CN101540295A (zh) * | 2009-04-21 | 2009-09-23 | 北京大学 | 一种tsv通孔的绝缘层的制备方法 |
| CN101866849A (zh) * | 2009-04-16 | 2010-10-20 | 上海华虹Nec电子有限公司 | 在沟槽底部制备氧化膜的方法 |
| CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
| US20180294159A1 (en) * | 2017-04-05 | 2018-10-11 | International Business Machines Corporation | Sidewall spacer with controlled geometry |
-
2020
- 2020-12-07 CN CN202011413936.9A patent/CN112551481A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1900669A (zh) * | 2005-07-21 | 2007-01-24 | 中国科学院微电子研究所 | 基于新牺牲层工艺的热剪切应力传感器器件的制作方法 |
| CN101866849A (zh) * | 2009-04-16 | 2010-10-20 | 上海华虹Nec电子有限公司 | 在沟槽底部制备氧化膜的方法 |
| CN101540295A (zh) * | 2009-04-21 | 2009-09-23 | 北京大学 | 一种tsv通孔的绝缘层的制备方法 |
| CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
| US20180294159A1 (en) * | 2017-04-05 | 2018-10-11 | International Business Machines Corporation | Sidewall spacer with controlled geometry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575037B2 (en) | Method for fabricating a cavity structure, for fabricating a cavity structure for a semiconductor structure and a semiconductor microphone fabricated by the same | |
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| US10513431B2 (en) | Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof | |
| KR101097821B1 (ko) | 드라이 에칭방법 | |
| EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
| CN112758888B (zh) | 一种带有硅通孔的硅mems微结构的加工工艺 | |
| US11524893B2 (en) | Method for manufacturing micromechanical structures in a device wafer | |
| US7745308B2 (en) | Method of fabricating micro-vertical structure | |
| US20060054594A1 (en) | Method for the manufacture of a display | |
| JP4971431B2 (ja) | マイクロメカニカル素子の製造方法およびマイクロメカニカル素子 | |
| CN112551481A (zh) | 一种在微电子机械制造工艺中防止立体微结构侧壁底切刻蚀的方法 | |
| US9277656B2 (en) | Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| TW201401441A (zh) | 微結構及其製造方法 | |
| CN112104960B (zh) | Mems麦克风器件及其形成方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JP2020529335A (ja) | マイクロメカニカル装置およびその製造方法 | |
| KR100277858B1 (ko) | 반도체소자의 갭필링(gap filling)방법 | |
| US11192782B1 (en) | Method for preparing silicon wafer with rough surface and silicon wafer | |
| CN117750285B (zh) | 微型压电换能器的制备方法及微型压电换能器 | |
| JPH10189543A (ja) | コンタクトホールの形成方法 | |
| CN115483102A (zh) | 半导体结构及其制造方法 | |
| WO2009066997A2 (en) | Contact etch for ams products | |
| CN102992258A (zh) | 集成电路及其制造方法 | |
| JPH03116930A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |