TW201401441A

TW201401441A - 微結構及其製造方法

Info

Publication number: TW201401441A
Application number: TW102119764A
Authority: TW
Inventors: Takahisa Kato
Original assignee: Canon Kk
Priority date: 2012-06-14
Filing date: 2013-06-04
Publication date: 2014-01-01
Also published as: WO2013187267A1; JP2013255974A

Abstract

提供一種微結構製造方法，包括：準備具有第一表面及第二表面之矽基板的準備步驟；將洞形成在該第一表面中的第一步驟；將由對蝕刻劑具有選擇性之材料形成的膜形成在該洞中以形成蝕刻區域的第二步驟，該區域具有由該膜圍繞的側部分及底部分；將係多層膜之第一層形成在該第一表面上的第三步驟，該多層膜包括堆疊於其中的絕緣層及金屬層，在調整圖案的位置及該蝕刻區域之位置的狀態下將該絕緣層及該金屬層之至少一者圖案化；形成穿透該第一層之第一開口的第四步驟；及經由該第一開口導入該蝕刻劑以移除該蝕刻區域的第五步驟。

Description

微結構及其製造方法

本發明屬於微機電系統(MEMS)的技術領域，並相關於使用半導體製造技術的微結構及其製造方法。

使用半導體製造技術的微結構可藉由將驅動電路及偵測電路整合在相同基板上而增強驅動速度並改善偵測準確度。已知一裝置，在該裝置中，藉由CMOS製造技術製造電路，且用於該CMOS電路之電連接且係由絕緣層及金屬層形成的多層佈線結構係微結構(NPL1及NPL2)。在此種裝置中，將具有該多層佈線結構的基板的一部分蝕出並移除的釋放步驟係重要的製造步驟。

釋放步驟使該微結構可相對於該基板(例如，見PTL 1)或待形成的通孔(例如，見PTL 2)移動。

引用列表專利文獻

PTL 1：美國專利序號第6458615號

PTL 2：美國專利序號第6936524號

非專利文獻

NPL 1：IEEE Sensors Conference的論文集(IEEE Sensors '05)PP 125-1282005

NPL 2：SPIE的論文集Vol. 7637 76371Z-8

然而，習知的微結構製造方法具有下列問題。

當藉由蝕出及移除具有由絕緣層及金屬層形成之多層佈線結構的基板的一部分的釋放步驟將多層佈線結構形成為可移動時，使用各向同性蝕刻或各向異性蝕刻。在各向同性蝕刻的情形中，將蝕刻劑可經由其導入的開口設置在該多層佈線結構中，並蝕刻在多層佈線結構之下側上的基板。以此方式，將空氣間隙形成在多層佈線結構及基板之間，且因此，可將多層佈線結構形成為可移動的或可熱絕緣的。然而，待移除區域的尺寸係受控於蝕刻時間，而因此，改良處理準確度。另外，將待移除區域造形為圓形以外的任意形狀是不容易的。

另一方面，在使用各向異性蝕刻的方法中，可從與該多層佈線結構相對的表面藉各向異性乾蝕刻將部分基板移除。在該經移除區域中，多層佈線結構變得可移動。變得可移動的該區域係將基板厚度蝕刻掉之部分的底部的區域。通常，當與蝕刻遮罩表面的距離變得更大時，形狀準確度傾向於變得更低，而因此，可移動區域的處理準確度變得更低。另外，該多層佈線結構及受蝕刻的蝕刻區域之間的對準必需在基板的二表面上實施，而因此，對準準確度也難以改善。

在將通孔形成在具有多層佈線結構之基板中的情形中，相似問題發生。

通孔可藉由將開口形成在多層佈線結構中並藉由將該開口使用為蝕刻遮罩實行基板的各向異性乾蝕刻而形成。然而，當待形成之通孔的直徑相對於多層佈線結構變得更小時(亦即，當蝕刻遮罩的深寬比變得更高時)，蝕刻劑之到達基板的直線行進受阻止，使處理準確度降低。另外，難以改善多層佈線結構及通孔之間的對準準確度。

另外，習知地，在使用該多層佈線結構將用於偏向帶電粒子的偏向器配置成陣列的偏向器陣列中，將允許帶電粒子不受阻攔地通過其的通孔形成在基板中。為使進入個別偏向器的帶電粒子束造形，使用經配置開口的孔徑陣列。當陣列中的間距及帶電粒子束的直徑變得更小時，偏向器陣列及孔徑陣列之間的必要對準準確度變得更高，其導致製造困難。

本發明有鑑於上述問題而創作，且本發明的目的係提供一微結構及該微結構之製造方法，在該微結構中，當將具有以絕緣層及金屬層形成之多層佈線結構的部分基板蝕出時，可輕易地將具有圓形以外之形狀的區域移除並得到高處理準確度。

根據本發明的示範性實施例，提供一微結構製造方法，包括：準備步驟，準備具有第一表面及係與該第一表面相反的表面之第二表面的矽基板；第一步驟，將洞形成在該矽基板的該第一表面中；第二步驟，將由對蝕刻劑具有選擇性之材料形成的膜形成在該洞中，將具有由該膜圍繞之側部分及底部分的蝕刻區域形成在該洞；第三步驟，將係多層膜的第一層形成在該矽基板的該第一表面上，該多層膜包括堆疊於其中的絕緣層及金屬層，在調整圖案的位置及該蝕刻區域之位置的狀態下將該絕緣層及該金屬層之至少一者圖案化；第四步驟，形成穿透該第一層的第一開口；及第五步驟，經由該第一開口導入該蝕刻劑以移除該蝕刻區域。

本發明之其他特性會在參照附圖下從以下對示範性實施例的描述而變得更明顯。

根據本發明，可能實現一微結構及該微結構之製造方法，在該微結構中，當將具有以絕緣層及金屬層形成之多層佈線結構的部分基板蝕出時，可輕易地將具有圓形以外之形狀的區域移除並可改善處理準確度。

本發明之其他特性會在參照附圖下從下文之對模範實施例的描述而變得明顯。

1‧‧‧矽基板

2‧‧‧第一表面

3‧‧‧第二表面

4‧‧‧第一層

5‧‧‧金屬層

6‧‧‧絕緣層

7‧‧‧微結構

8‧‧‧塗佈

9‧‧‧空氣間隙

10‧‧‧氧化物膜

11‧‧‧洞

12‧‧‧焊墊層

13‧‧‧保護膜

14‧‧‧蝕刻區域

15‧‧‧填充材料

16‧‧‧蝕刻遮罩

17‧‧‧第一開口

18‧‧‧單元

19‧‧‧第一矽層

20‧‧‧第二矽層

21‧‧‧嵌入氧化物膜層

22‧‧‧排氣孔

23‧‧‧第二開口

24‧‧‧支撐層

25‧‧‧CMOS電路部

26A、26B‧‧‧相對電極

27‧‧‧孔徑

28‧‧‧犧牲結構

L、M‧‧‧箭號

圖1A及1B係根據本發明的範例1之微結構的剖面圖。

圖2A及2B係根據本發明的範例1之微結構的頂視圖。

圖3A、3B、及3C係描繪根據本發明的實施例之微結構製造方法的流程圖。

圖4A、4B、4C、4D、及4E係描繪根據本發明之範例1的微結構之製造方法的剖面圖。

圖5A、5B、及5C係描繪根據本發明之範例1的微結構之製造方法的剖面圖。

圖6A、6B、及6C係描繪根據本發明之範例1的微結構之另一製造方法的剖面圖。

圖7A及7B係比較在根據本發明的範例1之微結構的製造方法中製造蝕刻區域之方法的頂視圖。

圖8A及8B係根據本發明的範例2之微結構的頂視圖及剖面圖。

圖9A、9B、9C、9D、及9E係描繪根據本發明之範例2的微結構之製造方法的剖面圖。

圖10A、10B、及10C係描繪根據本發明之範例2的微結構之製造方法的剖面圖。

圖11A及11B係描繪根據本發明的範例3之帶電粒子光學系統的範例結構的剖面圖。

圖12A及12B係描繪根據本發明的範例3之帶電粒子光學系統的範例結構的頂視圖。

圖13A、13B、13C、13D、及13E係描繪根據本發明之範例3的帶電粒子光學系統之製造方法的剖面圖。

圖14A、14B、及14C係描繪根據本發明之範例3的帶電粒子光學系統之製造方法的剖面圖。

根據此實施例的微結構製造方法具有描繪於圖3A至3C中的三種流程。

首先，描述描繪於圖3A中的流程。

在基板準備步驟中，準備具有彼此平行之第一及第二表面的矽基板。

關於第一及第二表面，將由該矽基板形成並用於製造半導體之積體電路形成於其上的表面可係第一表面，且相對表面可係第二表面。

然後，實行洞形成步驟(第一步驟)。在此步驟中，從該第一表面側將根據待於稍後移除之區域(在下文中稱為蝕刻區域)的輪廓之形狀的洞形成在矽基板中。

該洞可藉由使用藉由光微影形成的蝕刻遮罩之矽基板的乾蝕刻形成。

另外，當深度係在垂直於第一表面之方向上的尺寸時，洞的深度與蝕刻區域的深度實質相同。

然後，實行氧化物膜形成步驟(第二步驟)。

在此步驟中，將由對蝕刻劑具有選擇性之材料形成的膜形成在至少在該洞之內壁表面上的蝕刻區域中。此膜係氧化物膜如氧化矽膜。該氧化物膜可藉由熱氧化、化學氣相沈積(CVD)、或濺鍍形成。

此步驟使用對蝕刻劑具有選擇性的材料界定蝕刻區域之側部及底部二者的形狀。

另外，在此步驟中，也形成在後續第一層形成步驟中用於調整與圖案之位置關係的調正標示。

然後，實行上述之第一層的形成步驟(第三步驟)。

第一層係將絕緣層及金屬層堆疊於其中的多層膜。將絕緣層及金屬層的至少任何一者圖案化。

可將第一層實現為使用為積體電路之層間佈線的多層佈線層。

第一層係在其位置被相對於在氧化物膜形成步驟中形成之調正標示而調整的狀態下形成。形成第一層的絕緣層可由選自由氧化矽、碳、及氮組成之群組的材料形成。典型地，絕緣層係由氧化矽形成。另一方面，該金屬層可由選自由銅、鋁、鎢、鈦、及鉭組成之群組的金屬形成。

另外，在此步驟中，也可將用於控制微結構、偵測訊號、或計算的CMOS電路部形成在基板上。

然後，實行第一開口形成步驟(第四步驟)。

第一開口係穿透第一層的通孔。將第一開口保持成與第一表面上的蝕刻區域接觸。

關於第一表面上之第一開口及蝕刻區域的橫剖面面積之間的尺寸關係，蝕刻區域的橫剖面面積包括第一開口的橫剖面面積。

典型地，第一開口可藉由將蝕刻遮罩形成在第一層的最外側表面上，或以蝕刻遮罩的形狀將金屬層預先形成在第一層中，然後實行絕緣層的乾蝕刻而形成。

例如，可將諸如CHF₃或CF₄的氣體使用為使用在該乾蝕刻中的蝕刻氣體。

然後，實行釋放步驟(第五步驟)。

經由第一開口將蝕刻劑導入，並將蝕刻區域蝕出。所導入的蝕刻劑不蝕刻氧化物膜及絕緣膜，且因此，蝕刻在氧化物膜停止。

因此，可將蝕刻區域蝕出為側部及底部所預先界定的形狀。此種蝕刻可藉由使用諸如XeF₂或SF₆之氣體的各向同性乾蝕刻實現。

另外，根據此實施例的製造方法，可在第一層形成步驟中將由金屬層形成的犧牲結構形成在第一開口形成部。

然後，藉由在第一開口形成步驟中移除犧牲結構，可形成第一開口。

將在第一開口形成部的金屬層連續地形成在從第一層的最外側表面至第一表面的範圍上。

在此情形中，金屬層係以鋁、銅、或鎢形成，且因此，蝕刻可使用下列典型的蝕刻劑實行。

例如，當金屬層係以鋁形成時，可使用磷酸、硝酸、及乙酸的液體混合物，當金屬層係以銅形成時，可使用氯化鐵(III)及氫氯酸的水溶液，且當金屬層係以鎢形成時，可使用過氧化氫水。

所有此等蝕刻劑幾乎未蝕刻形成第一層的絕緣層，且因此，可僅移除金屬層以形成第一開口。

此具有下列效果。

首先，可增強使第一開口及蝕刻區域在第一表面上彼此接觸之位置的準確度。當實行從第一層的最外側表面上的蝕刻遮罩經由第一開口的蝕刻時，在該蝕刻中導致傾斜誤差、及開口直徑誤差等，且因此，誤差以蝕刻遮罩及第一表面之間的橫剖面及位置的形狀發展。

另一方面，當藉由移除形成在第一層中的金屬層而得到第一開口時，當將金屬導孔形成在第一層之最下層中的絕緣層中時，根據處理準確度決定第一開口及蝕刻區域在第一表面上連接的位置。此與第一層的厚度相較足夠薄、更薄，且因此，可降低在蝕刻時所導致的傾斜誤差、及開口直徑誤差等。

其次，即使當第一開口的深寬比變得更大時 (在此情形中，將深寬比界定為代表尺寸，諸如，第一表面上的第一開口之橫剖面的寬度，及第一層的厚度之間的比率，當該比率大時，橫剖面面積小且厚度大)，第一開口能以高準確度形成。

當實行從第一層之最外側表面上的蝕刻遮罩經由第一開口的蝕刻時，可能發生側蝕刻而增加開口的尺寸。因此，當深寬比變得更高時，處理難度增加。另一方面，藉由預先形成金屬層，即使當深寬比變得更高時，仍可形成第一開口。

當第一層的厚度係數十微米且蝕刻區域的寬度係數微米時，此變為重要問題。如上文所述的藉由蝕刻金屬層形成第一開口，即使當蝕刻區域的尺寸係如上文所述時，釋放步驟仍能以高準確度實行。

另外，即使當第一層的厚度或蝕刻區域之橫剖面的尺寸改變，且待形成之第一開口的橫剖面、深度、及數量因此改變時，第一開口形成步驟中的製造條件可幾乎沒有任何改變地應用至廣泛的設計值範圍。

另外，根據本發明的製造方法，基板準備步驟可係將矽準備在絕緣基板(SOI基板)上的步驟。

SOI基板係由包括第一表面的第一矽層、包括第二表面的第二矽層、及夾於第一及第二矽層之間的嵌入氧化物膜形成。

在此情形中，將在洞形成步驟中形成的該洞形成為穿透第一矽層但不穿透嵌入氧化物膜。此使該洞底部可由對用於蝕出蝕刻區域的蝕刻劑具有選擇性的氧化矽界定。

另外，該洞係以使用為蝕刻停止的該嵌入氧化物膜形成。因此，可將當形成該洞時在蝕刻速度及蝕刻開始點中的變化的影響降低。因此，可高準確度地界定蝕刻區域之厚度方向上的尺寸。

另外，可降低在基板中之蝕刻區域之厚度上的變化。另外，可將該洞之深度上的變化分隔為SOI基板中之第一矽層之厚度上的變化，且因此，誤差因子可在個別步驟之間分隔。因此，可將製造控制及製造方法的發展平行化或簡化。

另外，可使該洞的底部平坦。此可增加具有均勻厚度的部分。例如，當在釋放步驟中將空氣間隙設置在基板及第一層之間時，可將一空氣間隙之尺寸上的變化及基板之尺寸上的變化二者降低。

另外，當將第一矽層準備成具有期望厚度時，製造方法可在釋放步驟中以高準確度對於於其厚度大至數百微米的蝕刻區域及對於其厚度小至1μm或更少之蝕刻區域實行蝕刻處理。

另外，根據此實施例的製造方法，在洞形成步驟中，可將該洞形成為具有沿著蝕刻區域的輪廓朝向SOI基板之第一矽層的寬度。

在此情形中，該洞不形成在蝕刻區域中，且第一矽層仍殘留在蝕刻區域中。然後，在氧化物膜形成步驟中，以氧化物膜填充該已形成洞。

該氧化物膜可使用熱氧化、CVD、濺鍍、應用、烘烤、及彼等的組合的任何一者填充。

在填充後，將第一表面平坦化。此平坦化可使用化學機械研磨(在下文中稱為CMP)實行。在此情形中，在洞形成步驟中在該洞形成之前可將保護膜形成在矽基板的第一表面上，使得在平坦化步驟中不在矽基板中導致任何缺陷。

另外，可能將此種保護膜使用為平坦化的參考位置，以增強平坦化步驟的準確度。可將保護膜實現為氧化矽膜、氮化矽膜、或彼等的組合。在平坦化後，以氧化矽填充該洞，並以氧化物膜圍繞該蝕刻區域。

以此方式，蝕刻區域的側部可由填至該洞中的氧化矽所圍繞，並可用嵌入氧化物膜覆蓋蝕刻區域的底部。

以此方式用氧化矽填充該洞具有下列效果。

首先，可改變蝕刻區域的形狀及面積而不改變該洞的寬度。因此，即使改變蝕刻區域的設計，洞形成步驟及氧化物膜形成步驟中的處理條件的改變小，且因此該製造方法可適於廣泛的可處理範圍。特別係即使當蝕刻區域變得更大時，該洞的區域不會變得如此大，且因此，可降低乾蝕刻中的蝕刻誤差因子，諸如，加熱及該蝕刻的副產物由於過大蝕刻區域所導致的不充份移除。

另外，藉由導致該洞的寬度儘可能成為常數，可降低蝕刻速率關於蝕刻遮罩之寬度的改變，且因此，也可降低矽基板中之該洞之深度上的變化。另外，平坦矽基板表面仍保持在蝕刻區域中且待平坦化的該洞面積小，且因此，即使平坦化誤差發生在平坦化步驟中，可將整體矽基板的平坦度維持在高等級。

另外，根據此實施例的製造方法，在洞形成步驟中，可形成其形狀不係沿著該輪廓的形狀而係與蝕刻區域之形狀相似的洞。然後，在氧化物膜形成步驟中，將氧化矽膜形成在該洞的內壁上。

在此情形中，該氧化矽膜可使用熱氧化、CVD、濺鍍、應用、烘烤、及彼等的組合的任何一者形成。之後，填充填充材料。可將矽使用為該填充材料。可使用磊晶、CVD、或濺鍍等將矽填充至該洞中。

另外，可使用非晶矽及多晶矽之任何一者。之後，將第一表面平坦化。此平坦化可使用CMP實行。另外，與以上描述相似地，可在洞形成步驟中設置用於CMP步驟的保護膜。

在平坦化後，以填充材料填充該洞，且填充材料的形狀變為蝕刻區域的形狀。將氧化矽膜形成在填充材料及矽基板之間的介面上。

將該洞的內壁氧化，然後以此方式用填充材料填充該洞具有下列效果。首先，即使當第一表面上的橫剖面面積及蝕刻區域的深度之間的比率變得更高時(在下文中稱為蝕刻區域的深寬比，當深寬比變得更高時，蝕刻區域變得更小及更深)，蝕刻區域能以高準確度形成。

此係因為，相較於如上文所述地將該洞形成為具有沿著蝕刻區域的輪廓之寬度的情形，可將待形成之該洞的深寬比保持低。

當該洞的深寬比高時，傾向於失去蝕刻劑如鐵或自由基的直線行進，且因此，具有高準確度的處理變得困難。藉由將該等洞的深寬比保持低，可改善處理準確度。

特別係在其中在釋放步驟之後將氧化矽膜移除並使用殘餘之矽結構的微結構中，當該洞沿著輪廓形成時，該洞的寬度係矽結構的尺寸。

因此，當蝕刻區域的深寬比變得更高時，該洞的深寬比變得極高，且因此，處理準確性降低。藉由形成具有與蝕刻區域的形狀相同之形狀的洞，將其內壁氧化，然後以填充材料填充該洞，可解決此種問題。

另外，藉由將矽使用為填充材料，填充材料可具有關於第一層之絕緣層及金屬層及氧化矽膜之令人滿意的蝕刻選擇性。當將矽移除時，藉由選擇蝕刻劑如XeF₂，可將填充材料移除而不蝕出絕緣層、金屬層、及氧化矽膜。特別係當在第一層形成步驟中形成功能如同電路的CMOS電路部時，填充材料可係與CMOS步驟相容的材料。

另外，根據此實施例的製造方法，功能如同電路的CMOS電路部可在第一層形成步驟中形成。

在此情形中，可將CMOS電路部的多層佈線層使用為該第一層。可將微結構及電路積體在該矽基板上。該電路可實施關於微結構的驅動控制並偵測訊號。此種一體化改善阻抗特徵，且因此，可實現更高速度及更高靈敏度。

另外，與串聯-並聯轉換電路、及主動式矩陣元件等的組合降低用於連接至外側的佈線數量，且因此，可形成大型陣列。

另外，可將包括使用邏輯電路及記憶體的組合用於控制微結構之模組的系統形成在基板上，以更降低尺寸及成本。

接著，描述描繪於圖3B中的流程。

描繪於圖3B中的流程與描繪於圖3A中的流程的不同在於在釋放步驟之後，實行絕緣層移除步驟(第六步驟)。在絕緣層移除步驟中，將第一層的絕緣層的一部分蝕出，以加寬第一開口的區域。

在此情形中，可藉由光微影將蝕刻遮罩形成在第一層的最外側表面上，或可將第一層中的金屬層預先形成為蝕刻遮罩的形狀並使用為蝕刻遮罩。

絕緣層可藉由使用與上文提及的乾蝕刻相似之氣體的乾蝕刻蝕刻。另外，界定蝕刻區域的氧化矽膜可隨第一開口的加寬共同移除。

在此情形中，第一開口的尺寸可與使用氫氟酸或經緩衝氫氟酸移除氧化矽膜同步地增加。藉由在釋放步驟之後增加第一開口的尺寸，可實行根據本發明之具有高準確度的釋放步驟，並仍將第一層之除了蝕刻區域以外的部分處理為任意形狀。

特別係藉由預先將第一層中的金屬層形成為蝕刻遮罩的形狀，可在令人滿意地與蝕刻區域對準的狀態下，以高準確度製造精細的微結構。另外，氧化矽膜可同時移除，且因此，可減少步驟數。

另外，描述描繪於圖3C中的處理流程。

描繪於圖3C中的流程與描繪於圖3A中之流程的不同在於在第一層形成步驟之後，實行第二開口形成步驟(第七步驟)，然後該處理前進至第一開口形成步驟。基板準備步驟係準備由包括第一表面之第一矽層、包括第二表面的第二矽層、及夾於第一及第二矽層之間的嵌入氧化物膜形成之SOI基板的步驟。

在第二開口形成步驟中，形成從第二表面側穿透第二矽層的第二開口。在此情形中，該通孔可典型地使用矽深乾蝕刻以數百微米至數十微米的厚度形成在第二矽層中。

以此方式在第一開口形成步驟及釋放步驟之前形成第二開口具有下列效果。

首先，可防止形成在第一層中的精細微結構在第二開口形成步驟中破裂。

第一層及第二開口係在相對側上，且因此，在第二開口形成步驟中，第一層係與晶圓夾等接觸的表面。微結構未在第二開口形成步驟中造形，因此，可藉由使用簡單保護膜等防止微結構在與晶圓夾或保持器接觸時破裂。

其次，在製造步驟中的清洗步驟、或蝕刻步驟等的影響下，在第一層中的金屬層及絕緣層及CMOS電路部之間的部分可能破裂或在效能上衰減。因此，藉由在整體步驟中儘可能地晚地實行在第一層中形成開口的步驟及移除基板的步驟，可降低製造步驟期間的此種損壞。因此，本發明的微結構能以高良率形成。

另外，可能在此步驟中將支撐層形成在第二開口上。支撐層的作用係作為已藉由第二開口的形成而薄化之部分的強化，並防止在後續釋放步驟或絕緣層移除步驟中的蝕刻期間蝕刻劑到處流動至基板的第二表面側。

依據後續釋放步驟中的蝕刻選擇性，並依據第二開口的尺寸，可將金屬、有機物質，諸如，光阻或樹脂、氧化物、或無機介電質等選擇為該支撐層。

在金屬的情形中，膜可藉由氣相沈積、濺鍍、或CVD由金、鋁、銅、鎢、鉻、或鉬等形成。

在有機物質的情形中，膜可藉由旋轉塗佈、氣相沈積、或CVD等由光阻、聚對二甲苯基、或聚醯亞胺等形成。特別係在金屬的情形中，來自蝕刻之後表面的熱傳導在第一開口形成步驟中改善，且因此，可降低蝕刻速率分佈及側蝕刻。

特別係針對鉬，有具有關於普偏用於氧化矽膜及第一層之銅及鋁之高選擇性的蝕刻劑，且因此，當最終將保護膜移除時，可移除該保護膜而不蝕刻此等材料。

範例1

圖1A及1B及圖2A及2B分別係此範例的微結構之膜結構感測器的剖面圖及頂視圖。

如圖1A描繪的，膜結構感測器包括具有膜結構的微結構7，該膜結構經由空氣間隙9設置在具有第一表面2及第二表面3的矽基板1上。

沿著圖1A之線A-A及B-B取得的剖面頂視圖分別對應於圖2A及2B。

須注意除非另外指定，在垂直於第一表面2之方向上的尺寸在下文中稱為厚度或深度。

電容器在微結構7及矽基板1經由空氣間隙9中間作為電極使用的狀態下運作。

當將偏向電壓施加至微結構7及矽基板1時，可藉由偵測電路(未圖示)將微結構7的振動及移位偵測為該電容器之電容的改變。

因此，當微結構7由於大氣壓力而移位時，微結構7的功能可如同壓力感測器，且當微結構7由於大氣或周遭媒體中的聲音而振動時，微結構7的功能可如同麥克風。特別係將空氣間隙9保持在比大氣壓力更低的壓力，並可將伴隨微結構7之振動的電阻衰減降低。

另外，微結構7具有藉由將第一層4的一部分形成為具有如圖1A及2A描繪的網狀結構，該第一層係金屬層5及絕緣層6的堆疊結構，然後施加塗佈8的膜結構。

金屬層5係由銅形成，而絕緣層6係由氧化矽形成。另外，可能將藉由CVD形成的氣相沈積聚合物或無機介電膜使用為塗佈8。在此範例中，塗佈8係藉由電漿CVD形成的氮化矽膜。

另外，空氣間隙9係在將塗佈8施加至其上部、側部、及底部係由在第一表面2側上的第一層4的表面及氧化物膜10或嵌入氧化物膜層21圍繞的區域之後形成的空間。

如圖1A及1B及圖2A及2B描繪的，微結構7及空氣間隙9的形狀在從上方看下時係矩形的。空氣間隙9係230μm×230μm的正方形形狀。

因此，微結構7的可移動膜結構也係230μm×230μm。另外，關於微結構7的厚度，金屬層5、絕緣層6、及塗佈8的總厚度係1.2μm。該等層之間的金屬層5的厚度約0.2μm。另外，空氣間隙9的厚度係1μm。

其次，將參考圖4A至4E及圖5A至5C描述此範例之微結構7的製造方法。

首先，如圖4A描繪的，準備具有第一表面2及第二表面3的矽基板1。

然後，如圖4B描繪的，形成焊墊層12及保護膜13。在此範例中，焊墊層12係藉由矽基板1的熱氧化形成，並藉由CVD將作為保護膜13的氮化矽膜形成於其上。

然後，將保護膜13、焊墊層12、及矽基板1循序地蝕刻為藉由光微影形成之圖案的形狀。然後，將洞11形成在矽基板1的第一表面2側上。在此範例中，如圖4B描繪的，將洞11形成為不穿透矽基板1的凹陷。

然後，如圖4C描繪的，將係洞11之內壁表面的矽基板1的部分熱氧化。

在此步驟中，將氧化物膜10形成在洞11的側部及底部上。在此情形中，洞11的底部係與洞11之內壁的第一表面2平行的表面，且洞11的側部係界定沿著與第一表面2平行的表面取得之橫剖面形狀(在下文簡單地稱為橫剖面形狀)的側壁。因此，如藉由圖4C中的虛線指示的，形成由氧化物膜10界定的蝕刻區域14。

然後，如圖4D描繪的，藉由CVD形成作為填充材料15的多晶矽膜。

將填充材料15形成在洞中及保護膜13上。之後，藉由化學機械研磨實施平坦化，從而將填充該洞之多晶矽以外的部分移除。

保護膜13在此研磨處理中的功能如同停止層，且在同時，功能如同在研磨步驟中防止矽基板1的破裂及缺陷的保護膜。

在平坦化處理後，將保護膜13及焊墊層12 移除，以形成如圖4D描繪之由氧化物膜10圍繞的填充材料15。

然後，如圖4E描繪的，將金屬層5及絕緣層6交替地堆疊於其中的第一層4形成在第一表面2上。

金屬層係由銅形成，且絕緣層係由氧化矽形成。在此範例中，使用在普通CMOS步驟中使用的多層佈線層。

關於金屬層5的圖案，如圖4E描繪的，將其最下層預先形成為具有描繪於圖2A中的網狀結構。

另外，將佈置設計成使得金屬層5不立即形成在該網狀結構上，以容許蝕刻此部分。另外，第一層4在正與參考調正標示對準的同時形成，該調正標示係與由在上文提及之描繪在圖4A至4D之步驟中的氧化物膜10圍繞的填充材料15同步地形成。

因此，如圖4E描繪的，網狀結構的中央及蝕刻區域14的中央以高準確度彼此重合。

然後，如圖5A描繪的，將蝕刻遮罩16形成在第一層4的最上方表面上。

在此範例中，蝕刻遮罩16係光阻。然後，如圖5A描繪的，使用可蝕出絕緣層6以形成第一開口17的氣體實行乾蝕刻。在此範例中，該氣體係CHF₃。

在此情形中，第一開口17形成有係該蝕刻遮罩之描繪於圖2A中之網狀結構的金屬層5。因此，可用高準確度決定第一開口17的位置及填充材料15的位置。第一開口17係穿透第一層4以到達填充材料15的通孔。

然後，如圖5B描繪的，將填充材料15移除。填充材料15可藉由經由第一開口17導入可各向同性地蝕出填充材料15的蝕刻劑而移除。

在此範例中，為移除填充材料15的多晶矽，經由第一開口17將XeF₂氣體導入。

以此方式，可使用第一開口17將形成在比第一開口17之面積更大的面積上的填充材料15移除。

矽在XeF₂氣體中的蝕刻速率甚高，但氧化矽幾乎不為XeF₂氣體所蝕刻，且因此，氧化物膜10在此步驟中係蝕刻停止。因此，將藉由氧化物膜10界定的區域移除為空氣間隙9。然後，如圖5C描繪的，藉由CVD將氮化矽膜形成為塗佈8。

在上述方式中，可製造描繪於圖1A中的微結構。

在此範例中，未嚴格地控制移除填充材料15的步驟，可用高準確度移除矽基板1以形成藉由空氣間隙9的可移動膜結構。

首先，藉由在形成第一層4之前形成洞11，可改善蝕刻區域的處理準確度。特別係蝕刻區域14的側部及底部係由氧化物膜10所圍繞，且因此，可用高準確度處理空氣間隙9之橫剖面形狀及深度二者。

其次，藉由填充具有關於金屬層5、絕緣層6、及氧化物膜10之蝕刻選擇性的填充材料15(多晶矽)，可藉由各向同性蝕刻實施具有高準確度的移除。

特別係當將XeF₂使用為各向同性乾蝕刻劑時，矽具有對於金屬層5、絕緣層6、及氧化物膜10的高蝕刻選擇性。另外，矽係與CMOS步驟相容的材料，且因此，精細微結構可將CMOS的多層佈線層使用為第一層4而形成。

另外，該步驟係乾步驟，且因此，微結構之彼此相黏的部分在空氣間隙9形成之後破裂的現象較不容易發生，且在製造步驟中可有高良率。

另外，雖然使用各向同性處理，待移除區域的形狀可係圓形以外的任意形狀如矩形或多邊形。另外，在製造方法中，在形成第一開口17之位置及尺寸時的改變可較不容易在蝕刻區域中導致誤差。

另外，形成在第一層4中的圖案能以高準確度與作為蝕刻區域的填充材料15對準而形成。微結構7及空氣間隙9之間的位置關係因此在製造時可係準確的，且因此，可降低微結構7之機器特徵的變化。

當空氣間隙9的尺寸增加時，膜結構變得更大以降低其彈性。另外，當在膜結構的中央及空氣間隙9的中央之間導致錯位時，膜結構接地的機械位置可能係實質錯位的或膜結構可能係不令人滿意地固定的，而損失膜結構的振動能量。

然而，根據此範例的製造方法，當製造時，第一層4關於預定界定的蝕刻區域對準，且因此，微結構 7及空氣間隙9之間的位置關係令人滿意的。另外，將氧化物膜10形成在蝕刻區域14的側部及底部二者上。因此，可用高準確度處理形成在微結構7及矽基板1之間的空氣間隙9的橫剖面形狀及深度二者。

其次，參考圖1B及圖6A至6C描述此範例之微結構7的另一製造方法。

描繪於圖1B中的微結構係由與描繪於圖1A中的結構組件實質相似的結構組件形成。然而，描繪於圖1B中的微結構的不同處在於微結構7形成於其上的該基板係包括第一矽層19、第二矽層20、及嵌入氧化物膜層21的SOI基板。另外，不將氧化物膜10形成在空氣間隙9的底部上而僅形成在側壁上。將SOI基板的嵌入氧化物膜層21形成在空氣間隙9的底部上。

該結構的其他部分相同，並將沿著圖1B之線A-A及B-B取得的頂剖面圖分別描繪於圖2A及2B中。

圖6A至6C係描繪描繪於圖1B中的微結構7之製造方法的步驟的剖面圖。圖6A至6C特別描繪與描繪在圖4A至4E及圖5A至5C中的製造方法的不同處。關於描繪於圖1B中之微結構的圖6A至6C對應於圖4A至4D。

在描繪於圖6A至6C的製造方法中，首先，如圖6A描繪的，準備包括包括第一表面2的第一矽層19、包括第二表面3的第二矽層20、及位於彼等之間的嵌入氧化物膜層21的SOI基板。

然後，如圖6B描繪的，在形成焊墊層12及保護膜13之後，將洞11形成為穿透第一矽層19。在此情形中，將嵌入氧化物膜層21使用為蝕刻停止層乾蝕刻洞11。

洞11的乾蝕刻可藉由矽的深乾蝕刻實行。與描繪於圖4B中的情形不同，洞11未形成在稍後成為蝕刻區域14的區域中，而形成為具有沿著蝕刻區域14之輪廓的寬度。

然後，如圖6C描繪的，以氧化物膜10填充洞11。

在此範例中，形成氧化物膜10的步驟係藉由CVD形成氧化矽膜而實行。

之後，將形成在洞11以外的部分的氧化矽膜移除，並使用化學機械研磨將殘餘的氧化矽膜平坦化。在將焊墊層12及保護膜13移除後，得到描繪於圖6C中的結構。

以此方式，可形成在其中藉由虛線指示的蝕刻區域14的側部及底部二者係由氧化矽所圍繞的結構。

其次，比較在描繪於圖4A至4E的製造方法中及在描繪於圖6A至6C之製造方法中的製造蝕刻區域的方法，將沿著描繪在形成第一層4之前的狀態之圖4D及圖6C的第一表面2的頂視圖分別顯示為圖7A及7B。圖4A至4E及圖6A至6C分別係沿著圖7A的線D-D及圖7B的線E-E取得的剖面圖。

在圖7A中，將填充材料15形成為蝕刻區域14。

另一方面，在圖7B中，將氧化物膜10形成為具有沿著蝕刻區域14之輪廓的寬度。蝕刻區域14係矽基板1的一部分。如上文所述，不將填充材料15形成在蝕刻區域14中而沿著蝕刻區域14的輪廓形成氧化物膜10也使得經由第一開口17導入蝕刻劑，而以高準確度形成空氣間隙9。

在此情形中，沒有形成填充材料15的步驟，且因此，可減少製造步驟的數量。

另外，使係平坦化表面之矽基板1的部分預先成為蝕刻區域14，且因此，平坦化步驟可簡化。

另外，即使蝕刻區域14的尺寸依據設計以不同方式改變，僅改變沿著輪廓的佈置即可，無需改變洞11的寬度。

因此，可將該等製造步驟應用至各種形狀的蝕刻區域14而幾乎不改變洞11及氧化物膜10的處理條件。

另一方面，在描繪於圖7A中的填充材料15係蝕刻區域14的情形中，當深度相對於蝕刻區域14的尺寸變大時(亦即，當深寬比變高時)，可改善處理準確度且可降低處理困難度。

當在圖7A及7B之間產生洞11之深寬比的比較時，可降低描繪於圖7A中之該結構的深寬比。

因此，當蝕刻區域14的深寬比變得更高時，藉由使用填充材料15，可降低洞11的深寬比以得到令人滿意的處理。典型地，當深寬比係3或更多時，深寬比係高的。

另外，即使在使用普通的矽基板1時，也可在蝕刻區域14的深度方向上形成用於界定的氧化物膜10。

因此，可用高準確度處理在微結構7及矽基板1之間的空氣間隙9。

範例2

作為範例2，參考圖8A及8B描述在其中將單元形成於陣列中之微結構的範例結構。

須注意，使用相似參考數字指示與範例1中的構件具有相似功能的構件，並省略彼等的描述。

此範例的微結構係在其中將各者係藉由圖8A中的虛線指示之一單位的單元18形成於陣列中的微結構。圖8B係單元18的剖面圖。

另外，圖8A至沿著圖8B之線8A-8A取得的頂剖面圖。如圖8B描繪的，一單元18形成與範例1中之微結構相似且其使用一部分之第一層4的微結構7(膜結構)。

此範例的單元18與範例1中的微結構7的不同在於單元18包括與空氣間隙9相通的排氣孔22。因此，以周遭媒體填充空氣間隙9，且其中的壓力與周圍環境的壓力相等。

當膜結構的移位改變空氣間隙9時，填充空氣間隙9的媒體可經由排氣孔22進出。

因此，可藉由排氣孔22的尺寸及數量調整伴隨膜結構之振動的電阻衰減。

此範例之一單元18的形狀係與範例1的微結構相似之當從上方觀看時的矩形。

空氣間隙9的形狀係230μm×230μm的正方形，且可移動膜結構也係230μm×230μm。

將12×12個單元18配置在3mm×3mm的面積中。配置在該3mm×3mm的面積中的所有單元在電性上的功能如同並聯連接的電容器。

包括金屬層5、絕緣層6、及塗佈8之膜的總厚度係1.2μm。該等層之間的金屬層5的厚度約0.2μm。

另外，空氣間隙9的厚度係1μm。另外，排氣孔22的直徑係30μm，並以60μm的間距將4×4個排氣孔22形成在一個單元18中。

藉由如上文所述之一單元係一單位的方式將單元18配置於陣列中，可決定由單元18偵測之頻率範圍的特徵，並可選擇在陣列區域中接收聲音的區域。

為使用以此方式形成於陣列中的單元18，以形成令人滿意地運作的感測器，個別單元18的機械特徵必需相同。

另外，當將單元18配置得更密集時，可更改善接收聲音的效率。因此，必需改善形成在第一層4及空氣間隙9中的膜結構的定位及空氣間隙9的處理準確度以減少單元18的間距。

根據本發明的製造方法，可降低可移動膜之區域尺寸的變化及空氣間隙9之尺寸的變化，以降低形成於陣列中之單元18的機械特徵的變化。

另外，第一層4及空氣間隙9之間的位置關係的準確度及空氣間隙9的準確度甚高，且因此，可密集地配置單元18。

其次，將參考圖9A至9E及圖10A至10C描述此範例之微結構的製造方法。該等圖式特別描繪一單元18的一部分。

如圖9A所描繪的，準備包括包括第一表面2的第一矽層19、包括第二表面3的第二矽層20、及夾於彼等之間的嵌入氧化物膜層21的SOI基板。

然後，如圖9B描繪的，將焊墊層12及保護膜13形成在第一表面上，且之後，將洞11形成為穿透第一矽層19。

然後，如圖9C描繪的，將氧化物膜10形成在洞11中。

此時，使用化學機械研磨將氧化物膜10之形成在洞11中的部分以外的部分移除，以實行平坦化。將焊墊層12及保護膜13移除以形成具有由氧化物膜10圍繞之側部的蝕刻區域14，並如圖9C描繪地形成以嵌入氧化物膜層覆蓋的底部。

然後，如圖9D描繪的，形成將已圖案化金屬層5及絕緣層6堆疊於其中的第一層4。

在該形成中，調整金屬層5及絕緣層6之圖案的位置及蝕刻區域的位置。然後，參考圖9E，藉由光微影將光阻膜形成為蝕刻遮罩16，並形成第二開口23。

第二開口23稍後成為排氣孔22。在此步驟中，第二開口23藉由矽的深乾蝕刻穿透第二矽層20，然後藉由蝕刻嵌入氧化物膜層21到達蝕刻區域14。

在描繪於圖9D的步驟及第二開口23的形成之間，第二矽層20可從第二表面3側接地，以待薄化。例如，第二矽層20的厚度可在此步驟中降低至100μm或更少。藉由以此方式將第二矽層20薄化，可降低第二開口23的蝕刻時間。

之後，如圖10A描繪的，將支撐層24形成為填充第二開口23。

在此情形中，可使用光阻膜。然後，使用金屬層5的圖案，蝕出絕緣層6以形成第一開口17。然後，如圖10B描繪的，經由第一開口17導入蝕刻劑，以移除蝕刻區域14並形成空氣間隙9。

在此情形中，將XeF₂使用為蝕刻劑，可實行乾蝕刻。然後，如圖10C描繪的，移除支撐層24。在此情形中，該移除可藉由氧電漿灰化實行。

最終，藉由電漿CVD將氮化矽膜形成為塗佈8。以此方式，可製造描繪於圖8B中的微結構。

此範例的微結構製造方法具有下列效果。藉由使用SOI基板之嵌入氧化物膜層21界定蝕刻區域的底部，可增強在形成於陣列中之單元18中的空氣間隙9的深度均勻性。

在形成洞11的步驟中，可降低蝕刻速率及蝕刻開始點之變化的影響，且第一矽層19之厚度的變化在整體基板上受令人滿意地控制，且因此，即使在形成大尺寸陣列時，增強空氣間隙9之深度的均勻性。

另外，誤差因子可在該等個別步驟間分開，且因此，可將產生控制及製造方法的發展平行化或簡化。

另外，密集地配置單元18，且因此，空氣間隙9可具有圓形以外的形狀如矩形或多邊形。在該情形中，由空氣間隙9佔據的比率增加，但在形成洞11的步驟中，蝕刻僅沿著輪廓實行。因此，可降低由於在形成洞11之步驟中待移除面積的增加所導致的蝕刻速度分佈及不充份蝕刻的增加。

範例3

作為範例3，參考圖11A及11B及圖12A及12B描述帶電粒子光學系統的範例結構。須注意，使用相似參考數字指示與範例1中的構件具有相似功能的構件，並省略彼等的描述。

此範例的帶電粒子光學系統包括用於產生多條帶電粒子束的光源及相對電極陣列。

該相對電極陣列包括具有形成於其中之多個開口的孔徑部，其藉由阻擋至少一部分的多條帶電粒子束將通過其的帶電粒子束造形。

該相對電極陣列也包括具有形成於其中之多組相對電極的電極部，其用於形成依據帶電粒子光學作用在多條帶電粒子束上的電場。

具體地說，相對電極陣列係在其中帶電粒子束的形狀係藉由虛線圍繞的孔徑27決定且在其中通過孔徑27的帶電粒子束係藉由相對電極26A及26B偏向的靜電偏向器。

沿著圖11A的線12A-12A、12B-12B取得的頂剖面圖分別對應於圖12A及12B。另外，沿著圖12B之線C-C取得的剖面對應於圖11A及11B。特別係圖11A及11B係由圖12B中的虛線D所圍繞之區域的放大剖面圖。

圖11B係當孔徑27的尺寸特別小時的剖面圖。當靜電場形成於相對電極26A及26B之間時，帶電粒子束可依據電場幅度偏向。用於產生帶電粒子束的光源(未圖示)位於K側，並導致帶電粒子束從光源進入。

如圖11A及圖12A及12B描繪的，藉由圓形孔徑27阻擋帶電粒子束，將通過其的帶電粒子束造形。

之後，當將相對電極26A及26B保持在相同電位時，帶電粒子束以如箭號L所指示的直線行進，且當界定電位差時，可實行如箭號M所指示的偏向。如此處所使用的「保持在相同電位」意指，例如，將相對電極26A及26B二者設定成接地電位。

當界定電位差時，可將相對電極26A設定成接地電位並將相對電極26B設定成正電位。

如圖11A及11B及圖12A及12B描繪的，孔徑27係由形成在第一矽層19中的通孔形成。藉由如圖11B描繪地降低孔徑27的尺寸，可降低通過其之帶電粒子束的直徑。

相似地，藉由將孔徑27形成為圓形以外的形狀，或藉由形成多個孔徑27，帶電粒子束可因此任意地造形。

另一方面，相對電極26A及26B係藉由將包括在形成在第一表面上的第一層4中的部分金屬層5圖案化而形成。因此，將孔徑27及相對電極26A及26B一體地形成在相同基板中/上。

如圖12A及12B描繪的，將相對電極26A及26B及孔徑27配置於陣列中。將相對電極26B連接至形成在相同基板上之作為控制電路的CMOS電路部25。

另外，如圖12A描繪的，在沿著圖11A之線12A-12A取得的部分中，金屬層5具有對應於孔徑27之線的狹縫狀開口。將狹縫狀開口以外的部分形成為從上方覆蓋相對電極26A及26B。

金屬層5的功能如同用於防止由相對電極26A及26B形成之靜電場間的串音的屏蔽結構。

如上文所述，在此範例的帶電粒子光學系統中，也將屏蔽結構及CMOS電路部25一體地形成在相同基板上。

此範例的孔徑27具有1μm的直徑及1.5μm的厚度。當較短側作為圖12B之頂視圖中的相對電極26A及26B的寬度且較長側作為長度時，相對電極26A及26B具有1μm的寬度及2μm的長度。

另外，當將垂直於圖11B中之第一表面2的方向上的尺寸作為高度時，相對電極26A及26B具有5μm的高度，且相對電極26A及26B之間的距離係1.5μm。另外，以4μm的間距配置該對相對電極26A及26B。

此範例的帶電粒子光學系統具有下列效果。

首先，藉由一體地形成孔徑27及相對電極26A及26B，與孔徑部及相對電極部(亦即，偏向器部)形成在分離基板上的情形比較，可消除製造以改善彼此的對準準確度。

特別係藉由將通孔形成在矽基板中以形成孔徑27並藉由將形成在矽基板上的第一層4的一部分使用為相對電極，可在製造時使用半導體製造技術以高準確度將個別圖案彼此對準。

當孔徑27及相對電極26A及26B之間的尺寸差係在次微米的尺度上時，如此範例，此係特別有效的，例如，當孔徑27的直徑及相對電極26A及26B的距離之間的差係0.5μm時。

特別係藉由將使用在CMOS製造技術中的多層佈線層使用為第一層4時，可在普通處理步驟中製造精細結構，以改善良率並降低成本。另外，也可將CMOS電路部25整合在相同基板上。

另外，將孔徑27及相對電極26A及26B形成在相同基板中/上，且因此，即使因驅動CMOS電路部25或帶電粒子束通過孔徑27進入所導致的熱產生而發生形變，孔徑27及相對電極26A及26B整體地膨脹及收縮。因此，可降低彼等間的相對位置錯位。

當將孔徑27及相對電極26A及26B形成在分離基板上時，若個別基板的溫度不同，導致在膨脹及收縮上的差異。因此，開口及相對電極的相對位置可能錯位，導致通過開口的帶電粒子束為相對電極所阻擋。

另外，當形成大尺寸陣列且整體元件的覆蓋區變得更大時，膨脹及收縮上的差異的影響變得更大。然而，藉由如本發明將孔徑27及相對電極26A及26B形成在相同基板上降低膨脹及收縮上的差異，可實現在整體陣列上的開口及相對電極之間沒有相對位置錯位的帶電粒子光學系統。相似地，為降低電場洩漏，使屏蔽部之開口的尺寸儘可能地接近孔徑27的直徑係可取的。

然後，當在屏蔽部及孔徑27之間的尺寸上的差異變得更小時，由於製造步驟中的對準準確度及上述熱膨脹上的差所導致的相對位置錯位的影響變得更大。

在此範例的帶電粒子光學系統中，藉由將屏蔽部一體地形成在相同基板上，可增強對準準確度以降低由於熱形變所導致的相對位置錯位。

其次，將參考圖13A至13E及圖14A至14C描述此範例之微結構的製造方法。

首先，如圖13A所描繪的，準備包括包括第一表面2的第一矽層19、包括第二表面3的第二矽層20、及在彼等之間的嵌入氧化物膜層21的SOI基板。

然後，如圖13B描繪的，形成焊墊層12及保護膜13，且之後，將洞11形成為穿透第一矽層19。在此情形中，洞11的底部係嵌入氧化物膜層21。

然後，如圖13C描繪的，將氧化物膜10形成在洞11的側部分上。因此，洞11的側部及底部分別為氧化物膜10的氧化矽及嵌入氧化物膜層21所圍繞。

然後，如圖13D描繪的，將作為填充材料15的多晶矽形成在洞11中。多晶矽之形成在洞11中以外的部分受化學機械研磨，並移除焊墊層12及保護膜13。

然後，如圖13E描繪的，形成第一層4。形成其底部及側部係由氧化矽所圍繞且其係由填充材料15形成的蝕刻區域14。在此情形中，如圖13E描繪的，依據微結構將第一層4中的金屬層5及絕緣層6圖案化。當形成此等圖案及蝕刻區域14時，此等圖案及蝕刻區域14在光微影中參考在第一表面側上的調正標示(未圖示)對準。另外，在由虛線指示之區域中的金屬層5特別係犧牲結構28。藉由稍後移除犧牲結構28，可將犧牲結構28之形狀的第一開口17形成在絕緣層6中。

另外，如圖14A描繪的，從第二表面3將第二開口23形成在第二矽層20中。此部分中的第二開口23的形狀係具有100μm之直徑的圓形。第二開口23穿透第二矽層20並在嵌入氧化物膜層21停止。

之後，如圖14A描繪的，將支撐層24形成在第二開口23中。特別係支撐層24必需覆蓋第二開口23的底部(亦即，嵌入氧化物膜層21的表面)。

支撐層的材料係具有關於氧化矽之選擇性的材料為佳，且支撐層的材料具有更關於金屬層5的選擇性更佳。在此情形中，該材料係藉由濺鍍形成的鉬。

另外，在圖13E描繪的步驟及形成第二開口23的步驟之間，可從第二表面3側將第二矽層20薄化。

例如，在薄化步驟中，可將第二矽層20的厚度設定成約100μm。在此情形中，可降低第二開口23的蝕刻時間。另外，可降低第二開口23的深寬比。

另外，藉由在描繪於圖13E中的步驟及形成第二開口23的步驟之間實行薄化，當形成洞11及第一層4時，可使用具有普通厚度(約500至700μm)的SOI基板，其需要高處理準確度及對準準確度。

然後，如圖14B描繪的，將光阻膜形成為在第一層4之最上方表面上的蝕刻遮罩16，並蝕出犧牲結構28。

然後，形成第一開口17。該等金屬層係銅，並可使用用於銅的普通濕蝕刻移除。

之後，經由第一開口17導入XeF₂氣體以移除填充材料15並形成空氣間隙9。在此情形中，側部為氧化物膜10所圍繞且底部為嵌入氧化物膜層21所覆蓋，且因此，蝕刻在此等膜停止。

之後，如圖14C描繪的，將暴露在第一層4之最上方表面上的金屬層5的圖案使用為蝕刻標示，並加寬第一開口17。此時，如圖12A及12B描繪的，第一開口17變為狹縫狀開口。

最終，藉由使用經緩衝氫氟酸，將氧化物膜10及部分的嵌入氧化物膜層21移除。之後，使用磷酸、硝酸、及乙酸的水溶液移除作為支撐層24的鉬。

以該方式，可製造如圖11A描繪之包括孔徑27及相對電極26A及26B的帶電粒子光學系統。

此範例的帶電粒子光學系統製造方法具有下列效果。

首先，藉由將SOI基板的嵌入氧化物膜層21使用為底部的蝕刻停止層並將填充材料15形成在洞11中，甚至能以高準確度處理具有數微米或更少之部的尺寸之空氣間隙9的小區域。

另外，即使當深度相對於待移除區域的橫剖面面積甚大時，處理能以高準確度實行。此係因為洞11的橫剖面面積與空氣間隙9的橫剖面面積實質相同，且因此，相較於洞11形成在沿著空氣間隙9之輪廓的區域中的情形，洞11的深寬比甚低且可降低處理困難度。

另外，空氣間隙9的厚度準確度可藉由第一矽層19的厚度準確度決定。因此，在形成洞11的步驟中，可降低蝕刻速率及蝕刻開始點之變化的影響。

其次，藉由使用犧牲結構28形成第一開口17，可將第一開口17形成在絕緣層6中，其在深寬比處理中具有困難度。

當第一層4的厚度變大或當蝕刻區域甚小時，必需形成作為第一開口之具有相對於開口的橫剖面面積之大深度的開口(亦即，開口的深寬比甚高)。在此情形中，絕緣層6主要係由氧化矽形成，且相較於以矽形成深寬比開口的情形，更難於其中形成深寬比的開口。

因此，藉由設計使得，如在此範例中，金屬層5成為犧牲結構28，具有深寬比的第一開口17可用令人滿意的對準以蝕刻區域形成(填充材料15)。

另外，即使第一開口17的尺寸及形成密度改變，用於形成第一開口17的蝕刻條件幾乎不改變。因此，該等製造步驟適於各種佈置。

其次，藉由在形成第一開口17之前形成第二開口23，可防止形成在第一層4中的微結構及CMOS電路部25在形成第二開口23的步驟中破裂及退化。

在形成第二開口23的步驟中，在光微影期間或在乾蝕刻期間有時將第一層4浸在化學溶劑或水中，或在該步驟中，在處理期間將機械應力施加至第一層。

在此情形中，若第一開口17已形成，第一開口17可能破裂，或灰塵可能黏附至或阻擋開口。

另外，濕氣可能從第一層4的金屬層5及絕緣層6之間的部分進入，以腐蝕金屬層5或使CMOS電路部25的電路特徵退化。

因此，如在此範例中，藉由在第一開口17形成之前形成第二開口23，可降低此種破裂及退化的風險以改善良率。另外，藉由在第二開口23形成之後形成支撐層24，可增強僅包括第一矽層19及嵌入氧化物膜層21的薄化部的機械強度以防止在製造步驟中破裂。

另外，在蝕出填充材料15的步驟中，可防止第二開口23加寬。

另外，藉由移除填充材料15之後移除絕緣層6及加寬第一開口17的步驟，可將第一開口17之形狀以外的任意形狀的微結構形成在第一層4中。

在此情形中，藉由支撐層24的存在，可防止移除步驟中的乾蝕刻穿透SOI基板而無需將特定後表面對其接合。

若通孔在乾蝕刻時形成，蝕刻氣體繞著後表面且冷卻氣體繞著前表面側，以導致破裂或不正常的蝕刻。

因此，藉由形成支撐層24，可改善良率。另外，藉由將金屬使用為支撐層24，可降低底部在乾蝕刻時加寬(所謂的刻痕)的現象以在移除步驟中防止空氣間隙9的畸形，且因此，空氣間隙9可用高準確度形成。另外，特別係藉由將在第一層4之最上方表面上的金屬層5使用為蝕刻遮罩移除絕緣層6，可增加第一開口17的尺寸而不需要在蝕出填充材料15之後的光微影。

不均勻性係由第一開口17所導致，其使以高準確度實行關於此種表面的光微影變得困難。藉由如此範例使用金屬層5的圖案，能以令人滿意的良率增加第一開口17的尺寸。

當已參考示範性實施例而描述本發明後，待理解本發明並未受限於該等已揭示之示範性實施例。下文之申請專利範圍待受最廣泛之解釋以包含所有此種修改及等效結構與功能。