JP2008149394A - Ｍｅｍｓデバイスの製造方法 - Google Patents

Abstract

【課題】可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供する。
【解決手段】可動電極５０を形成した後、第１の層間絶縁膜１５と第１の配線層２５とをこの順に積層させて形成し、第１の層間絶縁膜１５の一部を可動電極５０の全面が覆われるように残して除去し予備開口部Ｃ１ａを形成する。次に、第２の層間絶縁膜下層１１を形成し、さらにＳＯＧ膜１４を積層させてからエッチバックして予備開口部Ｃ１ａにＳＯＧ膜を残留させる。次に、第２の層間絶縁膜上層１２を積層させて第２の層間絶縁膜１６を完成し、さらに第２の配線層２６を形成して配線積層部３０を完成させ、この上に保護膜２０を形成する。そして、保護膜２０、予備開口部Ｃ１ａに残留させたＳＯＧ膜を含む配線積層部３０および犠牲層５のそれぞれの一部を除去して可動電極５０をリリースする。
【選択図】図４

Description

本発明は、半導体製造プロセスを用いて、半導体基板上に機械的に可動な状態で形成される可動電極を備えたＭＥＭＳデバイスの製造方法に関するものである。

一般に、ＭＥＭＳ（Micro Electro Mechanical System）と呼ばれる微細加工技術を利用して形成された機械的に可動な可動電極等を備えた電気機械系構造体、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、この電気機械系構造体を、シリコン基板などの半導体基板上に形成してなるＭＥＭＳデバイスが提案されている。このようなＭＥＭＳデバイスは、半導体製造プロセスを利用して形成されることにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の半導体回路と一体化することが可能であり、携帯電話機等といった小型化および高機能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。

例えば特許文献１に、デジタル回路やアナログ回路などのＣＭＯＳと、静電容量型圧力センサとを１チップに混載したＭＥＭＳデバイス（圧力センサ混載型半導体装置）が提案されている。このＭＥＭＳデバイスにＭＥＭＳ構造体として搭載される静電容量型圧力センサ部は、圧力検知部である下部電極（固定電極）と参照用キャパシタ部、およびダイヤフラムとを有している。このうち、シリサイド膜により形成されたダイヤフラムは、下部電極上に積層された酸化シリコン（ＳｉＯ₂）膜（犠牲層）の一部が除去されて形成された空洞内（開口部）に配置されることにより、機械的に可動な状態の可動電極として機能するようになっている。

上記の可動電極を有するＭＥＭＳデバイスは、半導体製造プロセスを用いて次のように製造される。まず、シリコンウェハなどの半導体基板上に犠牲層を形成し、この犠牲層上に形成された態様で可動電極を形成する。次に、層間絶縁膜と配線とをこの順に積層させて、複数の配線層を有する配線積層部を形成し、配線積層部の上には保護膜（パッシベーション膜）を形成する。そして、選択比を有したエッチング液を用いたウェットエッチング法により、保護膜と配線積層部および犠牲層の一部をエッチングして除去することにより可動電極を機械的に可動な状態にリリースする。

特開２００６−１２６１８２号公報

しかしながら、前述のＭＥＭＳデバイスの製造方法では、可動電極をリリースする工程において、可動電極上に形成された保護膜、配線積層部、および犠牲層の一部を一度に除去している。このため、リリースエッチング時間が長くなって、保護膜および層間絶縁膜の本来エッチングを望まない部分のサイドエッチングが進行し、リリースエッチングにより形成される開口部の平面方向の面積が大きくなる。配線積層部に形成する配線の配置は、上記したサイドエッチング量を考慮して開口部から離して設計されるので、ＭＥＭＳデバイスの小型化に不利であるという問題があった。

本発明は、上記問題を鑑みてなされたもので、その目的は、可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供することにある。

上記課題を解決するために、本発明は、半導体基板上に隙間を設けて機械的に可動な状態で配置された可動電極と、可動電極の周囲に配置された配線積層部と、配線積層部上に形成された保護膜と、を有するＭＥＭＳデバイスの製造方法であって、半導体基板上に犠牲層を形成する工程と、一部が犠牲層上に形成された態様で可動電極を形成する工程と、可動電極を形成した後に、層間絶縁膜と配線とをこの順に少なくとも一周期積層させて配線積層部の一部を形成する工程と、層間絶縁膜の一部を、可動電極の全面が覆われるように残して除去することにより予備開口部を形成する工程と、予備開口部を形成する工程の後でＳＯＧ膜を形成する工程と、予備開口部にＳＯＧ膜を残留させるようにＳＯＧ膜をエッチバックする工程と、エッチバックする工程の後で、層間絶縁膜と配線をこの順に積層して配線積層部を完成させる工程と、配線積層部上に保護膜を形成する工程と、保護膜、層間絶縁膜、予備開口部に残留させたＳＯＧ膜、および犠牲層のそれぞれの一部を除去して可動電極を可動な状態にリリースする工程と、を有することを特徴とする。

このＭＥＭＳデバイスの製造方法によれば、可動電極上に形成した配線積層部の一部のうち、層間絶縁膜の一部を除去して予備開口部を形成してから、層間絶縁膜および配線を積層させて配線積層部を完成させ、該配線積層部上に保護膜が形成される。そして、保護膜、配線積層部、および犠牲層の一部を除去して可動電極をリリースする構成になっている。これにより、保護膜、配線積層部、犠牲層の一部を一度にエッチングして可動電極をリリースする従来の方法に比べて、エッチング時間が短縮され、保護膜および配線積層部のサイドエッチング量を抑えることができる。従って、配線積層部の配線を従来よりも内側に配設することができるので、ＭＥＭＳデバイスの小型化を図ることができる。
また、予備開口部の凹部に残留させているＳＯＧ膜により凹凸が軽減されるので、この後に層間絶縁膜と配線および保護膜を順次積層することにより形成される積層体の上面が概ね平坦となる。これにより、保護膜上にリリースエッチング用のマスクを形成するためのフォトレジストを塗布したときに良好な塗布均一性が得られるので、予備開口部を形成することによる弊害を回避しながらＭＥＭＳデバイスの小型化を図ることができるという効果を奏する。

本発明では、リリースする工程において、保護膜の一部の除去と、層間絶縁膜、ＳＯＧ膜、および犠牲層のそれぞれ一部の除去とを分けて行なう構成としてもよい。

この構成によれば、エッチングレートが比較的低い保護膜の除去に好適なエッチング方法により保護膜を除去してから、層間絶縁膜、ＳＯＧ膜、および犠牲層の一部を除去するリリースエッチングに好適な別のエッチング方法を用いてリリースエッチングが行なえる。これにより、同一のエッチング条件により、保護膜と、配線積層部および犠牲層の一部を一度にリリースエッチングする従来法に比して、エッチング時間を短縮することが可能となるとともに、リリースエッチング後の開口部が精度よく形成される。
従って、ＭＥＭＳデバイス製造のスループットが向上し、歩留りを向上させることが可能となり、小型化が図れて製造効率が高いＭＥＭＳデバイスの製造方法を提供することができる。

本発明では、予備開口部を形成する工程で、ドライエッチング法が用いられていることが好ましい。

この構成によれば、ドライエッチングはエッチング異方性に優れているので、予備開口部形成時のサイドエッチングをより抑えることができる。これにより、可動電極をリリースするリリースエッチング領域の平面方向のサイズの軽減に寄与できるので、より小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供できるという顕著な効果を奏する。

以下、本発明のＭＥＭＳデバイスおよびその製造方法の実施形態について説明する。

まず、ＭＥＭＳデバイスの一実施形態について図面に沿って説明する。図１（ａ）は、本発明に係るＭＥＭＳデバイスの好適な実施形態の構成を示す平面図であり、図１（ｂ）は同図（ａ）のＡ−Ａ線断面図である。

図１に示すＭＥＭＳデバイス７０は、半導体基板としてのシリコン基板１上に、固定された状態で設けられた固定電極４０と、固定電極４０上に積層して形成された犠牲層５と、配線積層部３０と、保護膜２０とを有している。また、保護膜２０と配線積層部３０および犠牲層５による積層体の一部を除去することによって形成された開口部Ｃ１内に、犠牲層５が除去されることにより機械的に可動な状態で設けられた可動電極５０が備えられている。

シリコン基板１上には、酸化シリコン膜（例えば、熱酸化膜）である絶縁膜２と、窒化シリコン（ＳｉＮ）などからなる窒化膜３が、この順に積層されている。窒化膜３上には、多結晶シリコン膜を積層させてパターニングすることにより形成された固定電極４０が設けられている。固定電極４０は、開口部Ｃ１に露出された部分と、開口部Ｃ１周辺に積層されて形成された犠牲層５に覆われた部分とを有している。また、固定電極４０の開口部Ｃ１に露出された部分の略中央はパターニングされることにより一部が除去されている。なお、固定電極４０は、パターニングされる前の多結晶シリコン膜が積層された段階で、導電性を付与するためにリンイオンなどの不純物イオンのイオン打ち込みが施されている。

固定電極４０上に形成された犠牲層５の上には、第１の層間絶縁膜１５、配線が形成された第１の配線層２５、第２の層間絶縁膜１６、配線が形成された第２の配線層２６がこの順に積層された配線積層部３０が形成されている。第１の層間絶縁膜１５は、単一層のの絶縁膜からなっている。これに対して、本実施形態において配線積層部３０の層間絶縁膜のうち最も上方に形成される第２の層間絶縁膜１６は、第２の層間絶縁膜下層１１と、ＳＯＧ（Spin On Glass）膜１４と、第２の層間絶縁膜上層１２とがこの順に積層された三層からなっている。本実施形態では、第２の層間絶縁膜下層１１および第２の層間絶縁膜上層１２の材料には、ＴＥＯＳ（Tetraethyl Orthosilicate Tetraethoxysilane）が用いられている。これに限らず、第２の層間絶縁膜下層１１および第２の層間絶縁膜上層１２には、エッチングレートが高く且つ低誘電率を有する他の層間絶縁膜用材料を用いてもよい。なお、第１の配線層２５上の第２の配線層２６との間にはＳＯＧ膜１４は無く、第２の層間絶縁膜下層１１と第２の層間絶縁膜上層１２とが重ねて形成されている。

配線積層部３０の上には、酸化シリコンなどからなる酸化膜層１８と窒化膜層１９とがこの順に積層された二層からなる保護膜２０が形成されている。

犠牲層５と配線積層部３０および保護膜２０が積層された積層体の略中央には、円筒形状もしくは略矩形状の凹部である開口部Ｃ１が形成されている。開口部Ｃ１の凹底部分には、多結晶シリコンからなる可動電極５０が形成されている。可動電極５０は、一部が窒化膜３上に支持され、犠牲層５が除去されていることにより、窒化膜３および固定電極４０と隙間を有して可動な状態で設けられている。なお、可動電極５０には、固定電極４０と同様に不純物イオンのイオン打ち込みが施されている。

次に、上記の構成を有するＭＥＭＳデバイス７０の動作の一例について説明する。本実施形態では、可動電極５０を中央に挟んで両側に形成された一対の固定電極４０の一方を駆動電極、他方を検出電極として説明する。また、可動電極５０には直列バイアス電圧が印加されているものとする。
ＭＥＭＳデバイス７０の固定電極４０の駆動電極側に駆動電圧を注入すると、固定電極４０と可動電極５０との間に電位差が生じ、これに伴って電荷が蓄電される。この電位の時間変化、若しくは蓄電される電荷の時間変化により、通常のキャパシタと同様に固定電極４０の駆動電極側と可動電極５０との間には交流電流が流れる。これは固定電極４０の検出電極側と可動電極５０との間においても同様であり、ＭＥＭＳデバイス７０全体には２つのキャパシタを直列に接続した場合の静電容量値に相当した交流電流が流れる。
一方で、可動電極５０は特定の周波数において固有の振動周波数を有し、特定の周波数において厚み方向へ屈曲が生じる。この場合、前述した固定電極４０の駆動電極側および検出電極側と可動電極５０との間の静電容量が変動する。静電容量が変動すると、キャパシタへの蓄電量Ｑ＝ＣＶを満足させるために電荷の移動が生ずる。この結果、可動電極５０の固有振動周波数においては、静電容量の変動に伴い電流が流れる。可動電極５０からの出力電流は、固定電極４０の検出電極側から検出される。

次に、上記のＭＥＭＳデバイス７０の製造方法について説明する。図２〜図６は、ＭＥＭＳデバイス７０の製造工程を説明する概略断面図である。なお、図２〜図６は、図１（ｂ）と同じ位置のＭＥＭＳデバイス７０の断面を図示している。

ＭＥＭＳデバイス７０の製造においては、半導体製造プロセスが用いられる。
図２（ａ）に示すように、シリコン基板１表面を熱酸化させるなどしてシリコン酸化膜からなる絶縁膜２を形成した上に、スパッタリングリング法やＣＶＤ（Chemical Vapor Deposition）法などにより窒化シリコン（ＳｉＮ）などで構成される窒化膜３を形成する。この窒化膜３は、後述するリリースエッチングを行なう際のエッチングストップ層として機能するベース層となる。

次に、図２（ｂ）に示すように、窒化膜３上に、ＣＶＤ法などにより多結晶シリコン膜を積層させ、導電性を付与するためにリンイオン（例えば、³¹Ｐ⁺）などの不純物イオンのイオン注入を施してから、フォトリソグラフィなどによりパターニングすることによって固定電極４０を形成する。

次に、図２（ｃ）に示すように、スパッタリングリング法などにより酸化シリコンなどの酸化膜からなる犠牲層５を形成する。次に、図２（ｄ）において、犠牲層５を一部除去して窒化膜３を露出させてからＣＶＤ法などにより可動電極５０の原型となる多結晶シリコン膜を積層させてからリンイオンなどの不純物イオンのイオン注入を行なって導電性を付与する。そして、フォトリソグラフィによりパターニングすることによって可動電極５０を形成する。

次に、図３（ｅ）に示すように、ＣＶＤ法やスパッタリングなどの方法により、第１の層間絶縁膜１５を形成する。このとき、第１の層間絶縁膜１５を積層させる下地層は凹凸を有するが、後の工程で第１の層間絶縁膜１５上に積層される配線層などの形成を容易にするために、第１の層間絶縁膜１５の上面は平坦になるようにすることが望ましい。このため、第１の層間絶縁膜１５には、リフローすることにより平坦化することが可能なＢＰＳＧ（Boron Phosphorus Silicon Glass）やＰＳＧ（Phosphorus Silicon Glass）を用いることが好ましい。この他にも、ＳＯＧ膜を層間絶縁膜として用いたり、酸化シリコンなどをスパッタリングした後に化学的および機械的に研磨するＣＭＰ（Chemical Mechanical Polishing）などの平坦化技術を用いたりして層間絶縁膜の上面を平坦化する構成としてもよい。

次に、図３（ｆ）において、第１の層間絶縁膜１５および犠牲層５をパターニングして固定電極４０を露出するビアホールを形成してから、スパッタリング法やＣＶＤ法により、第１の配線層２５の原型となる金属層を積層させる。金属層はアルミニウム（Ａｌ）や銅（Ｃｕ）などからなり、前記のビアホール内にも形成されて固定電極４０と導通接続される。そして、金属層をフォトリソグラフィによりパターニングすることにより、第１の配線層２５を形成する。

次に、図３（ｇ）において、第１の配線層２５を形成した積層体上にスピンコートなどの方法によりフォトレジストを塗布し、フォトリソグラフィにより後述する予備開口部Ｃ１ａ形成用のフォトレジストパターン１００を形成する。そして、このフォトレジストパターン１００をマスクとして、ドライエッチング法により第１の層間絶縁膜１５を、可動電極５０が露出しない深さまでエッチングして予備開口部Ｃ１ａを形成する。
予備開口部Ｃ１ａを形成するエッチングには、例えばＣＨＦ₃などの反応性ガスを用いたＲＩＥ（リアクティブイオンエッチング）法を用いることが好ましい。ＲＩＥ法によるドライエッチングは異方性に優れており、フォトレジストパターン１００の端部直下から進行するサイドエッチングが起こりにくいので、略鉛直方向にエッチングを進めることができる。

予備開口部Ｃ１ａは、後述する、可動電極５０をリリースするためのリリースエッチングのエッチング量を軽減するために形成されるものなので、なるべく可動電極５０上面付近までエッチングすることが望ましい。また、可動電極５０が露出しないように第１の層間絶縁膜１５の一部を残すのは、後述するリリースエッチングまでの工程において、可動電極５０が各工程の処理液や外気などに曝されることによる損傷や汚染を防止する保護膜とするためでもある。従って、可動電極５０上に残す第１の層間絶縁膜１５の厚さは、予備開口部Ｃ１ａを形成するときのエッチングばらつきと、以降のリリースエッチングまでの工程の各処理で除去される量とを考慮して、尚且つなるべく薄くすることが好ましい。

次に、図３（ｈ）において、フォトレジストパターン１００を剥離してから、ＣＶＤ法などによりＴＥＯＳなどエッチングレートの高い絶縁材料からなる第２の層間絶縁膜下層１１を積層する。第２の層間絶縁膜下層１１は、後述する第２の層間絶縁膜１６の下層部分となる。

次に、図４（ｉ）に示すように、スピンコート法によりＳＯＧを塗布して成膜することによりＳＯＧ膜１４を形成する。

次に、図４（ｊ）に示すように、ＳＯＧ膜１４を、第１の配線層２５上に形成された第２の層間絶縁膜下層１１が露出され且つ予備開口部Ｃ１ａによる凹部にＳＯＧ膜１４が残留するようにエッチバックする。

次に、図３（ｋ）に示すように、ＣＶＤ法などによりＴＥＯＳなどからなる第２の層間絶縁膜上層１２を積層させて形成し、第２の層間絶縁膜下層１１、ＳＯＧ膜１４、および第２の層間絶縁膜上層１２からなる第２の層間絶縁膜１６を完成させる。このとき、第１の配線層２５上には第２の層間絶縁膜下層１１と第２の層間絶縁膜上層１２が重ねて形成される。また、ＳＯＧ膜１４は予備開口部Ｃ１ａなどの凹部に埋設されるように残留しているので、これにより第２の層間絶縁膜１６の上面は略平坦となる。

次に、図４（ｌ）において、第２の層間絶縁膜１６の第２の層間絶縁膜上層１２および第２の層間絶縁膜下層１１をパターニングして第１の配線層２５を露出するビアホールを形成してから、スパッタリング法やＣＶＤ法により、第２の配線層２６の原型となる金属層を積層させる。アルミニウムや銅などからなる金属層はビアホール内にも形成されて第１の配線層２５と導通接続される。そして、金属層をフォトリソグラフィによりパターニングすることにより第２の配線層２６を形成し、第１の層間絶縁膜１５、第１の配線層２５、第２の層間絶縁膜１６、第２の配線層２６による配線積層部３０を完成する。

なお、本実施形態では、配線積層部３０に、第１の配線層２５および第２の配線層２６の二つの配線層を形成する例を説明したが、配線層は、必要に応じて三層以上設けて配線積層部を構成することもできる。本発明において、層間絶縁膜と配線層とをこの順に三周期以上積層させて配線積層部を形成する場合には、最終の周期の一つ前の周期まで積層させた段階で、上記の予備開口部Ｃ１ａと同様な方法にて予備開口部を形成する。そして、ＳＯＧ膜を形成する工程およびそのＳＯＧ膜をエッチバックする工程を含めた上記の第２の層間絶縁膜１６、第２の配線層２６と同様な方法により、最終の周期の層間絶縁膜および配線層を形成する。

次に、図５（ｍ）に示すように、第２の配線層２６が形成された積層体上に、酸化シリコンなどの酸化膜層１８と窒化シリコンなどの窒化膜層１９を順次積層してなる保護膜２０を形成する。保護膜２０は、ＣＶＤ法やスパッタリングリング法などにより形成する。
この他、保護膜２０は、例えばプラズマＣＶＤを用いて形成されるシリコンナイトライド（Ｓｉ₃Ｎ₄）や、スピンコート法により形成する感光性あるいは非感光性のポリイミドなどにより形成してもよい。

次に、図５（ｎ）に示すように、保護膜２０上に、スピンコート法などによりフォトレジスト膜１１０を形成する。ここで、予備開口部Ｃ１ａの凹部に埋設されるように残留しているＳＯＧ膜１４により、保護膜２０の上面は略平坦に形成されているので、フォトレジスト膜１１０は良好な塗布均一性にて塗布され、良好な成膜特性にて形成される。

次に、図５（ｏ）に示すように、フォトレジスト膜１１０をフォトリソグラフィによりパターニングして、後述するリリースエッチングにより開口部Ｃ１を形成する際のマスクとなるフォトレジストパターン１１０ａを形成する。

次に、可動電極５０をリリースするためのリリースエッチングを行なう。本実施形態では、図６（ｐ）に示すように、まず、フォトレジストパターン１１０ａをマスクとして酸化膜層１８と窒化膜層１９からなる保護膜２０をエッチングすることにより保護膜開口部Ｃ１ｂを形成する。保護膜開口部Ｃ１ｂを形成するためのエッチングには、比較的エッチングレートの低い窒化膜層１９を除去するのに好適なエッチング液を用いたウェットエッチング法を用いてもよく、また、ドライエッチング法を用いてもよい。なお、図６（ｐ）では、保護膜２０を除去することを説明する便宜上、保護膜２０のみが除去されて第２の層間絶縁膜上層１２を凹底部分とする保護膜開口部Ｃ１ｂが形成された状態を図示したが、エッチングが第２の層間絶縁膜１６におよんでも構わない。

次に、図６（ｑ）に示すように、第２の層間絶縁膜１６、第１の層間絶縁膜１５、犠牲層５の一部をエッチングして除去することにより開口部Ｃ１を形成し、可動電極５０を機械的に可動な状態にリリースエッチングする。このリリースエッチングには、多結晶シリコンからなる固定電極４０および可動電極５０と、窒化シリコンからなる窒化膜３以外の、単結晶の酸化シリコンなどからなる各層をエッチングする選択比を有する例えばフッ化水素（ＨＦ）系のエッチング液を用いる。このエッチング液を用いてウェットエッチングすると、エッチングストップ層として機能する窒化膜３によって厚み方向のエッチングが止まり、固定電極４０がエッチングされずに残る。また、可動電極５０が、窒化膜３および固定電極４０と所定の隙間を設けてリリースされて機械的に可動な状態となる。

そして、リリースエッチング後にフォトレジストパターン１１０ａを剥離することにより、図６（ｒ）に示すＭＥＭＳデバイス７０が得られ、一連のＭＥＭＳデバイス７０の製造工程を終了する。

次に、上記実施形態の効果を述べる。

（１）上記実施形態のＭＥＭＳデバイス７０の製造方法では、第１の配線層２５が形成された第１の層間絶縁膜１５を、可動電極５０が露出しない深さまでドライエッチングによりエッチングして予備開口部Ｃ１ａを形成した。次に、ＴＥＯＳからなる第２の層間絶縁膜下層１１とＳＯＧ膜１４をこの順に積層させてから、ＳＯＧ膜１４をエッチバックして予備開口部Ｃ１ａに残留させ、ＴＥＯＳからなる第２の層間絶縁膜上層１２を積層して第２の層間絶縁膜１６を形成した。第２の層間絶縁膜上層１２上には第２の配線層２６を形成し、第１の層間絶縁膜１５、第１の配線層２５、第２の層間絶縁膜１６、第２の配線層２６からなる配線積層部３０を完成させた。配線積層部３０上には、酸化膜層１８と窒化膜層１９とをこの順に積層させた保護膜２０を積層させて形成した。そして、保護膜２０、配線積層部３０、および犠牲層５の一部を除去するリリースエッチングを行なって、可動電極５０をリリースする構成とした。
この構成によれば、予備開口部Ｃ１ａが形成された後で形成される第２の層間絶縁膜１６は、比較的エッチングレートの高いＴＥＯＳとＳＯＧとからなっている。これにより、従来の、保護膜と、配線積層部と、リリースされる可動電極５０周辺部分とを一度にエッチングしてリリースエッチングする方法に比して、リリースエッチング時間が短縮され、配線積層部３０のサイドエッチング量を抑えることができる。
また、エッチバックすることにより予備開口部Ｃ１ａに残留させたＳＯＧ膜１４によって、予備開口部Ｃ１ａの凹部が平坦化されるので、この上に積層されて形成される保護膜２０の上面が略平坦になる。これにより、リリースエッチングのマスクとして用いるフォトレジストパターン１１０ａを形成するためのフォトレジスト膜１１０を良好な塗布均一性にて塗布することができ、リリースエッチングにより形成される開口部Ｃ１の寸法を高精度に制御することができる。
従って、リリースエッチングにより形成される開口部Ｃ１を、高精度にて比較的小さく形成することができるので、小型化が可能なＭＥＭＳデバイスの製造方法を提供することができる。

（２）上記のＭＥＭＳデバイス７０の製造方法では、第１の層間絶縁膜１５を可動電極５０が露出しない深さまでエッチングして予備開口部Ｃ１ａを形成するときに、ＲＩＥ法などのドライエッチング法を用いる構成とした。
この構成によれば、ドライエッチングは異方性に優れているので、フォトレジストパターン１００の端部直下から進行するサイドエッチングが抑制でき、略鉛直方向にエッチングが進むという特徴を有する。これにより、予備開口部Ｃ１ａの大きさを軽減して且つ良好な寸法精度にて形成することが可能となるので、より小型化が図れるＭＥＭＳデバイスの製造方法に寄与することができる。

（３）上記のＭＥＭＳデバイス７０の製造方法では、可動電極５０をリリースする工程において、窒化膜層１９を含む保護膜２０の一部の除去と、配線積層部３０および犠牲層５のそれぞれの一部の除去とを分けて行なう構成とした。保護膜２０の除去には、エッチングレートが比較的低い窒化膜層１９を含む保護膜２０の除去に好適なエッチング液によるウェットエッチング、若しくはドライエッチング法を用いるようにした。また、第２の層間絶縁膜１６、第１の層間絶縁膜１５、および犠牲層５の各層と、可動電極５０や固定電極４０および窒化膜３とに対して選択比を有するエッチング液によるウェットエッチング法により、リリースエッチングを行なうようにした。これにより、リリースエッチングにおける保護膜の一部を除去する時間を短縮することができるので、これに伴って本来エッチングを望まない部分のサイドエッチング量を軽減できるとともに、製造効率を向上させることが可能になる。

なお、本発明のＭＥＭＳデバイスおよびその製造方法は、上述した実施形態および図示例のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態では固定電極４０や可動電極５０などのＭＥＭＳ構造体を多結晶シリコンにより形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができる。

また、上記実施形態において、ＭＥＭＳデバイス７０を構成する可動電極５０などのＭＥＭＳ構造体を簡略化して示したが、これに限らない。例えば、ＭＥＭＳ共振器、静電アクチュエータ、ジャイロセンサ、加速度センサを構成するように、ＭＥＭＳ構造体やＭＥＭＳ構造体と対向する電極構造を設ける構成とすることもできる。

さらに、本発明のＭＥＭＳデバイスの製造方法では、半導体製造プロセスを用いているので、半導体基板上に、ＭＥＭＳ構造体と、種々の半導体素子や半導体回路とを集積させて形成することが可能であるため、小型で高機能を有するＭＥＭＳデバイスを形成することができる。また、半導体基板としてＳＯＩ（Silicon On Insulator）基板を用いることも可能である。

（ａ）は、本発明のＭＥＭＳデバイスの一実施形態の概略構造を説明する平面図、同図（ｂ）は、図１（ａ）のＡ−Ａ線断面図。 （ａ）〜（ｄ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。 （ｅ）〜（ｈ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。 （ｉ）〜（ｌ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。 （ｍ）〜（ｏ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。 （ｐ）〜（ｒ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。

符号の説明

１…半導体基板としてのシリコン基板、５…犠牲層、１４…ＳＯＧ膜、１５…第１の層間絶縁膜、１６…第２の層間絶縁膜、２０…保護膜、３０…配線積層部、２５…配線が形成される第１の配線層、２６…配線が形成される第２の配線層、４０…固定電極、５０…可動電極、７０…ＭＥＭＳデバイス、Ｃ１ａ…予備開口部、Ｃ１…開口部。

Claims (3)

1. 半導体基板上に隙間を設けて機械的に可動な状態で配置された可動電極と、前記可動電極の周囲に配置された配線積層部と、前記配線積層部上に形成された保護膜と、を有するＭＥＭＳデバイスの製造方法であって、
   前記半導体基板上に犠牲層を形成する工程と、
   一部が前記犠牲層上に形成された態様で前記可動電極を形成する工程と、
   前記可動電極を形成した後に、前記層間絶縁膜と前記配線とをこの順に少なくとも一周期積層させて前記配線積層部の一部を形成する工程と、
   前記層間絶縁膜の一部を、前記可動電極の全面が覆われるように残して除去するとともに予備開口部を形成する工程と、
   前記予備開口部を形成する工程の後でＳＯＧ膜を形成する工程と、
   前記予備開口部に前記ＳＯＧ膜を残留させるように前記ＳＯＧ膜をエッチバックする工程と、
   前記エッチバックする工程の後で、前記層間絶縁膜と前記配線をこの順に積層して前記配線積層部を完成させる工程と、
   前記配線積層部上に前記保護膜を形成する工程と、
   前記保護膜、前記層間絶縁膜、前記予備開口部に残留させた前記ＳＯＧ膜、および前記犠牲層のそれぞれの一部を除去して前記可動電極を可動な状態にリリースする工程と、を有することを特徴とするＭＥＭＳデバイスの製造方法。
2. 請求項１に記載のＭＥＭＳデバイスの製造方法であって、
   前記リリースする工程において、前記保護膜の一部の除去と、前記層間絶縁膜、前記ＳＯＧ膜、および前記犠牲層のそれぞれ一部の除去とを分けて行なうことを特徴とするＭＥＭＳデバイスの製造方法。
3. 請求項１または２に記載のＭＥＭＳデバイスの製造方法であって、
   前記予備開口部を形成する工程で、ドライエッチング法が用いられていることを特徴とするＭＥＭＳデバイスの製造方法。

Images