JP2008149405A - Memsデバイスの製造方法 - Google Patents
Memsデバイスの製造方法 Download PDFInfo
- Publication number
- JP2008149405A JP2008149405A JP2006339495A JP2006339495A JP2008149405A JP 2008149405 A JP2008149405 A JP 2008149405A JP 2006339495 A JP2006339495 A JP 2006339495A JP 2006339495 A JP2006339495 A JP 2006339495A JP 2008149405 A JP2008149405 A JP 2008149405A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- movable electrode
- opening
- mems device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なMEMSデバイスの製造方法を提供する。
【解決手段】一部が犠牲層5上に形成された態様で可動電極50を形成した後、第1の層間絶縁膜15、第1の配線層25、第2の層間絶縁膜16、第2の配線層26をこの順に積層して配線積層部30を形成し、配線積層部30上に保護膜20を形成する。次に、リリース必要領域Tの中央上方の保護膜20、配線積層部30の一部を可動電極50を露出しない深さに除去することにより、リリース必要領域T内に所定の間隔を設けて複数配設されたが平面視略矩形状の予備開口部C1bを形成する。そして、配線積層部30および犠牲層5の一部をリリース必要領域Tを露出するように除去して開口部C1を形成することにより可動電極50を可動な状態にリリースする。
【選択図】図7
【解決手段】一部が犠牲層5上に形成された態様で可動電極50を形成した後、第1の層間絶縁膜15、第1の配線層25、第2の層間絶縁膜16、第2の配線層26をこの順に積層して配線積層部30を形成し、配線積層部30上に保護膜20を形成する。次に、リリース必要領域Tの中央上方の保護膜20、配線積層部30の一部を可動電極50を露出しない深さに除去することにより、リリース必要領域T内に所定の間隔を設けて複数配設されたが平面視略矩形状の予備開口部C1bを形成する。そして、配線積層部30および犠牲層5の一部をリリース必要領域Tを露出するように除去して開口部C1を形成することにより可動電極50を可動な状態にリリースする。
【選択図】図7
Description
本発明は、半導体製造プロセスを用いて、半導体基板上に機械的に可動な状態で形成される可動電極を備えたMEMSデバイスの製造方法に関するものである。
一般に、MEMS(Micro Electro Mechanical System)と呼ばれる微細加工技術を利用して形成された機械的に可動な可動電極等を備えた電気機械系構造体、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、この電気機械系構造体を、シリコン基板などの半導体基板上に形成してなるMEMSデバイスが提案されている。このようなMEMSデバイスは、半導体製造プロセスを利用して形成されることにより、CMOS(Complementary Metal Oxide Semiconductor)等の半導体回路と一体化することが可能であり、携帯電話機等といった小型化および高機能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。
例えば特許文献1に、デジタル回路やアナログ回路などのCMOSと、静電容量型圧力センサとを1チップに混載したMEMSデバイス(圧力センサ混載型半導体装置)が提案されている。このMEMSデバイスにMEMS構造体として搭載される静電容量型圧力センサ部は、圧力検知部である下部電極(固定電極)と参照用キャパシタ部、およびダイヤフラムとを有している。このうち、シリサイド膜により形成されたダイヤフラムは、下部電極上に積層された酸化シリコン(SiO2)膜(犠牲層)の一部が除去されて形成された空洞内(開口部)に配置されることにより、機械的に可動な状態の可動電極として機能するようになっている。
上記の可動電極を有するMEMSデバイスは、半導体製造プロセスを用いて次のように製造される。まず、シリコンウェハなどの半導体基板上に犠牲層を形成し、この犠牲層上に形成された態様で可動電極を形成する。次に、層間絶縁膜と配線とをこの順に積層させて、複数の配線層を有する配線積層部を形成し、配線積層部の上には保護膜(パッシベーション膜)を形成する。そして、選択比を有したエッチング液を用いたウェットエッチング法により、保護膜と配線積層部および犠牲層の一部を除去して開口部を形成し可動電極を機械的に可動な状態にリリースする。
しかしながら、前述のMEMSデバイスの製造方法では、可動電極をリリースする工程において、可動電極上に形成された保護膜、配線積層部、および犠牲層の一部を一度に除去して開口部を形成している。このため、可動電極をリリースするためのエッチング時間が長くなって保護膜および層間絶縁膜の本来エッチングを望まない部分のサイドエッチングが進行し、可動電極をリリースするために必要なリリース必要領域に対して開口部の平面方向の大きさを増大させる。配線積層部に形成する配線の配置は、上記したサイドエッチング量を考慮して開口部から離して設計されるので、MEMSデバイスの小型化に不利となるという問題があった。
本発明は、上記問題を鑑みてなされたもので、その目的は、可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なMEMSデバイスの製造方法を提供することにある。
上記課題を解決するために、本発明は、半導体基板と、半導体基板上に形成されたエッチングストップ膜と、エッチングストップ膜上に積層された犠牲層と、犠牲層上に層間絶縁膜と配線とがこの順に積層されて形成された配線積層部と、配線積層部上に形成された保護膜と、保護膜と配線積層部と犠牲層との一部がエッチングストップ膜が露出するように除去されることにより形成された開口部と、開口部の凹部底面であるリリース必要領域の略中央に配置されエッチングストップ膜上に隙間を設けて機械的に可動な状態で形成された可動電極と、を有するMEMSデバイスの製造方法であって、半導体基板上にエッチングストップ膜を形成する工程と、犠牲層を形成する工程と、一部が犠牲層上に形成された態様で可動電極を形成する工程と、可動電極を形成した後に、層間絶縁膜と配線とをこの順に積層して配線積層部を形成する工程と、配線積層部上に保護膜を形成する工程と、リリース必要領域の上方の保護膜および配線積層部の一部を可動電極が露出しないように除去して予備開口部を形成する工程と、予備開口部を形成する工程の後に、配線積層部および犠牲層の一部をリリース必要領域を露出するように除去して開口部を形成することにより可動電極を可動な状態にリリースする工程と、を有することを特徴とする。
このMEMSデバイスの製造方法によれば、可動電極をリリースする工程の前に、リリース必要領域の上方の保護膜および配線積層部の一部を可動電極が露出しない深さまで除去して予備開口部が形成される。そして、リリース必要領域のエッチングストップ膜が露出するように配線積層部および犠牲層の一部を除去して可動電極をリリースする構成になっている。これにより、保護膜、配線積層部、犠牲層の一部を一度にエッチングしてリリースエッチングする従来の方法に比べて、リリースする工程でのエッチング時間が短縮され、保護膜および配線積層部のサイドエッチング量を抑えることができる。従って、可動電極をリリースした際のリリース必要領域に対する開口部の面積の増大が抑えられ、配線積層部の配線をリリース必要領域に近づけて配設することができるので、MEMSデバイスの小型化を図ることができる。
また、予備開口部は可動電極が露出しないように形成されるので、予備開口部形成後から可動電極をリリースする工程に至るまでの各工程において、各種の処理液および雰囲気などに曝されることによる可動電極のダメージを抑制する効果を奏する。
また、予備開口部は可動電極が露出しないように形成されるので、予備開口部形成後から可動電極をリリースする工程に至るまでの各工程において、各種の処理液および雰囲気などに曝されることによる可動電極のダメージを抑制する効果を奏する。
本発明では、予備開口部を形成する工程において複数の予備開口部を形成することを特徴とする。
この構成によれば、複数の予備開口部のそれぞれの開口面積が小さくなる。これにより、可動電極をリリースする工程において、開口部を形成するためのマスクの原型となるフォトレジストを塗布した際に、予備開口部に浸入するフォトレジストを少なくすることができる。従って、可動電極をリリースする工程におけるフォトレジスト塗布条件を変更することなく開口部を形成するためのマスクを精度よく形成することができるので、開口部の形成を高精度にて効率よく行なうことが可能となる。
本発明では、予備開口部を形成する工程で、ドライエッチング法が用いられていることが好ましい。
この構成によれば、ドライエッチングはエッチング異方性に優れているので、予備開口部形成時のサイドエッチングがより抑えられ、予備開口部を高精度にて形成することができる。これにより、可動電極をリリースする工程において、リリース必要領域に対する開口部の増大を抑えることに寄与できるので、より小型化を図ることが可能なMEMSデバイスの製造方法を提供できるという顕著な効果を奏する。
以下、本発明のMEMSデバイスおよびその製造方法の実施形態について説明する。
まず、MEMSデバイスの一実施形態について図面に沿って説明する。図1(a)は、本発明に係るMEMSデバイスの好適な実施形態の構成を示す平面図であり、図1(b)は同図(a)のA−A線断面図である。
図1に示すMEMSデバイス70は、半導体基板としてのシリコン基板1上に、固定された状態で設けられた固定電極40と、固定電極40上に積層して形成された犠牲層5と、配線積層部30と、保護膜20とを有している。また、保護膜20と配線積層部30および犠牲層5による積層体の一部を除去することによって形成された開口部C1内に、犠牲層5が除去されることにより機械的に可動な状態で設けられた可動電極50が備えられている。
シリコン基板1上には、酸化シリコン膜(例えば、熱酸化膜)である絶縁膜2と、窒化シリコン(SiN)などからなる窒化膜3が、この順に積層されている。窒化膜3上には、多結晶シリコン膜を積層させてパターニングすることにより形成された固定電極40が設けられている。固定電極40は、開口部C1に露出された部分と、開口部C1周辺に積層されて形成された犠牲層5に覆われた部分とを有している。また、固定電極40の開口部C1に露出された部分の略中央はパターニングされることにより一部が除去されている。なお、固定電極40は、パターニングされる前の多結晶シリコン膜が積層された段階で、導電性を付与するためにリンイオンなどの不純物イオンのイオン打ち込みが施されている。
固定電極40上に形成された犠牲層5の上には、第1の層間絶縁膜15、配線が形成された第1の配線層25、第2の層間絶縁膜16、配線が形成された第2の配線層26がこの順に積層された配線積層部30が形成されている。
配線積層部30の第2の層間絶縁膜上層16および第2の配線層26の上には、酸化シリコンなどからなる酸化膜層18と窒化膜層19とがこの順に積層された二層からなる保護膜20が形成されている。
犠牲層5と配線積層部30および保護膜20が積層された積層体の略中央には、円筒形状もしくは略直方体の凹部である開口部C1が形成されている。開口部C1の凹底部分には、多結晶シリコンからなる可動電極50が形成されている。可動電極50は、一部が窒化膜3上に支持され、犠牲層5が除去されていることにより、窒化膜3および固定電極40と隙間を有して可動な状態で設けられている。なお、可動電極50には、固定電極40と同様に不純物イオンのイオン打ち込みが施されている。
次に、上記の構成を有するMEMSデバイス70の動作の一例について説明する。本実施形態では、可動電極50を挟んで両側に形成された一対の固定電極40のうちの一方を駆動電極、他方を検出電極として説明する。また、可動電極50には直列バイアス電圧が印加されているものとする。
MEMSデバイス70の固定電極40の駆動電極側に駆動電圧を注入すると、固定電極40と可動電極50との間に電位差が生じ、これに伴って電荷が蓄電される。この電位の時間変化、若しくは蓄電される電荷の時間変化により、通常のキャパシタと同様に固定電極40の駆動電極側と可動電極50との間には交流電流が流れる。これは固定電極40の検出電極側と可動電極50との間においても同様であり、MEMSデバイス70全体には2つのキャパシタを直列に接続した場合の静電容量値に相当した交流電流が流れる。
一方で、可動電極50は特定の周波数において固有の振動周波数を有し、特定の周波数において厚み方向へ屈曲が生じる。この場合、前述した固定電極40の駆動電極側および検出電極側と可動電極50との間の静電容量が変動する。静電容量が変動した場合、キャパシタへの蓄電量Q=CVを満足させるために電荷の移動が生ずる。この結果、可動電極50の固有振動周波数においては、静電容量の変動に伴い電流が流れる。可動電極50からの出力電流は、固定電極40の検出電極側から検出される。
MEMSデバイス70の固定電極40の駆動電極側に駆動電圧を注入すると、固定電極40と可動電極50との間に電位差が生じ、これに伴って電荷が蓄電される。この電位の時間変化、若しくは蓄電される電荷の時間変化により、通常のキャパシタと同様に固定電極40の駆動電極側と可動電極50との間には交流電流が流れる。これは固定電極40の検出電極側と可動電極50との間においても同様であり、MEMSデバイス70全体には2つのキャパシタを直列に接続した場合の静電容量値に相当した交流電流が流れる。
一方で、可動電極50は特定の周波数において固有の振動周波数を有し、特定の周波数において厚み方向へ屈曲が生じる。この場合、前述した固定電極40の駆動電極側および検出電極側と可動電極50との間の静電容量が変動する。静電容量が変動した場合、キャパシタへの蓄電量Q=CVを満足させるために電荷の移動が生ずる。この結果、可動電極50の固有振動周波数においては、静電容量の変動に伴い電流が流れる。可動電極50からの出力電流は、固定電極40の検出電極側から検出される。
次に、上記のMEMSデバイス70の製造方法について説明する。図2〜図5は、MEMSデバイス70の製造工程を説明する概略断面図であり、図6は、図4(j)における平面図である。なお、図2〜図5は、図1(b)と同じ位置のMEMSデバイス70の断面を図示している。
MEMSデバイス70の製造においては、半導体製造プロセスが用いられる。
図2(a)に示すように、シリコン基板1表面を熱酸化させるなどしてシリコン酸化膜からなる絶縁膜2を形成した上に、スパッタリング法やCVD(Chemical Vapor Deposition)法などにより窒化シリコン(SiN)などで構成される窒化膜3を形成する。この窒化膜3は、後述するリリースエッチングを行なう際のエッチングストップ層として機能するベース層となる。
図2(a)に示すように、シリコン基板1表面を熱酸化させるなどしてシリコン酸化膜からなる絶縁膜2を形成した上に、スパッタリング法やCVD(Chemical Vapor Deposition)法などにより窒化シリコン(SiN)などで構成される窒化膜3を形成する。この窒化膜3は、後述するリリースエッチングを行なう際のエッチングストップ層として機能するベース層となる。
次に、図2(b)に示すように、窒化膜3上に、CVD法などにより多結晶シリコン膜を積層させ、導電性を付与するためにリンイオン(例えば、31P+)などの不純物イオンのイオン注入を施してから、フォトリソグラフィなどによりパターニングすることによって固定電極40を形成する。
次に、図2(c)に示すように、スパッタリング法などにより酸化シリコンなどの酸化膜からなる犠牲層5を形成する。次に、図2(d)において、犠牲層5を一部除去して窒化膜3を露出させてからCVD法などにより可動電極50の原型となる多結晶シリコン膜を積層させてからリンイオンなどの不純物イオンのイオン注入を行なって導電性を付与する。そして、フォトリソグラフィによりパターニングすることによって可動電極50を形成する。
次に、図3(e)に示すように、CVD法やスパッタリングなどの方法により、第1の層間絶縁膜15を形成する。このとき、第1の層間絶縁膜15を積層させる下地層は凹凸を有するが、後の工程で第1の層間絶縁膜15上に積層される配線層などの形成を容易にするために、第1の層間絶縁膜15の上面は平坦になるようにすることが望ましい。このため、第1の層間絶縁膜15には、リフローすることにより平坦化することが可能なBPSG(Boron Phosphorus Silicon Glass)やPSG(Phosphorus Silicon Glass)を用いることが好ましい。この他にも、SOG膜を層間絶縁膜として用いたり、酸化シリコンなどをスパッタリングした後に化学的および機械的に研磨するCMP(Chemical Mechanical Polishing)などの平坦化技術を用いたりして層間絶縁膜の上面を平坦化する構成としてもよい。
次に、図3(f)において、第1の層間絶縁膜15および犠牲層5をパターニングして固定電極40の一部を露出させビアホールを形成してから、スパッタリング法やCVD法により、第1の配線層25の原型となる金属層を積層させる。金属層はアルミニウム(Al)や銅(Cu)などからなり、前記のビアホール内にも形成されて固定電極40と導通接続される。そして、金属層をフォトリソグラフィによりパターニングすることにより、第1の配線層25を形成する。
次に、図3(g)に示すように、上述した第1の層間絶縁膜15と同様な方法により第2の層間絶縁膜16を形成する。
次に、図3(h)に示すように、上述した第1の配線層25と同様な方法により、第2の層間絶縁膜16をパターニングして第1の配線層25の一部を露出させ、ビアホールを形成する。その後、金属層を積層させてパターニングすることにより、第2の配線層26を形成する。これにより、第1の層間絶縁膜15、第1の配線層25、第2の層間絶縁膜16、第2の配線層26がこの順に積層されて形成された配線積層部30が完成される。
なお、本実施形態では、第1の配線層25および第2の配線層26の二つの配線層を有する配線積層部30の例を説明した。配線積層部には、必要に応じて配線層を三層以上設ける構成することもできる。
次に、図3(h)に示すように、上述した第1の配線層25と同様な方法により、第2の層間絶縁膜16をパターニングして第1の配線層25の一部を露出させ、ビアホールを形成する。その後、金属層を積層させてパターニングすることにより、第2の配線層26を形成する。これにより、第1の層間絶縁膜15、第1の配線層25、第2の層間絶縁膜16、第2の配線層26がこの順に積層されて形成された配線積層部30が完成される。
なお、本実施形態では、第1の配線層25および第2の配線層26の二つの配線層を有する配線積層部30の例を説明した。配線積層部には、必要に応じて配線層を三層以上設ける構成することもできる。
次に、図4(i)に示すように、配線積層部30上に、CVD法やスパッタリングリング法などにより、酸化シリコンなどの酸化膜層18と、窒化シリコンなどの窒化膜層19を順次積層してなる保護膜20を形成する。
この他、保護膜20は、例えばプラズマCVDを用いて形成されるシリコンナイトライド(Si3N4)や、スピンコート法により形成する感光性あるいは非感光性のポリイミドなどにより形成してもよい。
この他、保護膜20は、例えばプラズマCVDを用いて形成されるシリコンナイトライド(Si3N4)や、スピンコート法により形成する感光性あるいは非感光性のポリイミドなどにより形成してもよい。
次に、図4(j)に示すように、保護膜20上に、スピンコート法などによりフォトレジスト膜100を形成してから露光、現像してパターニングすることにより、後述する予備開口部C1aを形成するためのマスク孔P1aを形成する。
ここで、図6を併せて参照しながらマスク孔P1aについて詳細に説明する。図6は図4(j)の平面図であり、図4(j)は図6のB−B線断面図となっている。図6に示すように、フォトレジスト膜100のリリース必要領域Tの上方となる位置に、平面視略矩形状を有するマスク孔P1aを縦横それぞれに所定の間隔を設けて複数形成する。ここで、リリース必要領域Tは、後述する可動電極50をリリースする工程で形成される開口部C1の形状において、可動電極50をリリースするために本来必要な平面方向の領域であって、開口部C1の凹部底面となる平面視の領域を指す。なお、複数のマスク孔P1aは、リリース必要領域Tより内側に小さな領域の中央に配設されるように形成する(図6を参照)。
ここで、図6を併せて参照しながらマスク孔P1aについて詳細に説明する。図6は図4(j)の平面図であり、図4(j)は図6のB−B線断面図となっている。図6に示すように、フォトレジスト膜100のリリース必要領域Tの上方となる位置に、平面視略矩形状を有するマスク孔P1aを縦横それぞれに所定の間隔を設けて複数形成する。ここで、リリース必要領域Tは、後述する可動電極50をリリースする工程で形成される開口部C1の形状において、可動電極50をリリースするために本来必要な平面方向の領域であって、開口部C1の凹部底面となる平面視の領域を指す。なお、複数のマスク孔P1aは、リリース必要領域Tより内側に小さな領域の中央に配設されるように形成する(図6を参照)。
次に、図4(k)に示すように、複数のマスク孔P1aが形成されたフォトレジスト膜100をマスクとして、ドライエッチング法により、保護膜20と配線積層部30の一部を、可動電極50が露出しない深さまでエッチングして予備開口部C1aを形成する。
予備開口部C1aを形成するエッチングには、例えばCHF3などの反応性ガスを用いたRIE(Reactive Ion Etching)法を用いることが好ましい。RIE法によるドライエッチングは異方性に優れており、各マスク孔P1aから進行するサイドエッチングが起こりにくいので、略鉛直方向にエッチングを進めることができる。
予備開口部C1aを形成するエッチングには、例えばCHF3などの反応性ガスを用いたRIE(Reactive Ion Etching)法を用いることが好ましい。RIE法によるドライエッチングは異方性に優れており、各マスク孔P1aから進行するサイドエッチングが起こりにくいので、略鉛直方向にエッチングを進めることができる。
予備開口部C1aの形成において、配線積層部30の一部(本実施形態では第1の層間絶縁膜15)の一部を残すのは、後述するリリースエッチングまでの工程において、可動電極50が各工程の処理液や外気などに曝されることによる損傷や汚染を防止する保護膜とするためである。また、予備開口部C1aは、後述する、可動電極50をリリースするリリースエッチングのエッチング量を軽減するために形成されるものなので、なるべく可動電極50近い位置までの深さに形成することが望ましい。従って、可動電極50上に残す第1の層間絶縁膜15の厚さは、予備開口部C1aを形成するときのエッチングばらつきと、以降のリリースエッチングまでの工程の各処理における可動電極50の保護膜として十分に機能して、尚且つなるべく薄くすることが好ましい。
以上の要件をふまえたうえで、本実施形態の予備開口部C1aの形成において可動電極50を覆う第1の層間絶縁膜15の一部まで行なったエッチングは、必要に応じて、それより上層の絶縁膜(例えば、本実施形態では第2の層間絶縁膜16)の一部まで行なう構成としてもよい。
以上の要件をふまえたうえで、本実施形態の予備開口部C1aの形成において可動電極50を覆う第1の層間絶縁膜15の一部まで行なったエッチングは、必要に応じて、それより上層の絶縁膜(例えば、本実施形態では第2の層間絶縁膜16)の一部まで行なう構成としてもよい。
予備開口部C1aを形成した後には、フォトレジスト膜100を除去する(図4(l))。次に、図5(m)において、まず、スピンコート法などによりフォトレジスト膜110を形成するための液状のフォトレジストを塗布する。フォトレジスト塗布面である保護膜20には複数の予備開口部C1aが孔として存在しているが、各々の開口面積が比較的小さいためにフォトレジストが浸入する量は比較的少ない。これにより、フォトレジストの塗布量を増やすなどの塗布条件の変更をすることなく、フォトレジストを均一に塗布することが可能になる。なお、本実施形態では、塗布するフォトレジストの粘度を高めに調整することなどにより、予備開口部C1aへのフォトレジストの浸入をほとんど無くした例を図示している。
次に、図5(n)に示すように、フォトレジスト膜110を露光、現像することにより、後述する可動電極50をリリースする工程において開口部C1を形成する際のマスクとなるフォトレジストパターン110aを形成する。フォトレジストパターン110aのマスク開口部の形状は、上述したリリース必要領域T(図6を参照)と同一にする、若しくは開口部C1を形成するエッチングのときのサイドエッチングを考慮してリリース必要領域Tよりも小さめにするのが好ましい。
次に、図5(n)に示したように複数の予備開口部C1aが形成された保護膜20、配線積層部30、および犠牲層5の一部を、フォトレジストパターン110aをマスクとしてエッチングにより除去することによって、図5(o)に示すように開口部C1を形成する。開口部C1を形成するエッチングには、多結晶シリコンからなる固定電極40および可動電極50と窒化シリコンからなる窒化膜3以外の、単結晶の酸化シリコンなどからなる各層をエッチングする選択比を有する例えばフッ化水素(HF)系のエッチング液を用いる。
開口部C1が形成されるエッチングの過程について詳述する。図5(n)に示すフォトレジストパターン110aの開口部分にエッチング液が入っていくと、エッチング液は保護膜20の上層側である窒化膜19に触れるとともに複数の予備開口部C1aに浸入して等方性エッチングが開始される。即ち、予備開口部C1aの凹底部分から可動電極50方向へのエッチングが進行するのと同時に、複数の予備開口部C1aを平面視格子状に囲むように残っている保護膜20および配線積層部30の各層のエッチングが進行していく。厚み方向のエッチングはエッチングストップ層として機能する窒化膜3によって止まり、可動電極50と固定電極40はエッチングされずに残る。このようにして形成された開口部C1内において、可動電極50は、犠牲層5の一部が除去されることにより窒化膜3および固定電極40と所定の隙間を設けてリリースされて機械的に可動な状態となる。
そして、リリースエッチング後にフォトレジストパターン110aを剥離することにより、図5(p)に示すMEMSデバイス70が得られ、一連のMEMSデバイス70の製造工程を終了する。
次に、上記実施形態の効果を述べる。
(1)上記実施形態のMEMSデバイス70の製造方法では、まず、リリース必要領域T内の保護膜20と配線積層部30の一部を、可動電極50が露出しない深さまでエッチングして複数の予備開口部C1aを形成した。そして、予備開口部C1aが形成された保護膜20、配線積層部30、および犠牲層5の一部をエッチングして除去することにより開口部C1を形成し、可動電極50をリリースする構成とした。
この構成によれば、保護膜、配線積層部、犠牲層の一部を一度にエッチングして可動電極をリリースする従来の方法に比べて、リリースする工程でのエッチング時間が短縮されるので、保護膜20および配線積層部30のサイドエッチング量を抑えることができる。これにより、可動電極50をリリースする際のリリース必要領域Tに対する開口部C1の面積の増大を抑えることが可能となる。従って、配線積層部30に形成する第1の配線層25および第2の配線層26のような配線をリリース必要領域Tにより近づけて配設することができるので、小型化が図れたMEMSデバイス70を製造することができる。
(2)上記実施形態のMEMSデバイス70の製造方法では、予備開口部C1aを、リリース必要領域Tよりも内側に小さな領域の中央に、縦横に所定の間隔を設けて複数形成した。また、予備開口部C1aを形成した後の可動電極50をリリースする工程において、開口部C1を形成するためのマスクとなるフォトレジストパターン110aを形成する際に、液状のフォトレジストの粘度を高めに調整して塗布する構成とした。
この構成によれば、複数設けられた予備開口部C1aのそれぞれの開口面積が小さくなるので、可動電極50をリリースする工程において液状のフォトレジストを塗布した際に、各予備開口部C1aに浸入するフォトレジストを少なくすることができる。さらに、塗布するフォトレジストの粘度が高めに調整されているため、予備開口部C1aへのフォトレジストの浸入がより抑えられる。これにより、フォトレジスト塗布条件を変更することなく均一なフォトレジスト膜110を製膜することが可能となり、開口部C1を形成するためのフォトレジストパターン110aを精度よく形成することができる。従って、開口部C1の形成を高精度にて効率よく行なうことができ、MEMSデバイス70の小型化により有利となり、また製造効率の向上に寄与することができる。
(3)上記実施形態のMEMSデバイス70の製造方法では、CHF3などの反応性ガスを用いたRIE法などのドライエッチング法を用いて予備開口部C1aを形成する構成とした。
この構成によれば、ドライエッチング法はエッチング異方性に優れているので、予備開口部C1a形成時のサイドエッチングがより抑えられ、予備開口部C1aを高精度にて形成することができる。これにより、可動電極50をリリースする工程において、リリース必要領域Tに対する開口部C1の増大を抑えることに寄与できるので、より小型化を図ることが可能なMEMSデバイス70の製造方法を提供できるという顕著な効果を奏する。
本発明は、前記実施形態に限定されるものではなく、以下の変形例を実施することもできる。
(変形例)
上記実施形態では、予備開口部C1aを、リリース必要領域Tよりも内側に小さな領域の中央に、縦横に所定の間隔を設けて複数形成したが、これに限らない。リリース必要領域T内に設ける予備開口部は一つでもよく、また、上記実施形態と異なる形状としても、上記実施形態と同様な効果を奏するMEMSデバイスの製造方法に寄与することが可能である。
上記実施形態では、予備開口部C1aを、リリース必要領域Tよりも内側に小さな領域の中央に、縦横に所定の間隔を設けて複数形成したが、これに限らない。リリース必要領域T内に設ける予備開口部は一つでもよく、また、上記実施形態と異なる形状としても、上記実施形態と同様な効果を奏するMEMSデバイスの製造方法に寄与することが可能である。
以下、上記実施形態とは異なる予備開口部の形状等の変形例について図面に沿って説明する。図7〜図9は、上記実施形態において図4(l)に沿って説明した予備開口部が形成された状態における予備開口部の形態の変形例を説明する図である。図7(a)は平面図、同図(b)は図7(a)のC−C線断面図であり、図8(a)は平面図、同図(b)は図8(a)のD−D線断面図である。また、図9(a)は平面図、同図(b)は図9(a)のE−E線断面図である。なお、予備開口部の形状の特徴以外の構成については前述した実施形態と同一であるため、共通部分に同一符号を付して説明を省略する。
図7(a)および(b)に示す予備開口部C1bは、リリース必要領域Tの中央上方の保護膜20、配線積層部30の一部が平面視略矩形状に、且つ可動電極50を露出しない深さに除去されることにより形成されていて、リリース必要領域T内に所定の間隔を設けて複数配設されている。なお、図7においては、複数の予備開口部C1bをリリース必要領域Tの長手方向に沿って配列させて形成する例を示したが、配列方向を90°回転させた構成としてもよい。
図8(a)および(b)に示す予備開口部C1cは、リリース必要領域T上方の保護膜20、配線積層部30の一部が平面視略楕円形状に、且つ可動電極50を露出しない深さに除去されることにより形成されていて、リリース必要領域T内中央に配置されている。
図9(a)および(b)においては、平面視コ字状の二つの予備開口部C1dが、平面視コ字状の凹部を向かい合わせた態様でリリース必要領域T上方に配置され、保護膜20、配線積層部30の一部が可動電極50を露出しない深さに除去されることにより形成されている。
以上説明した予備開口部C1b〜C1dのいずれの形態によっても、上記実施形態の予備開口部C1aを形成してから可動電極50をリリースするためのエッチングを行なった場合と同様に、本来望まないサイドエッチングを抑える効果を奏する。これにより、リリース必要領域Tに対する開口部C1の増大を抑制することができるので、小型化が図れるMEMSデバイス70の製造方法の提供に寄与できる。
なお、本発明のMEMSデバイスおよびその製造方法は、上述した実施形態および図示例のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態では固定電極40や可動電極50などのMEMS構造体を多結晶シリコンにより形成したが、CMOSトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができる。
また、上記実施形態において、MEMSデバイス70を構成する可動電極50などのMEMS構造体を簡略化して示したが、これに限らない。例えば、MEMS共振器、静電アクチュエータ、ジャイロセンサ、加速度センサを構成するように、MEMS構造体やMEMS構造体と対向する電極構造を設ける構成とすることができる。
さらに、本発明のMEMSデバイスの製造方法では、半導体製造プロセスを用いているので、半導体基板上に、MEMS構造体と、種々の半導体素子や半導体回路とを集積させて形成することが可能であるため、小型で高機能を有するMEMSデバイスを形成することができる。また、半導体基板としてSOI(Silicon On Insulator)基板を用いることも可能である。
1…半導体基板としてのシリコン基板、3…エッチングストップ膜としての窒化膜、5…犠牲層、15…第1の層間絶縁膜、16…第2の層間絶縁膜、20…保護膜、30…配線積層部、25…配線が形成される第1の配線層、26…配線が形成される第2の配線層、40…固定電極、50…可動電極、70…MEMSデバイス、C1a,C1b,C1c,C1d…予備開口部、C1…開口部、T…リリース必要領域。
Claims (3)
- 半導体基板と、前記半導体基板上に形成されたエッチングストップ膜と、前記エッチングストップ膜上に積層された犠牲層と、前記犠牲層上に層間絶縁膜と配線とがこの順に積層されて形成された配線積層部と、前記配線積層部上に形成された保護膜と、前記保護膜と前記配線積層部と前記犠牲層との一部が前記エッチングストップ膜が露出するように除去されることにより形成された開口部と、前記開口部の凹部底面であるリリース必要領域の略中央に配置され前記エッチングストップ膜上に隙間を設けて機械的に可動な状態で形成された可動電極と、を有するMEMSデバイスの製造方法であって、
前記半導体基板上に前記エッチングストップ膜を形成する工程と、
前記犠牲層を形成する工程と、
一部が前記犠牲層上に形成された態様で前記可動電極を形成する工程と、
前記可動電極を形成した後に、前記層間絶縁膜と前記配線とをこの順に積層して前記配線積層部を形成する工程と、
前記配線積層部上に前記保護膜を形成する工程と、
前記リリース必要領域の上方の前記保護膜および前記配線積層部の一部を前記可動電極が露出しないように除去して予備開口部を形成する工程と、
前記予備開口部を形成する工程の後に、前記配線積層部および前記犠牲層の一部を前記リリース必要領域を露出するように除去して開口部を形成することにより前記可動電極を可動な状態にリリースする工程と、を有することを特徴とするMEMSデバイスの製造方法。 - 請求項1に記載のMEMSデバイスの製造方法であって、
前記予備開口部を形成する工程において複数の前記予備開口部を形成することを特徴とするMEMSデバイスの製造方法。
- 請求項1または2に記載のMEMSデバイスの製造方法であって、
前記予備開口部を形成する工程でドライエッチング法が用いられていることを特徴とするMEMSデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339495A JP2008149405A (ja) | 2006-12-18 | 2006-12-18 | Memsデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339495A JP2008149405A (ja) | 2006-12-18 | 2006-12-18 | Memsデバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008149405A true JP2008149405A (ja) | 2008-07-03 |
Family
ID=39652159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339495A Withdrawn JP2008149405A (ja) | 2006-12-18 | 2006-12-18 | Memsデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008149405A (ja) |
-
2006
- 2006-12-18 JP JP2006339495A patent/JP2008149405A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI556331B (zh) | 微機電裝置及其形成方法 | |
TWI500573B (zh) | 微電機系統裝置以及其形成之方法 | |
US9260295B2 (en) | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same | |
US9187317B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
JP4799059B2 (ja) | 半導体装置 | |
TWI543280B (zh) | 微機電系統元件的形成方法 | |
JP4737140B2 (ja) | Memsデバイスおよびその製造方法 | |
US8071412B2 (en) | Method of fabricating micro-electromechanical system microphone structure | |
JP2006289520A (ja) | Mems技術を使用した半導体装置 | |
US10889493B2 (en) | MEMS method and structure | |
TWI621242B (zh) | 具有紅外線吸收結構層的氮化鋁(ain)裝置 | |
JP2009160728A (ja) | 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法 | |
WO2012088814A1 (zh) | 惯性微机电传感器及其制作方法 | |
JP5158147B2 (ja) | Memsデバイスおよびその製造方法 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
JP2010228018A (ja) | 電子装置の製造方法 | |
JP4857718B2 (ja) | マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法 | |
US7759256B2 (en) | Micro-electro-mechanical system device and method for making same | |
JP2008149394A (ja) | Memsデバイスの製造方法 | |
JP2008149405A (ja) | Memsデバイスの製造方法 | |
JP2008119792A (ja) | Memsデバイスの製造方法 | |
JP2008093812A (ja) | Mems・半導体複合回路及びmems素子 | |
CN108002342B (zh) | 一种半导体器件及其制造方法 | |
TWI468027B (zh) | 微機電麥克風的製作方法 | |
US20170320727A1 (en) | Microelectromechanical system structure and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |