TWI468027B - 微機電麥克風的製作方法 - Google Patents

Description

微機電麥克風的製作方法

本發明係關於一種微機電元件製作方式，尤指一種微機電麥克風的製作方式。

微機電麥克風結構係由高度整合電子電路與微型機械結構所構成。目前微機電麥克風結構可藉由一般的微電子技術例如微影、氣相沉積、蝕刻，或光刻電鑄模造(LIGA)等技術，於絕緣層或其他半導體等之基板上製得。近來，為了將微機電元件與CMOS(互補式金氧半導體)元件整合於微機電系統麥克風結構中，已有利用與習知類比及數位CMOS電路同類型的製造步驟來製造微機電系統麥克風結構。

微機電麥克風其主要運作原理為使用一可因應聲波變化作相對運動之微小且可彎曲之隔膜(diaphragm)或薄膜(membrane)。薄膜一般具有導電特性或包含一電極，同時藉由一且具有通孔之背板電極與薄膜構成一可變電容，以偵測薄膜之微幅撓曲。上述由薄膜與背板導體所產生之電容值會被量測出並成為麥克風之輸出訊號。

一般來說，偵測隔膜訊號之邏輯元件所放置的位置稱為晶圓正面，未設置主動元件的那一面晶圓則稱為晶圓背面。目前背板電極的製作方式為在晶圓正面的隔膜、邏輯元件以及電連結隔膜及邏輯元件的金屬內連線完成之後，將晶圓翻轉，再由晶圓背面製作出麥克風的背板電極與麥克風的通孔。不論如何製作麥克風的通孔，現有的製作方式有較耗時或難以控制背板電極幾何尺寸的問題。

有鑑於此，本發明之主要目的之一在於提供一種微機電麥克風結構之製作方法，以有效降低微機電系統麥克風之製作時間以及控制背板電極幾何尺寸。

根據本發明之較佳實施例，本發明之製作微機電麥克風的方法，包含：首先，提供一基底包含一第一表面和一第二表面並且該基底包含至少一邏輯元件區和至少一微機電元件區，然後，形成依序形成一墊氧化層和一氮化矽層於該基底之第一表面，接著圖案化墊氧化層和氮化矽層，曝露出部分的邏輯元件區基底，之後，以墊氧化層和氮化矽層為遮罩，蝕刻基底之第一表面以形成至少一第三溝渠於該邏輯元件區。然後，再次圖案化墊氧化層和氮化矽層，曝露出部分的微機電元件區基底，再以圖案化的墊氧化層和氮化矽層為遮罩，蝕刻基底之第一表面以形成複數個第一溝渠。之後形成一絶緣材料於第三溝渠和第一溝渠之中，接著，去除墊氧化層和氮化矽層，然後至少形成一邏輯元件於邏輯元件區，再形成金屬層間介電層，並且形成金屬內連線於金屬層間介電層，此外，此時亦在微機電元件區內形成一金屬振膜，嵌入於金屬層間介電層中。然後，蝕刻基底的第二表面，形成一第二溝渠於微機電元件區，最後再去除微機電元件區部分的金屬層間介電層，以及位於第一溝渠中的絶緣材料。

本發明的第一溝渠和第二溝渠即作為微機電麥克風的通孔，而第一溝渠係藉由蝕刻基底的第一表面形成，而第二溝渠是蝕刻第二表面形成，其優點在於可加快通孔的製作速度。

第1圖至第8圖繪示的是本發明製作微機電麥克風的方法之示意圖。如第1圖所示，首先，提供一基底10包含一第一表面12，例如主動面，和一第二表面14，例如背面，並且基底10包含至少一邏輯元件區A和至少一微機電元件區B，基底10可以是單晶矽、多晶矽、絕緣層上覆矽等。

接著，全面形成遮罩層17於基底10之第一表面12，遮罩層17例如包含一墊氧化層16和一氮化矽層18，而墊氧化層16係在氮化矽層18下方，其可利用熱氧化製程或化學氣相沈積製程形成，而氮化矽層18則可利用化學氣相沉積形成。前述的氮化矽層18可在後續的步驟中作為硬遮罩，而墊氧化層16則主要用來將氮化矽層18的應力釋放分散。然後，形成一圖案化光阻(圖未示)覆蓋位於微機電元件區B的基底10之第一表面12，曝露出部分邏輯元件區A的氮化矽層18，然後蝕刻墊氧化層16和氮化矽層18將圖案化光阻之圖案轉印到墊氧化層16和氮化矽層18上，之後去除圖案化光阻，再以墊氧化層16和氮化矽層18為遮罩，蝕刻邏輯元件區A之基底10之第一表面12以形成至少一淺溝渠20，用來作為邏輯元件區A中後續所形成之各元件的電性隔離。根據本發明之較佳實施例，淺溝渠20的深度d1係小於1微米，其中深度d1係指淺溝渠20之底部至基底10之第一表面12之垂直距離。

如第2圖所示，形成另一圖案化光阻(圖未示)覆蓋位於邏輯元件區A的基底10之第一表面12，曝露出部分位於微機電元件區B的氮化矽層18，然後，進行一蝕刻製程，將圖案化光阻之圖案轉移到氮化矽層18和墊氧化層16上。接著，以圖案化光阻、墊氧化層16和氮化矽層18為遮罩，蝕刻基底10的第一表面12形成複數個獨立的第一溝渠22，各個第一溝渠22在後續將作為微機電麥克風的通孔圖案。根據本發明之較佳實施例，可利用深反應式離子蝕刻(deep reactive ion etching)方式來形成第一溝渠22，當然，其它如電漿蝕刻法亦可以使用在本發明，在蝕刻第一溝渠22時，較佳係利用蝕刻時間來控制第一溝渠22的深度，而第一溝渠22的深度d2較佳約為20微米，而各個第一溝渠22之間的間距S較佳介於3至20微米之間，其中深度d2係指第一溝渠22之底部至基底10之第一表面12之垂直距離。

根據本發明之另一較佳實施例，淺溝渠20和第一溝渠22形成的順序可以前後更動，例如，在墊氧化層16和氮化矽層18完成之後，先圖案化部分位於微機電元件區B的氮化矽層18墊氧化層16。接著，以墊氧化層16和氮化矽層18為遮罩，蝕刻基底10的第一表面12形成複數個獨立的第一溝渠22，然後再圖案化邏輯元件區A的氮化矽層18墊氧化層16，然後再蝕刻基底10的第一表面12形成淺溝渠20。

如第3圖所示，接著於基底10之第一表面12上全面形成一絶緣材料24如氧化矽層填入淺溝渠20以及第一溝渠22，如第4圖所示，接著再以氮化矽層18為停止層，平坦化絶緣材料24。值得注意的是，因為第一溝渠22的深度較深，因此，在利用化學氣相沈積法(CVD)或高密度電漿化學氣相沈積法(HDP-CVD)形成絶緣材料24於第一溝渠22中時，可能會由於第一溝渠22的高寬比(aspect ratio)過大，造成絶緣材料24將因懸突(overhang)現象而無法完全填滿第一溝渠22，會在第一溝渠22中形成孔洞26，但由於本發明控制了第一溝渠22之深度d2和間距S，因此，即使在第一溝渠22中形成孔洞26，孔洞26也會在第一溝渠22的中間部分而孔洞26周圍皆被絶緣材料24包覆，並且即使在平坦化絶緣材料24後，孔洞26依然會被包覆在絶緣材料24中，不會曝露出來。

如第5圖所示，去除氮化矽層18以及墊氧化層16，接著於位於邏輯元件區A中之基底10的第一表面12上形成所需的邏輯元件28例如一MOS電晶體或是CMOS電晶體等。接著，選擇性地進行金屬矽化物製程，例如全面性形成一金屬矽化物阻擋層(圖未示)如氧化矽、氮化矽等介電層覆蓋在微機電元件區B內以及邏輯元件區A內之基底10之第一表面12，然後移除至少部分邏輯元件區A內的金屬矽化物阻擋層，隨後，形成一金屬層(圖未示)，例如，Ni、Co、Pt、Pd、Mo、Ti或其組合或合金等，覆蓋邏輯元件區A內之基底10之第一表面12和位在微機電元件區B內剩餘的金屬矽化物阻擋層，之後，對金屬層進行一金屬矽化製程，此時，利用熱處理使金屬層和矽基材反應生成金屬矽化物。於是在邏輯元件16上的訊號輸入端或輸出端，例如MOS電晶體的汲極、源極和閘極以及裸露的矽材上即會形成金屬矽化物。然後將金屬矽化物阻擋層和金屬層移除。

然後，進行一金屬內連線製程。例如於基底10的第一表面12上形成金屬層間介電層30，其材料可包含有氧化矽、low-k等絕緣材料，可為單層結構也可為多層結構。並且在金屬層間介電層30內形成金屬內連線32，例如，金屬插塞與金屬連線層。上述步驟可反覆進行多次，以在金屬層間介電層30中形成完整的金屬內連線32，並利用此金屬內連線製程同時在微機電元件區B內之金屬層間介電層30的上方亦利用各金屬連線層與各金屬插塞形成至少一微機電元件，例如隔膜34，作為微機電麥克風的振動膜。隔膜34一般係採用鋁製程來形成微型金屬網作為隔膜。此外，邏輯元件28係藉由金屬內連線32和前述之隔膜34電連結。又，在本發明的另一實施例中，可利用多晶矽在前段製程中來製作微機電麥克風的振動膜來替代金屬內連線所形成的振動膜。

如第6圖所示，翻轉基底10，選擇性地研磨基底10之第二表面14使基底10的厚度減少，然後在基底10之第二表面14選擇性地全面形成一氧化矽層36，之後形成一圖案化遮罩38，如一光阻或是一硬遮罩層於基底10的第二表面14覆蓋邏輯元件區A並且曝露出微機電元件區B預定形成一第二溝渠的位置。

如第7圖所示，蝕刻基底10以形成一第二溝渠40，在蝕刻基底10時，可以位於各個第一溝渠22中的絶緣材料24為停止層，或者是以蝕刻時間來控制第二溝渠40的深度。第二溝渠40同時和各個第一溝渠22相連，然後，去除圖案化遮罩38。根據本發明之較佳實施例，第二溝渠40可以利用深反應式離子蝕刻而形成。此外，如前文所述，由於孔洞26周圍完全被絶緣材料24包圍，並且孔洞26在離絶緣材料24的表面一適當深度之下，因此即使在形成第二溝渠40時，絶緣材料24依然會完全包圍孔洞26，孔洞26不會曝露出來，直到後續將絶緣材料24移除時，孔洞26才會連同絶緣材料24一起被去除。

如第8圖所示，選擇性地利用一圖案化遮罩(未顯示)覆蓋並保護邏輯元件區A來進行一蝕刻製程，例如等向性的溼蝕刻或蒸氣蝕刻製程，用以移除微機電元件區B內位於隔膜34周圍的金屬層間介電層30，使隔膜鏤空，在移除金屬層間介電層30同時亦移除位於第一溝渠22中的絶緣材料24。其中第一溝渠22和第二溝渠40構成一通孔圖案42，以容許空氣分子上下的自由運動，使得振膜34可因從外界進入之聲波而震動或藉由本身之震動而將聲波傳遞至外界，而位於第一溝渠22之間的基底10則作為麥克風的背板電極。之後，再移除圖案化遮罩。接著可選擇性地全面塗覆一彈性層(圖未示)於振膜34上，以提供振膜34更好的彈性，彈性層可包括例如塑性橡膠(plastic rubber)、鐵弗隆(Teflon)、帕瑞玲(Pyralene，商品名，屬於多氯聯苯一族的化合物)、及聚醯胺(polyamide)。至此本發明之微機電麥克風已完成。

本發明之特徵在於通孔圖案並非皆由蝕刻晶背形成，其係分別由蝕刻晶圓正面形成複數個第一溝渠與蝕刻晶圓背面形成第二溝渠而形成，因此，可以避免第一溝渠之間的基底發生底切。再者，本發明於形成第二溝渠時，係使用第一溝渠中的絶緣材料作為蝕刻停止層，此外，相較於習知由蝕刻晶背形成通孔圖案的方式，本發明之方式可以減少通孔圖案的製作時間。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．基底

12．．．第一表面

14．．．第二表面

16．．．墊氧化層

17．．．遮罩層

18．．．氮化矽層

20．．．淺溝渠

22．．．第一溝渠

24．．．絶緣材料

26．．．孔洞

28．．．邏輯元件

30．．．金屬層間介電層

32．．．金屬內連線

34．．．隔膜

36．．．氧化矽層

38．．．圖案化遮罩

40．．．第二溝渠

42．．．通孔圖案

第1圖至第8圖繪示的是本發明製作微機電麥克風的方法之示意圖。

10．．．基底

12．．．第一表面

14．．．第二表面

24．．．絶緣材料

26．．．孔洞

28．．．邏輯元件

30．．．金屬層間介電層

32．．．金屬內連線

34．．．隔膜

36．．．氧化矽層

38．．．圖案化遮罩

Claims (13)

1. 一種製作微機電麥克風的方法，包含：提供一基底包含一第一表面和一第二表面並且該基底包含至少一邏輯元件區和至少一微機電元件區；蝕刻該基底之該第一表面形成複數個第一溝渠於該微機電元件區；在形成該等第一溝渠後，形成一絶緣材料於該等第一溝渠之中；蝕刻該基底之該第二表面形成一第二溝渠於該微機電元件區，其中該第二溝渠與各該第一溝渠相連；以及移除該等第一溝渠中之該絶緣材料。
2. 如申請專利範圍第1項所述之製作微機電麥克風的方法，另包含：於形成該等第一溝渠之前或之後，蝕刻該基底之該第一表面形成至少一第三溝渠於該邏輯元件區。
3. 如申請專利範圍第2項所述之製作微機電麥克風的方法，其中該第三溝渠的形成步驟包含：形成一遮罩層於該基底之第一表面；圖案化該遮罩層；以及以該遮罩層為一第一遮罩，蝕刻該基底之該第一表面部分之該邏輯元件區以形成該第三溝渠。
4. 如申請專利範圍第3項所述之製作微機電麥克風的方法，其中該 遮罩層包含一墊氧化層和一氮化矽層由下至上堆疊。
5. 如申請專利範圍第3項所述之製作微機電麥克風的方法，其中該等第一溝渠之形成方式包含：圖案化該遮罩層；以及以該遮罩層為一第二遮罩，蝕刻該基底之該第一表面部分之該微機電元件區以形成該等第一溝渠。
6. 如申請專利範圍第5項所述之製作微機電麥克風的方法，其中形成該絶緣材料於該等第一溝渠之步驟包含；形成該絶緣材料覆蓋該基底之該第一表面並同時填入該等第一溝渠和該第三溝渠；以該遮罩層作為停止層，平坦化該絶緣材料；以及移除該遮罩層。
7. 如申請專利範圍第1項所述之製作微機電麥克風的方法，其中在形成該第二溝渠之前，該方法另包含：於該基底之該第一表面之該邏輯元件區內形成一邏輯元件；以及形成至少一介電層於該基底之該第一表面、該邏輯元件以及該絶緣材料上，其中該介電層中設有複數個金屬內連線和一隔膜，該邏輯元件係藉由該等金屬內連線和該隔膜電連結。
8. 如申請專利範圍第7項所述之製作微機電麥克風的方法，其中在 移除該等第一溝渠中之該絶緣材料時，亦移除該微機電元件區上的部分之該介電層。
9. 如申請專利範圍第7項所述之製作微機電麥克風的方法，其中在該等金屬內連線和該隔膜完成之後及形成該第二溝渠之前，該方法另包含：薄化該基底之該第二表面；以及形成一氧化矽層於該基底之該第二表面。
10. 如申請專利範圍第1項所述之製作微機電麥克風的方法，其中在蝕刻該基底之該第二表面形成該第二溝渠時，係利用位於各該第一溝渠中之該絶緣材料為停止層。
11. 如申請專利範圍第1項所述之製作微機電麥克風的方法，其中各該第一溝渠之深度為20微米。
12. 如申請專利範圍第1項所述之製作微機電麥克風的方法，其中各該第一溝渠之間相距3至20微米。
13. 如申請專利範圍第2項所述之製作微機電麥克風的方法，其中該第三溝渠之深度小於1微米。