CN108495810A - 简化的mems装置制造工序 - Google Patents

简化的mems装置制造工序 Download PDF

Info

Publication number
CN108495810A
CN108495810A CN201680069999.2A CN201680069999A CN108495810A CN 108495810 A CN108495810 A CN 108495810A CN 201680069999 A CN201680069999 A CN 201680069999A CN 108495810 A CN108495810 A CN 108495810A
Authority
CN
China
Prior art keywords
substrate wafer
mems
mems device
layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680069999.2A
Other languages
English (en)
Other versions
CN108495810B (zh
Inventor
罗曼·古铁雷斯
托尼·唐
刘晓磊
马修·恩格
王桂芹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maestro Microelectronics Nanjing Co ltd
Original Assignee
Mcmus Drives Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mcmus Drives Ltd filed Critical Mcmus Drives Ltd
Priority to CN202310651515.7A priority Critical patent/CN117658055A/zh
Publication of CN108495810A publication Critical patent/CN108495810A/zh
Application granted granted Critical
Publication of CN108495810B publication Critical patent/CN108495810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00515—Bulk micromachining techniques not provided for in B81C1/00507
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0095—Aspects relating to the manufacture of substrate-free structures, not covered by groups B81C99/008 - B81C99/009
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/033—Comb drives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056—Releasing structures at the end of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)

Abstract

提供了一种简化的MEMS制造工序和MEMS装置，允许制造更便宜和更轻的MEMS装置。该工序包括将多个孔或其它特征图案蚀刻到MEMS装置中，然后蚀刻掉下面的晶片，使得在蚀刻工序之后，MEMS装置是所需的厚度并且单独的模具被分离，从而避免晶片减薄和模具切割的额外步骤。通过将沟槽蚀刻到衬底晶片中，并用MEMS基材将其填充，具有较大力的精密较高的MEMS装置可以被制造。

Description

简化的MEMS装置制造工序
相关申请的交叉引用
本专利申请要求先前于2015年9月30日递交的名称为“简化的MEMS装置制造工序”、申请号为14/872,094的美国专利申请的优先权。该专利申请的全部内容通过引用并入本文中。
技术领域
所公开的技术一般涉及一种半导体装置制造，并且更具体地，一些实施方式涉及一种微机电系统(MEMS)的制造。
背景技术
自20世纪后期以来，绝缘硅(SOI)晶片一直是用于制造微机电系统(MEMS)的梳状驱动装置的传统技术。SOI晶片包括设置在两层硅之间的二氧化硅层。作为绝缘体，二氧化硅或硅石可以减少微电子装置中的短沟道效应。
它允许由薄装置层的单晶硅制造的可移动结构。为了释放机械结构，蚀刻的硅结构的侧壁被钝化。通过在处理晶片硅中使用各向同性蚀刻，然后结构被蚀刻并且其端部被释放。在此过程中，结构宽度决定结构是可移动还是保持固定。由于钝化层上的各向同性蚀刻的限制，结构或手高(finger height)通常很薄。
发明内容
根据所公开技术的各种实施方式，提供了一种制造MEMS装置的方法。该工序结合了可通过表面微加工获得的结构设计的灵活性与制造体积微加工的容易性。起始晶片可以是SOI晶片、腔SOI晶片或规律的大块衬底晶片。将深沟槽蚀刻到起始衬底晶片中并涂覆绝缘体，从而形成底部绝缘层，该底部绝缘层提供了下面的衬底晶片与待沉积的MEMS材料层之间的分隔。绝缘体与规律的钝化层不同，它是热生长氧化物，因此可以承受更长的蚀刻时间。通过以特定图案沉积薄层材料，MEMS装置被构建在SOI或cSOI晶片的晶片或装置晶片的顶部上。在沉积所有材料层之后(取决于设计)，在单个或多个阶段的蚀刻工序中蚀刻指定位置的晶片。蚀刻工序去除基部下方的晶片材料，将MEMS装置与下面的衬底晶片或处理晶片分离。在各种实施方式中，蚀刻工序还可以蚀刻掉材料的牺牲层，在整个MEMS装置与衬底晶片释放的同时或者作为蚀刻的第二阶段解放或“释放”MEMS结构。沟槽和蚀刻工序导致MEMS装置具有期望的厚度，减少了执行晶片减薄的需要。另外，分离工序可以将各个MEMS装置模具彼此分开，减少了对单独切割过程的需要。在一些实施方式中，各向异性蚀刻可被设计成蚀刻掉MEMS装置的牺牲层，释放诸如悬臂梁和梳形驱动器之类的结构。因此，复杂的MEMS装置制造被简化了，可以制造非常深的梳齿以提供更大的力。
另外，根据本发明的各种实施方式针对一种微调MEMS装置的结构特性的方法。具有多种结构几何形状的MEMS网格可以通过在MEMS装置表面上的特定区域中蚀刻出孔而在制造过程中形成。构成MEMS网格的孔的布置、形状、尺寸和数量可以被配置为允许精确控制MEMS装置的结构特性。
根据所公开技术的实施方式，提供了一种MEMS装置制造方法。该方法包括将多个孔各向异性地蚀刻到衬底晶片中，并且通过多个孔，各向同性地蚀刻到衬底晶片中，以将MEMS装置与衬底晶片释放。
通过下面的详细描述并结合附图，所公开的技术的其它特征和方面将变得显而易见，其中附图作为示例示出了根据所公开的技术的实施方式的特征。发明内容不旨在限制本文所述的任何实施方式的范围，本发明保护的范围仅由所附权利要求限定。
附图说明
根据一个或多个各种实施方式，参照以下附图详细描述本文公开的技术。仅用于说明的目的而提供附图，并且仅描绘所公开的技术的典型或示例性实施方式。提供这些附图是为了便于读者理解所公开的技术，并且不应被视为限制其广度、范围或适用性。应该注意的是，为了清楚和易于说明，这些附图不一定按比例绘制。
图1是根据本发明的用于MEMS装置的示例性制造方法的流程图。
图2A、图2B和图2C示出了根据本发明的示例性制造方法的示例性沟槽蚀刻工序。
图3A、图3B和图3C示出了根据本发明的示例性制造方法的示例性沟槽填充工序。
图4A、图4B和图4C示出了根据本发明的示例性制造方法的示例性绝缘层图案化工序。
图5A和图5B示出根据本发明的示例性制造方法的示例性沉积和图案化工序。
图6A、图6B和图6C示出了根据本发明的示例性制造方法的示例性分离工序。
图7A是根据本发明制造的示例性MEMS装置的一部分的顶视图。
图7B是图7A的顶视图的横截面图。
图8示出了根据本发明的边界沟槽的示例性蚀刻。
图9A和图9B示出了根据本发明不同深度的沟槽形成的示例性工序。
图10A、图10B和图10C示出了根据本发明的用于在与衬底晶片分离之后固定MEMS装置的示例性机构。
图11A和图11B示出了根据本发明的用于在与衬底晶片分离之后固定MEMS装置的另一示例性机构。
图12示出了根据本发明的示例性MEMS网格。
图13示出了根据本发明的另一示例性MEMS网格。
图14示出了根据本发明的另一示例性MEMS网格。
图15示出了根据本发明的另一示例性MEMS网格。
图16示出了根据本发明的另一示例性MEMS网格。
图17示出了根据本发明的另一示例性MEMS网格。
图18示出了根据本发明的另一示例性MEMS网格。
图19示出了根据本发明的MEMS执行器中实现的具有用于孔的形状的组合的示例性MEMS网格。
图20示出了根据本发明的示例性MEMS网格图案的俯视图。
图21示出了根据本发明的将MEMS装置从下面的衬底晶片分离之后的示例性MEMS网格图案的另一俯视图。
图22是根据本发明的具有多个路由层的示例性MEMS装置的横截面图。
图23是根据本发明在MEMS装置中形成多个路由层的示例性方法的流程图。
附图并非旨在穷举或将本发明限制于所公开的精确形式。应该理解的是，本发明可以通过修改和改变来实施，并且所公开的技术仅由权利要求及其等同物限制。
具体实施方式
本文公开的技术的实施方式针对用于制造MEMS装置的装置和方法。更具体地，本文公开的技术的各种实施方式涉及用于MEMS装置的配置和制造工序。如下面将更详细描述的，根据本发明的装置和方法减少了与MEMS装置制造相关联的成本、使得来自操作和处理的损害最小化、导致更轻的MEMS装置，并且允许微调MEMS装置的结构特征。
传统上，MEMS装置的制造使用SOI晶片。SOI晶片为MEMS制造商提供制造技术上的灵活性。SOI晶片结合了体微加工的性能和制造方面的优势，其中通过蚀刻到衬底中形成结构，其中梳体结构和平面内操作(尤其是表面微加工)，其中通过在衬底的顶部上沉积薄层材料而形成该结构。MEMS制造商可以蚀刻到顶部硅层来形成结构，并且可以利用掩埋的绝缘层作为牺牲层来脱离梳状物和梳状结构。在其它情况下，MEMS制造商可以使用作为电隔离体的绝缘层来蚀刻到MEMS装置的两侧。
SOI晶片为MEMS制造商提供控制MEMS制造的若干参数的能力。构成SOI晶片的上述层允许通过顶层和底层蚀刻和/或晶片减薄来精确控制膜厚度。此外，在制造过程期间，硅层提供额外的支撑以限制MEMS装置的扭曲，而二氧化硅绝缘层提供了以下的优点，例如内置牺牲材料层，以缓解MEMS装置的“释放”。而且，绝缘层提供对MEMS装置电阻率的附加控制。
MEMS设计者可以使用绝缘层作为牺牲层，其在制造之后被蚀刻掉以“释放”MEMS结构，诸如悬臂梁。绝缘层(被掩埋)也起到自然蚀刻终止的作用，这意味着制造商可以选择具有特定顶层厚度的SOI晶片。此外，绝缘层在顶层和底层之间提供电隔离。
对于具有或不具有空腔的SOI晶片，晶片减薄是必要的工序。晶片减薄的两种最常见的方法是传统研磨、或减薄以及化学机械平坦化(CMP)。传统减薄使用研磨轮将材料从硅晶片上去除。将研磨轮施加到晶片上，直到达到所需的厚度。CMP使用研磨化学浆料和抛光垫。化学浆料在晶片上侵蚀，而抛光垫除去多余的材料，而留下平坦光滑的表面。
由于在单个晶片上制造多个MEMS装置(像大多数半导体制造)，因此这些装置需要彼此分离。传统模具制备可以使用湿式或干式过程，其通过划片然后破损、使用切割锯机械切割、或激光切割。然而，模具制备可以会导致MEMS装置的碎裂和毁坏，并可以在装置上施加振动荷载。另外，模具制备和晶片减薄工序的每一者都需要在制造过程中额外进行晶片处理；这增加了处理不当的可以性。
根据本发明的制造工序克服了传统MEMS制造工序的这些和其它缺点。
图1是根据本发明的MEMS装置的示例性制造工序100的流程图。为了便于解释，将结合图1参考图2A-图6C。
在110处，将沟槽蚀刻到衬底晶片中，衬底晶片可以是体晶片、SOI晶片和cSOI晶片。沟槽(一旦制造完成，其将被填充)为MEMS装置提供结构支撑。另外，在各种实施方式中，沟槽可以为电气路由提供电触点。
图2A、图2B和图2C示出了将沟槽蚀刻到衬底中的示例性方法，衬底可以在110处使用。如图2A所示，将光刻胶材料层或抗蚀剂220沉积到衬底晶片210上。在各种实施方式中，衬底晶片210可以是半导体材料的体晶片、SOI晶片和cSOI晶片。半导体材料的一些非限制性的例子包括：硅；砷化镓；锗；氮化镓。如本领域技术人员显而易见，衬底晶片210可以是适合作为半导体和MEMS制造中的衬底的任何材料。在衬底晶片210的表面上沉积光刻抗蚀剂220层。为了确保沟槽被蚀刻在期望的位置，使用掩模以期望的图案施加抗蚀剂220。在制造期间，未被抗蚀剂220保护的衬底晶片210的那些区域将被去除。
在一些实施方式中，在蚀刻沟槽之前，可以在抗蚀剂220下方施加保护材料层(未示出)。在各种实施方式中，保护材料可以是氧化硅或氮化硅。在各种实施方式中，保护材料可以是掩模。在各种实施方式中，保护材料可以是具有超慢蚀刻速率的材料，以帮助保护由抗蚀剂220保护的衬底晶片210的区域。在各种实施方式中，保护层可用于解决所使用的蚀刻化合物的蚀刻速率的任何矛盾。类似于下面关于图3所述的绝缘层的应用，保护层可以被施加到衬底晶片。
如图2B所示，在施加了抗蚀剂220之后，将沟槽230蚀刻到衬底晶片210中。在各种实施方式中，干蚀刻技术可用于蚀刻掉衬底材料210。在一些实施方式中，溅射蚀刻可用于形成沟槽230。在各种实施方式中，可以使用深反应离子蚀刻(DRIE)工序。DRIE形成深入渗透、倾斜侧壁，并实现高高宽比。在其它实施方式中，可以使用其它干法蚀刻方法，诸如反应离子蚀刻(RIE)。在各种实施方式中，可以使用各向异性湿法蚀刻工序来蚀刻沟槽230。如图2C所示，在蚀刻沟槽230之后，从衬底晶片210去除抗蚀剂220。
类似的沟槽蚀刻已被用于体硅晶片中的“悬浮沟槽隔离”。悬浮沟槽隔离是一种在体硅晶片内形成隔离区的技术，该技术实现与SOI晶片技术中可用的类似隔离。如传统使用的那样，将沟槽蚀刻到硅晶片中并且随后填充绝缘材料，诸如氮化硅。沟槽用于提供直接蚀刻到体硅晶片中的MEMS结构之间的水平隔离。
然而，以这种方式使用沟槽不需要模具准备。如上所述，通常在同一硅晶片上制备多个MEMS装置。上述悬浮沟槽隔离方法仍然需要模具制备，因为实际的硅晶片被用于MEMS装置中。如果没有适当选择硅晶片来提供适当的尺寸，则仍然可以需要进行晶片减薄。而且，所形成的MEMS装置包括硅晶片材料，隔离沟槽仅在蚀刻到硅晶片中的MEMS结构之间提供水平隔离。根据本发明的技术的制造工序独立于下面的硅晶片的而形成MEMS装置，其中沟槽表示MEMS结构本身。根据本发明，悬浮沟槽隔离是不必要的并且不适用于制造MEMS装置。
回头参照图1的示例性流程图，在将沟槽蚀刻到衬底晶片中之后，在120处将绝缘层施加到衬底晶片。使用绝缘层来将衬底晶片与尚未被沉积的材料薄膜机械地和电性隔离以形成MEMS装置。绝缘层提供了许多好处。绝缘层用作边界，将包括MEMS装置的即将沉积的层与下面的衬底晶片分开。这与上面讨论的悬浮沟槽隔离方法不同，后者仅提供蚀刻到衬底晶片中的MEMS结构之间的隔离。如稍后将会看到的，绝缘层还有助于所得到的MEMS装置与下面的衬底晶片的分离工序。
在各种实施方式中，绝缘层覆盖衬底晶片的所有暴露表面，包括在步骤110制造的沟槽的内壁。以这种方式，大多数以后沉积的材料薄膜将接触衬底晶片。在其它实施方式中，绝缘层可以不覆盖衬底晶片的整个表面。
在一些实施方式中，绝缘层可以通过氧化或氮化在衬底晶片上生长。例如，如果衬底晶片是硅晶片，则氧化将导致在衬底晶片上形成二氧化硅层，通常称为热氧化物。热氧化物取代了衬底晶片中的部分硅。在某些情况下，被热氧化物取代的硅层可以高达热氧化物深度的46％。
在其它实施方式中，可以通过沉积方法将绝缘层沉积在衬底晶片上。沉积方法的一些非限制性例子包括：原子层沉积；低压化学气相沉积(LPCVD)；等离子体增强化学气相沉积(PECVD)；外延；溅射；脉冲激光配置(PLD)；或其它沉积方法。
回头参考图1的示例性流程图，沟槽在130时填充。填充沟槽为MEMS装置提供结构支撑。图3A和图3B示出了填充沟槽230的示例性工序。如图3B所示，MEMS基材330被沉积到衬底晶片210。如上关于120所讨论的沉积的绝缘层在图3A中显示为绝缘体320。MEMS基材330机械强度应该很大。MEMS基材330的非限制性示例包括：多晶硅；锗；铝；钛；金属合金；等等。在各种实施方式中，MEMS基材330可以是导电材料。
在一些实施方式中，MEMS基材330可以被掺杂以调整材料的电特性。在各种实施方式中，可通过LPCVD、PECVD、外延、溅射、PLD、原子层沉积、阴极电弧物理气相沉积(电弧-PVD)、热蒸发或任何其它合适的沉积方法来沉积MEMS基材330。
在各种实施方式中，在沟槽填充工序之后，MEMS基材330可以不具有光滑表面。不均匀性可以对后续层沉积形成不利影响，并导致MEMS装置表面不均匀。因此，在一些实施方式中，可以通过平面化去除MEMS基材330以确保光滑表面，如图3C所示。在一些实施方式中，平坦化可以使用毯式蚀刻方法来执行。在各种实施方式中，平面化可以通过IE、CMP或两者的组合来执行。在一些实施方式中，平面化可去除未包含在沟槽230的边界内的所有MEMS基材330，其中沟槽的顶部边界将是沟槽开口与绝缘体320齐平的位置。
回头参考图1，在140处将第二绝缘层施加到衬底晶片。第二绝缘层的施加方法可以类似于上面关于120所述的第一绝缘层的施加。
如将在下面变得更清楚，在各种实施方式中留下衬底晶片表面的暴露部分是有益的。因此，在一些实施方式中，第二绝缘层可以以与用于在110处形成沟槽的图案化类似的方式来图案化。图4A、图4B和图4C示出了示例性图案化工序。如图4A所示，第二绝缘层420被施加到衬底晶片210。第二绝缘层420覆盖用于在130处填充沟槽的MEMS基材330。在一些实施方式中，第二绝缘层420可以是在120处施加的材料相同的材料。在其它实施方式中，第二绝缘层420可以是不同类型的绝缘材料。如图4B所示，抗蚀剂440沉积在第二绝缘层420上。其中沉积抗蚀剂440的图案可以不同于在110处的图案以用于形成沟槽。在一些实施方式中，第二绝缘层420的图案可以与用于沟槽的图案基本相同。在各种实施方式中，用于第二绝缘层420的图案可以暴露由在110中使用的图案保护的一些或所有区域以制造沟槽。在图4B所示的示例中，抗蚀剂440被图案化以保护沉积在三个内部沟槽与第五沟槽的顶部之间的第二绝缘层420，但是使第二绝缘层420的其余部分暴露。
图4C示出了蚀刻工序的结果。如所说明，在未被抗蚀剂440覆盖的区域中去除第二绝缘层420。在一些实施方式中，蚀刻工序可经设计以从暴露的区域去除第一绝缘层320和第二绝缘层420，从而在区域450中看到使得衬底晶片210的表面暴露。如下所述，以这种方式，绝缘层将不会干扰180的蚀刻工序。
回头参考图1的流程图，可以在150处将第一导电层沉积在衬底晶片上。使用表面微加工制造的MEMS装置包括沉积在彼此顶部上的材料的薄层，以形成不同的组件，不同组件被设计成提供以微型包装形式的整个系统。对于具有不同导电材料层的MEMS装置(诸如致动器)，允许在装置的不同致动区域之间进行隔离。薄膜可以以几种方式沉积。在一些实施方式中，可以使用物理或化学沉积方法来沉积第一导电层。沉积方法的一些非限制性示例包括：物理气相沉积(PVD)；阴极电弧沉积(电弧-PVD)；电子束PVD(e-束)；蒸发沉积；溅射；热汽化；低压化学气相沉积(LPCVD)；等离子体增强CVD(PECVD)；外延；电镀；原子层沉积。
图5A和图5B中示出了第一导电膜530在衬底晶片210上的沉积和图案化工序的例子。如图5A所示，第一导电膜530被沉积在衬底晶片210的顶部上。在一些实施方式中，第一导电材料530可以是与用于在步骤130处填充沟槽的材料不同的材料。在其它实施方式中，第一导电层530和沟槽材料可以是相同的材料。任何适用于半导体装置的导电材料适合用作第一导电层530。在一些实施方式中，第一导电层530可以包括以下中的一个或多个：多晶硅；砷化镓；铝；钨；钛；铜；锌；铅；锡；锗；或其它金属。在一些实施方式中，可以使用金属合金。在各种实施方式中，用作第一导电层530的材料可以被掺杂以调整材料的电特性。
在一些实施方式中，第一导电层530可以包括多层导电材料，如在半导体制造中使用的多层导电材料。这种多层导电材料包括用作抗粘滞层(旨在抵制衬底和MEMS结构之间的表面粘附力的影响)和顶层(意为导电层)的底层。用作多层导电材料中的下层的材料的非限制性例子包括：钛；镍；铬，氮化钛；等等。用作多层导电材料中顶层的材料的非限制性例子包括：铝；金；铜；等等。在各种实施方式中，可以基于其防止“尖峰”的能力来选择下面的材料，其中导电材料渗透到衬底材料中并导致短路。
第一导电膜530可以被图案化以在MEMS装置内形成离散组件。图案化工序可以类似于上面关于110和140所讨论的图案化工序。尽管没有示出抗蚀剂图案，但是图5A和图5B的比较示出了所利用的抗蚀剂图案。在一些实施方式中，第一导电膜530可以从相同区域去除，在该相同区域中，在140中去除第二绝缘层。
图5B中所示的示例性图案示出了第一导电层530连接三个内部沟槽。另外，第一导电膜530的条540位于图5B的右侧的沟槽的顶部但与沟槽电隔离。在一些实施方式中，可以通过相应地使得绝缘层420和第一导电膜530图案化以形成期望路线之间的电隔离，同时保持MEMS装置的所有组件之间的机械连接。
尽管已经描述了关于图5A-图B中所示的第一导电膜530的沉积和图案化工序的示例性工序，但是可以利用在MEMS装置的多个部分之间形成互连的其它工序。在各种实施方式中，可以使用线路的后端(BEOL)来形成第一导电膜530。
回头参考图1的流程图，在160处，将第三绝缘层施加到第一导电层和衬底晶片。可以以类似于上面讨论的其它绝缘层的方式对第三绝缘层进行图案化。第三绝缘层可以用于进一步将第一导电层与后续导电层隔离，或者为不同层之间的电连接提供区域。
在施加第三绝缘层之后，可以在170处将第二导电膜沉积在衬底晶片上。上面关于图5A、图5B、图5C和150的相同讨论适用于第二导电膜的沉积。
在MEMS装置需要多于两个导电层的情况下，可以重复示例性制造工序140-170，直到MEMS装置所需的所有层已经沉积在衬底晶片上。这个工序是可扩展的，以适应MEMS设计人员的需求。
在构造MEMS装置之后，可以在180处将装置从衬底晶片释放。在各种实施方式中，在180的分离工序可以包括两个蚀刻工序-各向异性蚀刻和各向同性蚀刻。图6A、图6B、图6C中示出了示例性分离工序。图6A示出了示例性双导电层制造的结果。来自160的第三绝缘层620(图1)和第二导电膜640被示出了。在所示的示例中，第二导电膜640和第一导电膜530被示出为机械和电连接(它们之间没有绝缘层620)。
如图6B所示，第一各向异性蚀刻被执行。如在所示示例中可以看出的，各向异性蚀刻出现在示例性工序期间衬底晶片210的表面保持暴露的区域中。以这种方式，图6B中所示的取向蚀刻可以用较小的复杂度来完成，因为仅有需要蚀刻的单一材料。这种各向异性蚀刻导致MEMS装置中的多个孔650。由于材料已从装置上去除，因此这会导致重量更轻的MEMS装置。孔的位置和形状包括“MEMS网格”，MEMS设计者可以操纵这些“网格”以获得整个装置的所需结构特性或MEMS结构和区域的不同结构特性。下面关于图12-图19更详细地讨论MEMS网格。
图6C示出了分离工序的各向同性蚀刻。由于设置在MEMS装置中的MEMS网格，可以进行各向同性蚀刻。这些孔提供了将各向同性蚀刻剂有效地引入到衬底晶片210的区域中的能力，导致对各向同性蚀刻工序的更大程度地控制。在各向同性蚀刻期间，连接至第一绝缘层320的衬底晶片210材料被蚀刻掉，从而将MEMS装置从衬底晶片210释放。在一些实施方式中，衬底晶片210的部分660可保留以给MEMS装置提供额外的结构支撑。
在各种实施方式中，可通过使用单一蚀刻(例如各向同性蚀刻或具有适当高宽比的各向异性蚀刻)来进行分离工序。在这样的实施方式中，根据需要，MEMS装置既可以与衬底晶片分离，也可以在蚀刻掉的填充沟槽之间具有多余材料。
在一些实施方式中，各向同性蚀刻还可以在将MEMS装置从衬底晶片分离的同时执行MEMS制造的“释放”部分。在表面微加工MEMS制造中，在制造过程中，通过牺牲材料层来支撑移动结构(诸如悬臂)。牺牲层通常是绝缘层。为了有一定范围的运动，牺牲层必须被蚀刻掉，脱离该结构以使其移动。在传统的MEMS制造中，释放步骤必须在晶片减薄和切割工序之后进行。在一些实施方式中，该释放步骤可以利用图1的180处的分离工序的各向异性蚀刻来完成。各向异性蚀刻可以被配置为具有适当的高宽比，以确保牺牲层被去除而不会影响MEMS结构。在这样的实施方式中，MEMS装置将不仅与衬底晶片分离，而且还将被“释放”。在各种实施方式中，释放步骤可通过图1的180处的分离工序的各向同性蚀刻来实现。在各种实施方式中，脱离步骤可通过图1的180处的分离工序的每个部分来完成。因此，本发明的实施方式使得能够直接从衬底晶片使用拾取和放置机器，因为一旦与晶片分离，MEMS装置将准备好待用。
图7A显示根据本发明制造的示例性MEMS装置的一部分的顶视图。如图7A所示，在图1的110处蚀刻到衬底晶片中的沟槽的形状可以变化。在一些实施方式中，沟槽710可以是围绕区域720的正方形、圆形或其它形状的沟渠。在一些实施方式中，区域720是图1的示例性工序的分离工序180期间蚀刻掉的衬底晶片的暴露表面，导致孔740。在一些实施方式中，沟槽730可以是狭槽。在各种实施方式中，狭槽730可以是直的、弯曲的或一些其它形状。
图7B是来自图7A的顶视图的横截面图。如图7B所示，区域750中包括的导电层和绝缘层位于槽沟730的顶部。在一些实施方式中，槽沟730可用于提供额外的结构支撑。在一些实施方式中，槽沟730可用于提供MEMS装置的两个电隔离部分之间的连接。
在一些实施方式中，各向同性蚀刻可被设计成导致具有期望厚度的MEMS装置，而不需要任何晶片后的减薄处理。因此，通过消除进行额外的晶片减薄步骤的需要来实现所需的厚度来简化制造。此外，180处的分离工序不仅可以将MEMS装置与衬底晶片分开，而且还可以将各个MEMS模具彼此分开。在这样的实施方式中，如图8所示，可以将各向异性蚀刻工序配置成围绕MEMS装置的尺寸蚀刻到衬底晶片中。以这种方式，各向异性蚀刻将导致MEMS装置810和衬底晶片820之间的边界开口830，从而不仅使MEMS装置从下面的衬底晶片820脱离，而且使MEMS装置从侧面脱离。因此，由于MEMS装置模具完全脱离衬底晶片，故额外的模具准备步骤是不必要的。
除了形状变化之外，沟槽的尺寸也可以变化。通过加宽沟槽，可以进行更深的蚀刻。图9A和图9B说明了这种技术。在各种实施方式中，如图9A所示，沟槽902、904比沟槽906、908宽。在蚀刻工序期间，沟槽902、904将具有更大的深度以达到与沟槽906、908相等的高宽比。因此，如图9B所示，深度导致突起910、912。在一些实施方式中，当MEMS装置被包括在装置封装中时，突起910、912可用于提供MEMS装置与其它组件(诸如电路板)之间的分隔。这种用途的非限制性示例可以是在运动图像传感器封装中的MEMS装置和电路板之间提供分离，如在2015年4月21日提交的、名称为“运动图像传感器封装”、审查中的美国专利申请序列号14/692,662中公开的用于光学图像稳定(OIS)的运动图像传感器封装。
在从衬底晶片分离之后，MEMS装置可以落到衬底晶片上或弹出并脱离位置，导致MEMS装置的损坏。图10A和图10B示出了在图1的180的分离工序之后保持模具弹出的示例性方法。如图10A所示，一个或多个条带1010安置在MEMS装置1020上方。当发生分离时，牺牲层(未示出)被蚀刻掉，使得一个或多个带1010保持连接到衬底晶片1030，并且如图10B所示，被定位在MEMS装置1030上而不接触。以这种方式，防止MEMS装置1020弹出并且可以被损坏。如果MEMS装置1020要向上移动，则其可以与一个或多个条带1010接触，从而防止MEMS装置1020完全弹出位置。一个或多个条带1010可以以这样的方式放置，使得MEMS装置1020的重要MEMS结构不会受到影响，并且MEMS装置1020可以行进的距离最小，以防止由于停止功能一个或多个条带1010而带来的损坏。在一些实施方式中，一个或多个条带1010可以在沉积期间在图1的140和/或160处沉积。在一些实施方式中，一个或多个条带1010可以由与第一或第二导电膜相同的材料制成。在各种实施方式中，一个或多个条带1010可以位于MEMS装置1020的每个拐角处，以避免MEMS装置1020部分弹出。在其它实施方式中，条带1010可以沉积到并非MEMS装置1020的全部拐角。当MEMS装置已被拾取时，该条带也可以牢固地附接到两侧并且在专门设计的北部区域处断裂。
在各种实施方式中，一个或多个条带1010可被配置为防止MEMS装置1020掉落到衬底晶片1030上。如图10C所示，一个或多个条带1010可沉积在MEMS装置1020上，并且牺牲层可以安置在一个或多个条带1010的末端和衬底晶片1030之间。在分离之后，牺牲层被蚀刻掉，从衬底晶片1030分离一个或多个条1010。如果MEMS装置1020将落下时，一个或多个条带1010会接触衬底晶片1030，从而防止MEMS装置1020落在衬底晶片1030的下面部分的顶部上。在各种实施方式中，可以采用图10B和图10C中所示的一个或多个条带1010的组合。
图11A-图11B示出了另一个示例性机构，用于防止MEMS装置在与衬底晶片分离之后掉落到衬底晶片上。如图11所示，一个或多个接片(tab)1110沉积在MEMS装置1120上。在分离之后，如果MEMS装置1120掉落，则一个或多个接片1110将安置在基片晶片1130的一部分上，从而防止MEMS装置1120掉落到下面的衬底晶片上。图11B是图11A的示例配置的横截面图。在一些实施方式中，可以在图1的示例性工序的140和/或160期间沉积一个或多个接片1110。在一些实施方式中，一个或多个接片1110可以由与第一或第二导电膜相同的材料制成。
如上面所讨论的，根据本发明的MEMS装置的表面呈现特定图案。这种图案在本文被称为MEMS网格。根据本发明的具有MEMS网格的MEMS装置更轻，因为在成品MEMS装置中剩下较少材料。传统工序(类似于使用SOI晶片或悬浮沟槽隔离方法的那些工序)在MEMS结构中保留下面的衬底晶片的部分，从而导致附加材料更大的重量。
然而，根据本发明的MEMS网格由于存在较少量的材料提供支撑而可能导致对结构完整性的负面影响。然而，发明人已经发现，通过操纵MEMS网格的参数(例如用于定义沟槽的形状或形状以及沟槽的对准)，可以微调MEMS装置的结构特性。通过调整MEMS网格的参数，可以在不牺牲所需的结构和机械特性的情况下制造更轻的MEMS装置，并且在一些情况下提供机会以对前面不可行的方式调整MEMS装置内的特定MEMS结构的结构和机械特性。
本发明的MEMS网格不同于MEMS制造中使用的其它网格，例如上面讨论的悬浮沟槽隔离。在这些其它制造方法中，网格仅用于使得脱离某些结构。然而，如贯穿本发明所讨论的，所得到的装置利用下面的衬底，因此对MEMS装置的结构完整性的影响较小。根据本发明的MEMS网格是分离工序的结果，由此MEMS装置从下面的衬底晶片释放。因此，网格不仅用于帮助脱离MEMS结构，而且实际上形成MEMS装置本身的结构部分。
MEMS网格可以包括许多不同的形状和配置。在一些实施方式中，如图12所示，MEMS网格可以包括多个圆形孔。在一些实施方式中，如图13所示，MEMS网格可以包括多个正交配置的方孔。在一些实施方式中，如图14所示，MEMS网格可以包括旋转45度的正交网格配置的多个方孔。在一些实施方式中，如图15所示，在一些实施方式中，MEMS网格可以包括多个三角形孔。在一些实施方式中，如图16和图17所示，MEMS网格可以包括蜂窝形状的多个孔。在一些实施方式中，如图18所示，MEMS网格可以包括多个狭槽。在其它实施方式中，可以使用其它几何形状。每个形状可以提供不同程度的弯曲刚度。例如，狭槽形状提供了更大的刚度，以垂直于狭槽的短边缘施加比垂直于狭槽的长边缘的力。
在一些实施方式中，可以使用这些形状中的一个或多个的组合来实现MEMS装置的期望的结构特性。图19示出根据本发明的具有用于孔的形状的组合的MEMS致动器1900的一部分。MEMS网格的布局可以基于MEMS装置的特定部分所需的特定结构特性来设计。例如，图19示出了MEMS致动器1900的一部分。MEMS致动器1900可以包括MEMS网格，其中第一几何图案(即狭槽)设置在挠曲件1910上。在一些实施方式中，可以使用狭槽，因为挠曲件可能需要在一个方向上相对于另一个方向更大的刚度。在其它实施方式中，可以使用其它图案以实现相同t水平的。第二几何图案(即正方形)可以设置在MEMS装置的内框架1920上。根据第一几何图案和第二几何图案可以蚀刻包括MEMS装置的多个孔。
在一些实施方式中，MEMS装置的结构特性可以取决于MEMS网格的孔的取向。例如，如果将蜂窝形状用于MEMS网格的孔，则蜂窝可以如图16所示的L方向取向或如图17所示的W方向取向。取向上的差异导致该结构在W方向取向上比L方向取向更柔软，而不增加MEMS网格的面积。另一个例子在图13和图14中示出。两个图都示出了正交配置，其是方形孔的配置。在图13中，这些孔以标准的正交配置布置。每个孔的侧面被配置为使得任何垂直力都将分布在侧面的整个长度上。如图14所示，当旋转45度时，MEMS网格呈现菱形形状。在这个示例性取向中，MEMS网格上的任何垂直力只会影响菱形孔的顶点。每个取向都会导致不同的结构和机械性能。
MEMS网格孔的不同形状和方向的测试说明了根据选择MEMS网格类型，结构性质的差异。下表包含图13-图16所示的四个MEMS网格的测试数据。图13是正方形形状的MEMS网格，其中孔以正交网格布置。图14示出了三角形形状的MEMS网格，其中孔以等网格形式布置。图15示出了L方向取向上的蜂窝状MEMS网格。图16示出了W方向取向上的蜂窝状MEMS网格。
网格类型 弯曲刚度比 面积比
等网格 0.447 0.615
正交网格 0.454 0.588
蜂窝网格(L) 0.402 0.574
蜂窝网格(W) 0.302 0.574
刚度比是MEMS网格类型的刚度测量值与实心梁的刚度测量值的比值。比值越大，网格刚性越大。可以看出，每种类型的网格提供了不同等级的刚度。
在一些情况下，MEMS网格中的多个孔可以被进一步改进以进一步操纵结构特性。在一些实施方式中，孔可以填充有阻尼材料以吸收由MEMS装置的突然移动引起的震动，或者由MEMS装置的运动自身的悬臂和/或梳齿引起的震动。在各种实施方式中，一些孔可以用阻尼材料填充。在其它实施方式中，所有的孔可以用阻尼材料填充。在一些实施方式中，阻尼材料可以是粘弹性材料、橡胶、泡沫、聚氨酯或一些其它阻尼材料。
如上所述，根据本发明的工序的实施方式制造的MEMS装置和根据本发明的MEMS网格由于去除了下面的衬底材料而导致了更轻的MEMS装置。由于存在较少的材料，机械地连接必须电隔离的MEMS结构变得困难，因为其中可以使用隔离技术(例如上面讨论的悬浮沟槽隔离技术)而导致材料较少。然而，通过改进MEMS网格的设计，不仅可以操纵MEMS装置的结构特性，而且可以形成机械连接但电隔离的路由层。
图20示出了根据本发明的实施方式的用于机械连接但电隔离的MEMS装置的MEMS结构的示例MEMS网格图案2000的俯视图。图20中描绘的示例性MEMS网格图案示出了沟槽布局2010，其包括多个正方形。尽管示出为定义正方形，但是类似于上面关于MEMS网格讨论的不同几何配置，沟槽布局2010可以在各种实施方式中包括其它几何形状。当覆盖在衬底晶片2050上时，沟槽布局2010限定多个孔布置区域2020，其与在根据本发明的实施方式形成的MEMS装置的上述分离工序期间形成的多个孔对应。
除了沟槽布局2010之外，还包括一个或多个锚定沟槽2030。锚定沟槽2030设置在由沟槽布局2010限定的孔布置区域2020内部，并且限定内部孔布置区域2040。在各种实施方式中，锚定沟槽2030可以限定与沟槽布局2010相同的几何形状，只是成比例地更小。例如，在图20所示的MEMS网格图案2000中，沟槽布局2010限定多个方形孔放置区域2020。锚固沟槽2030还限定内部方形孔布置区域2040。在其它实施方式中，锚定沟槽2030可以定义与沟槽布局2010不同的几何形状。
锚定沟槽2030是否限定与沟槽布局2010相同的几何形状，沟槽布局2010和锚定沟槽2030之间的衬底晶片2050的部分必须足够地小，以使衬底晶片的该部分完全氧化。以这种方式，基于沟槽布局，可以在固定沟槽和蚀刻到衬底晶片中的多个沟槽之间形成绝缘氧化物层，导致机械连接以及锚固沟槽和多个沟槽之间的电隔离。图21示出该示例性配置。图21中示出的示例性MEMS网格图案2100示出了从下面的衬底晶片分离之后的MEMS网格图案2100。如图所示，在锚固沟槽2130和沟槽布局2110限定的多个沟槽的部分之间的衬底材料2150的部分在蚀刻工序之后被氧化并保留。以这种方式，锚固沟槽2130可以用于在包括该MEMS网格图案2100的MEMS结构内提供次级路由层。
图23示出了根据本发明的技术的用于在MEMS装置中形成多个路由层的方法的示例性流程图。在2310，沟槽布局被确定。沟槽布局类似于上面关于MEMS网格所讨论的MEMS网格图案。在各种实施方式中，沟槽布局可被设计为限定多个孔布置区域，其中孔布置区域包括一个或多个几何形状。可以在各种实施方式中实现的几何形状的非限制性示例包括：蜂窝；正方形；圆形；三角形；狭槽；五边形；或其它几何形状。在各种实施方式中，不同几何形状的组合可以包括沟槽布局。
在2320，识别一个或多个锚固沟槽的位置。如上所述，锚固沟槽定位成使得锚固沟槽与由沟槽布局形成的多个沟槽之间的衬底材料能够被完全氧化，从而在两种类型的沟槽之间形成绝缘层。
在2330和2340，根据沟槽布局将多个沟槽蚀刻到衬底晶片中，并且将锚固沟槽蚀刻到衬底晶片中。蚀刻工序可以类似于上面关于图2A、图2B和图2C描述的沟槽蚀刻。在各种实施方式中，2330和2340可以组合成一个操作。其它实施方式可以在2330之前执行2340。
在2350处，基部层在衬底晶片的表面上生长。基部层可以以与参照图3A描述的基部层类似的方式生长。衬底晶片的表面既可以包括衬底晶片的暴露表面，也可以包括蚀刻到衬底晶片中的沟槽的内部表面和底部表面。
在2360处，第一层导电材料可以沉积在衬底晶片上。第一层导电材料可以以与上面关于图3B和图3C所述的导电层沉积类似的方式沉积。在各种实施方式中，第一层导电材料填充锚固沟槽和多个沟槽。
在2370，绝缘层沉积在多个沟槽的一部分上。沉积发生在安置在多个沟槽顶部的第一导电层的一部分上。在各种实施方式中，沉积可以以与以上关于图4A、图4B和图4C描述的方式类似的方式进行。可使用抗蚀剂层来图案化绝缘层，以使绝缘层仅覆盖第一层导电材料和衬底材料的氧化部分。在图22中示出了根据本发明的实施方式的示例性MEMS装置的横截面图。如图所示，根据围绕锚固沟槽2230，绝缘层2260被图案化，使得其仅覆盖多个沟槽的一部分，其包括沟槽布局2210以及氧化衬底材料2250。
在2380处，沉积第二层导电材料。第二层导电材料可以以与上面关于图5A和图5B描述的方法类似的方式沉积。可以在以类似于以上关于图6A所述的方式沉积第二层导电材料之后执行额外的图案化，以在各种实施方式中添加额外的层或更精确地图案化现有的层。该第二层导电材料被沉积为使得其覆盖在2370处沉积的绝缘材料以及锚固沟槽。
以此方式，尽管基于MEMS网格和根据本发明的制造工序保留最少量的衬底材料，但是可以在MEMS结构内形成多个电路由迹线。根据沟槽布局的多个沟槽可以充当第一电路由迹线，而锚固沟槽和第二导电材料层充当第二电路由迹线。如图22的示例性横截面图所示，第二层导电材料2270机械连接至绝缘层2260和锚固沟槽2230，并且电连接至锚固沟槽2230。绝缘层2260起到将第二层导电材料2270与沟槽布局2210的多个沟槽机械连接的作用，同时保持电隔离。在示例性MEMS装置中，绝缘层2210还可以覆盖衬底晶片2250的氧化部分。在其它实施方式中，绝缘层2260可以仅覆盖沟槽布局2210的多个沟槽。
虽然已经描述了根据本发明制造的和MEMS装置有关的MEMS网格，但是MEMS网格的使用不仅限于如上所述制造的装置。MEMS网格可应用于使用传统制造工序制造的MEMS装置。另外，MEMS网格适用于使用SOI晶片或其它专用晶片技术的制造。
尽管以上已经描述了所公开的技术的各种实施方式，但应该理解的是，它们仅作为示例呈现，而非限制性的。类似地，可以描绘各种图用于所公开的技术的示例性架构或其它配置，其被完成以帮助理解可以包括在所公开的技术中的特征和功能。所公开的技术不限于所示的示例性体系结构或配置，而是可以使用各种替代体系结构和配置来实现所需特征。另外，关于流程图、操作描述和方法权利要求，除非上下文另有规定，本文给出步骤的顺序不应该强制实施各种实施方式来以相同顺序执行所述功能。
尽管以上根据各种示例性实施方式和实施方式描述了所公开的技术，但应该理解，在一个或多个单独实施方式中描述的各种特征、方面和功能不限于它们对特定实施方式的适用性而对它们进行描述，而是可以单独地或以各种组合应用于所公开的技术的一个或多个其它实施方式，而不管这些实施方式是否被描述以及这些特征是否被呈现为部分描述的实施方式。因此，本文公开的技术的广度和范围不应该受到任何上述示例性实施方式的限制。
除非另有明确说明，否则本文中使用的术语和短语及其变体应被解释为开放式而不是限制性的。作为前述示例：术语“包括”应理解为意指“包括但不限于”等；术语“示例”用于提供讨论中的项目的示例性示例，而不是其详尽的或限制性的列表；术语“一”或“一个”应理解为意指“至少一个”、“一个或多个”等；并且诸如“常规”、“传统”、“正常”、“标准”、“已知”和类似含义的术语的形容词不应被解释为将所描述的项目限制为给定时间段或者作为给定时间，而是应该被理解为涵盖现在或将来任何时候可用或已知的常规、传统、正常或标准技术。同样地，在本文件涉及本领域技术人员显而易见或已知的技术的情况下，这些技术涵盖现在或将来任何时候的技术人员显而易见或已知的技术。
在一些情况下，诸如“一个或多个”、“至少”、“但不限于”或其它类似短语的扩展单词和短语的存在不应被理解为意指或要求更窄的情况在这种扩展短语可以不存在的情况下。术语“模块”的使用并不意味着描述或要求作为模块的一部分的组件或功能的全部被配置在共同的封装中。实际上，模块的任何或所有组件(无论是控制逻辑还是其它组件)都可以组合在单个包中或单独维护，并且可以进一步分布在多个分组或分组中，或跨多个位置。
另外，在此阐述的各种实施方式是根据示例性框图、流程图和其它图示来描述的。在阅读本文后，为本领域技术人员来说显而易见的是，所示出的实施方式及其各种替代方案可以在不限制于所示示例的情况下实现。例如，框图及其伴随的描述不应被解释为强制特定的体系结构或配置。此外，本文阐述的各种实施方式是根据示例性框图、流程图和其它图示来描述的。在阅读本文后，为本领域技术人员来说显而易见的是，所示出的实施方式及其各种替代方案可以在不限制于所示示例的情况下实现。例如，框图及其伴随的描述不应被解释为强制特定的体系结构或配置。

Claims (20)

1.一种制造MEMS装置的方法，包括：
蚀刻到衬底晶片材料中以在衬底晶片中形成多个孔；以及
通过所述多个孔蚀刻所述衬底晶片材料，其中通过所述多个孔的所述蚀刻所述衬底晶片材料去除所述MEMS装置下方的所述衬底晶片材料。
2.根据权利要求1所述的方法，其中通过所述多个孔蚀刻到所述衬底晶片中还包括：通过蚀刻所述MEMS装置的所述一个或多个运动结构与下层之间的牺牲层，来释放所述MEMS装置的一个或多个结构。
3.根据权利要求1所述的方法，还包括将多个沟槽蚀刻到所述衬底晶片中。
4.根据权利要求3所述的方法，其中蚀刻包括使用深反应离子蚀刻。
5.根据权利要求3所述的方法，其中所述沟槽可以被配置为狭槽、周向沟槽或者两者的组合。
6.根据权利要求5所述的方法，其中所述多个孔被蚀刻到由所述周向沟槽围绕的区域中。
7.根据权利要求3所述的方法，还包括用导电材料填充所述多个沟槽。
8.根据权利要求7所述的方法，还包括：
在所述衬底晶片上沉积一层或多层导电材料；
在所述衬底晶片上施加一层或多层绝缘材料；
将所述导电材料的层图案化，以在所述MEMS装置中形成一个或多个电路径；以及
将所述绝缘材料的层图案化，以在所述一个或多个电路径之间形成隔离。
9.根据权利要求1所述的方法，还包括将边界沟槽蚀刻到所述衬底晶片中，其中所述边界沟槽位于所述MEMS装置的外边界上。
10.根据权利要求9所述的方法，其中通过所述多个孔蚀刻到所述衬底晶片中进一步去除所述边界沟槽下方的所述衬底晶片材料，从而将所述MEMS装置从所述衬底晶片释放。
11.根据权利要求1所述的方法，其进一步包括沿着所述MEMS装置的一个或多个拐角沉积一个或多个条带，使得所述一个或多个条带的每一端联结到所述衬底晶片，且牺牲层布置在所述一个或多个条带和所述MEMS装置之间。
12.一种MEMS装置制造方法，包括：
将多个沟槽蚀刻到衬底晶片中；
将绝缘层施加到所述衬底晶片的表面；
用MEMS基材填充所述多个沟槽；
将第二绝缘层施加到所述衬底晶片的所述表面；
将第一导电材料的层沉积到所述衬底晶片的所述表面；
将所述第一导电材料的所述层图案化；
将第三绝缘层施加到所述衬底晶片的所述表面；
将所述第三绝缘层图案化；
将第二导电材料的层沉积到所述衬底晶片的所述表面；
将所述第二导电材料的所述层图案化；
蚀刻到所述衬底晶片中，以在所述衬底晶片中形成多个孔；以及
通过所述多个孔蚀刻到所述衬底晶片中；其中，所述蚀刻将所述MEMS装置从所述衬底晶片释放。
13.根据权利要求12所述的方法，其中所述MEMS基材包括导电材料。
14.根据权利要求12所述的方法，其中所述MEMS基材包括结构材料。
15.根据权利要求12所述的方法，其中通过所述多个孔蚀刻到所述衬底晶片中还包括通过蚀刻所述MEMS装置的所述一个或多个运动结构与下层之间的牺牲层，来释放所述MEMS装置的一个或多个运动结构。
16.根据权利要求15所述的方法，其中所述牺牲层包括所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中的一个或多个。
17.根据权利要求12所述的方法，其中所述第一导电材料和所述第二导电材料包括相同的材料。
18.根据权利要求12所述的方法，其中所述第一导电材料和所述第二导电材料包括不同的材料。
19.根据权利要求12所述的方法，其中所述多个沟槽中的一个或多个沟槽比其它沟槽宽。
20.一种通过一种工序制备的MEMS装置，所述工序包括以下步骤：
将多个沟槽各向异性地蚀刻到衬底晶片中；
将绝缘层施加到所述衬底晶片的表面；
用第一导电材料的层填充所述多个沟槽；
将第二绝缘层施加到所述衬底晶片的所述表面；
沉积第二导电材料的层；
将所述第二导电材料的所述层图案化；
将第三绝缘层施加到所述衬底晶片的所述表面；
将所述第三绝缘层图案化；
沉积第三导电材料的层；
将所述第三导电材料的所述层图案化；
各向异性地蚀刻到所述衬底晶片中，以在所述衬底晶片中形成多个孔；以及
通过多个孔各向同性地蚀刻到所述衬底晶片中，其中所述各向同性地蚀刻将MEMS装置从衬底晶片上释放。
CN201680069999.2A 2015-09-30 2016-09-29 Mems装置制造方法及通过工序制备的mems装置 Active CN108495810B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310651515.7A CN117658055A (zh) 2015-09-30 2016-09-29 简化的mems装置制造工序

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/872,094 2015-09-30
US14/872,094 US9630836B2 (en) 2015-09-30 2015-09-30 Simplified MEMS device fabrication process
PCT/US2016/054402 WO2017059046A1 (en) 2015-09-30 2016-09-29 Simplified mems device fabrication process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310651515.7A Division CN117658055A (zh) 2015-09-30 2016-09-29 简化的mems装置制造工序

Publications (2)

Publication Number Publication Date
CN108495810A true CN108495810A (zh) 2018-09-04
CN108495810B CN108495810B (zh) 2023-04-28

Family

ID=58406571

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310651515.7A Pending CN117658055A (zh) 2015-09-30 2016-09-29 简化的mems装置制造工序
CN201680069999.2A Active CN108495810B (zh) 2015-09-30 2016-09-29 Mems装置制造方法及通过工序制备的mems装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310651515.7A Pending CN117658055A (zh) 2015-09-30 2016-09-29 简化的mems装置制造工序

Country Status (6)

Country Link
US (2) US9630836B2 (zh)
EP (1) EP3356289A4 (zh)
JP (1) JP7079728B2 (zh)
KR (1) KR102656354B1 (zh)
CN (2) CN117658055A (zh)
WO (1) WO2017059046A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices
DE102020106474B4 (de) 2019-08-30 2023-09-28 Taiwan Semiconductor Manufacturing Co. Ltd. Selbstgefluchtete dielektrische verkleidungsstruktur zum schutz in einem mems-kammaktuator

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030027370A1 (en) * 2001-07-31 2003-02-06 Memscap(Societe Anonyme) Process for fabricating a microelectromechanical optical component
US20040048410A1 (en) * 2002-09-09 2004-03-11 Motorola Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US6720267B1 (en) * 2003-03-19 2004-04-13 United Microelectronics Corp. Method for forming a cantilever beam model micro-electromechanical system
US20040150037A1 (en) * 2002-12-27 2004-08-05 Ryota Katsumata Trench DRAM with double-gated transistor and method of manufacturing the same
JP2005125484A (ja) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd 微小電気機械システムおよびその製造方法
US20070045820A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Trench plating process and apparatus for through hole vias
CN101080360A (zh) * 2004-10-21 2007-11-28 富士胶卷迪马蒂克斯股份有限公司 用于蚀刻的牺牲基底
CN101217118A (zh) * 2007-01-05 2008-07-09 国际商业机器公司 用于制造具有导电通孔的硅载体的方法及其制造的半导体
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
DE102007052663A1 (de) * 2007-11-05 2009-05-07 Robert Bosch Gmbh Mikromechanisches Bauelement, Kurzprozess zur Herstellung von MEMS-Bauelementen
JP2009160728A (ja) * 2007-12-28 2009-07-23 Commissariat A L'energie Atomique 単結晶シリコンで作製されるｍｅｍｓ又はｎｅｍｓ構造の機械部品の製造方法
CN101589468A (zh) * 2007-01-17 2009-11-25 Nxp股份有限公司 具有通过衬底的通路孔的系统级封装
US20100151629A1 (en) * 2008-12-11 2010-06-17 Nitto Denko Corporation Manufacturing method for semiconductor devices
JP2010175482A (ja) * 2009-01-30 2010-08-12 Rohm Co Ltd Ｍｅｍｓセンサ
US20120091593A1 (en) * 2010-10-14 2012-04-19 International Business Machines Corporation Structure and method for simultaneously forming a through silicon via and a deep trench structure
EP2565153A1 (en) * 2011-09-02 2013-03-06 Nxp B.V. Acoustic transducers with perforated membranes
CN103443020A (zh) * 2011-01-14 2013-12-11 卡文迪什动力有限公司 提高牺牲层蚀刻速率的方法及由该方法形成的器件
TW201401441A (zh) * 2012-06-14 2014-01-01 Canon Kk 微結構及其製造方法
US20140197502A1 (en) * 2013-01-16 2014-07-17 Infineon Technologies Ag Comb MEMS Device and Method of Making a Comb MEMS Device
US20140374849A1 (en) * 2013-06-24 2014-12-25 Freescale Semiconductor, Inc. Angular rate sensor with quadrature error compensation

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180619A (en) 1989-12-04 1993-01-19 Supracor Systems, Inc. Perforated honeycomb
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
GB9819817D0 (en) 1998-09-12 1998-11-04 Secr Defence Improvements relating to micro-machining
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US7202076B2 (en) 2000-10-30 2007-04-10 Sru Biosystems, Inc. Label-free high-throughput optical technique for detecting biomolecular interactions
US6946326B2 (en) 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
CA2437454A1 (en) 2001-02-01 2002-08-22 Creatv Microtech, Inc. Anti-scatter grids and collimator designs, and their motion, fabrication and assembly
US7785098B1 (en) 2001-06-05 2010-08-31 Mikro Systems, Inc. Systems for large area micro mechanical systems
US7115969B1 (en) 2002-09-13 2006-10-03 Xsilogy, Inc. Fixed parallel plate MEMS capacitor microsensor and microsensor array and method of making same
US6876484B2 (en) 2003-03-24 2005-04-05 Lucent Technologies Inc. Deformable segmented MEMS mirror
GB0412875D0 (en) 2004-06-09 2004-07-14 Davy Process Techn Ltd Process
US7329933B2 (en) 2004-10-29 2008-02-12 Silicon Matrix Pte. Ltd. Silicon microphone with softly constrained diaphragm
US8212225B2 (en) 2005-05-13 2012-07-03 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon TEM grids for determination of structure-property relationships in nanotechnology
US7516610B2 (en) 2005-10-07 2009-04-14 The Regents Of The University Of Michigan Scalable flat-panel nano-particle MEMS/NEMS thruster
US7825591B2 (en) 2006-02-15 2010-11-02 Panasonic Corporation Mesh structure and field-emission electron source apparatus using the same
EP1908727A1 (en) 2006-10-03 2008-04-09 Seiko Epson Corporation Wafer-level MEMS package and manufacturing method thereof
JP5232378B2 (ja) 2006-10-31 2013-07-10 株式会社アドバンテスト 可変容量素子、共振器および変調器
US7616077B1 (en) 2007-03-22 2009-11-10 Sandia Corporation Microelectromechanical resonator and method for fabrication
KR101614666B1 (ko) 2007-07-18 2016-04-21 가부시키가이샤 니콘 계측 방법, 스테이지 장치, 및 노광 장치
US7690254B2 (en) 2007-07-26 2010-04-06 Honeywell International Inc. Sensor with position-independent drive electrodes in multi-layer silicon on insulator substrate
US7903318B2 (en) 2008-01-29 2011-03-08 Jds Uniphase Corporation MEMS micromirror devices with anti-reflective structures
US7898081B2 (en) 2008-07-03 2011-03-01 United Microelectronics Corp. MEMS device and method of making the same
US8453427B2 (en) 2008-07-22 2013-06-04 The Regents Of The University Of Michigan Nano-particle field extraction thruster
EP2362822A2 (en) 2008-09-26 2011-09-07 Mikro Systems Inc. Systems, devices, and/or methods for manufacturing castings
JP2010237196A (ja) 2009-03-12 2010-10-21 Seiko Epson Corp Ｍｅｍｓセンサー、ｍｅｍｓセンサーの製造方法、および電子機器
JP2010271302A (ja) 2009-04-24 2010-12-02 Seiko Epson Corp Ｍｅｍｓセンサー、ｍｅｍｓセンサーの製造方法、および電子機器
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
KR101710714B1 (ko) 2009-12-31 2017-02-27 삼성전자주식회사 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법
US8551799B2 (en) 2010-05-06 2013-10-08 Stmicroelectronics S.R.L. Encapsulated micro-electro-mechanical device, in particular a MEMS acoustic transducer
KR20130021104A (ko) 2011-08-22 2013-03-05 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
DE102011086764A1 (de) 2011-11-22 2013-05-23 Robert Bosch Gmbh MEMS-Chippackage und Verfahren zum Herstellen eines MEMS-Chippackages
EP2658288B1 (en) 2012-04-27 2014-06-11 Nxp B.V. Acoustic transducers with perforated membranes
DE102012219465A1 (de) 2012-10-24 2014-04-24 Robert Bosch Gmbh Verfahren zum Herstellen einer Kappe für ein MEMS-Bauelement und hybrid integriertes Bauteil mit einer solchen Kappe
US20140306301A1 (en) 2013-04-11 2014-10-16 Yonglin Xie Silicon substrate mems device
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
US9346671B2 (en) 2014-02-04 2016-05-24 Freescale Semiconductor, Inc. Shielding MEMS structures during wafer dicing
US9461659B2 (en) 2015-01-23 2016-10-04 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Micro-machined vapor cell
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030027370A1 (en) * 2001-07-31 2003-02-06 Memscap(Societe Anonyme) Process for fabricating a microelectromechanical optical component
US20040048410A1 (en) * 2002-09-09 2004-03-11 Motorola Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US20040150037A1 (en) * 2002-12-27 2004-08-05 Ryota Katsumata Trench DRAM with double-gated transistor and method of manufacturing the same
US6720267B1 (en) * 2003-03-19 2004-04-13 United Microelectronics Corp. Method for forming a cantilever beam model micro-electromechanical system
JP2005125484A (ja) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd 微小電気機械システムおよびその製造方法
CN101080360A (zh) * 2004-10-21 2007-11-28 富士胶卷迪马蒂克斯股份有限公司 用于蚀刻的牺牲基底
US20070045820A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Trench plating process and apparatus for through hole vias
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
CN101217118A (zh) * 2007-01-05 2008-07-09 国际商业机器公司 用于制造具有导电通孔的硅载体的方法及其制造的半导体
CN101589468A (zh) * 2007-01-17 2009-11-25 Nxp股份有限公司 具有通过衬底的通路孔的系统级封装
DE102007052663A1 (de) * 2007-11-05 2009-05-07 Robert Bosch Gmbh Mikromechanisches Bauelement, Kurzprozess zur Herstellung von MEMS-Bauelementen
JP2009160728A (ja) * 2007-12-28 2009-07-23 Commissariat A L'energie Atomique 単結晶シリコンで作製されるｍｅｍｓ又はｎｅｍｓ構造の機械部品の製造方法
US20100151629A1 (en) * 2008-12-11 2010-06-17 Nitto Denko Corporation Manufacturing method for semiconductor devices
JP2010175482A (ja) * 2009-01-30 2010-08-12 Rohm Co Ltd Ｍｅｍｓセンサ
US20120091593A1 (en) * 2010-10-14 2012-04-19 International Business Machines Corporation Structure and method for simultaneously forming a through silicon via and a deep trench structure
CN103443020A (zh) * 2011-01-14 2013-12-11 卡文迪什动力有限公司 提高牺牲层蚀刻速率的方法及由该方法形成的器件
EP2565153A1 (en) * 2011-09-02 2013-03-06 Nxp B.V. Acoustic transducers with perforated membranes
TW201401441A (zh) * 2012-06-14 2014-01-01 Canon Kk 微結構及其製造方法
US20140197502A1 (en) * 2013-01-16 2014-07-17 Infineon Technologies Ag Comb MEMS Device and Method of Making a Comb MEMS Device
US20140374849A1 (en) * 2013-06-24 2014-12-25 Freescale Semiconductor, Inc. Angular rate sensor with quadrature error compensation

Also Published As

Publication number Publication date
CN117658055A (zh) 2024-03-08
KR102656354B1 (ko) 2024-04-11
KR20180059538A (ko) 2018-06-04
CN108495810B (zh) 2023-04-28
JP2018531803A (ja) 2018-11-01
US20170197825A1 (en) 2017-07-13
US20170088418A1 (en) 2017-03-30
EP3356289A4 (en) 2019-06-19
US10160641B2 (en) 2018-12-25
WO2017059046A1 (en) 2017-04-06
EP3356289A1 (en) 2018-08-08
JP7079728B2 (ja) 2022-06-02
US9630836B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
CN101341590B (zh) 制造半导体器件的方法
JP5237285B2 (ja) 電子デバイス及びその製造方法
JP2023017817A (ja) Ｍｅｍｓデバイスの構造パラメータを操作する為のｍｅｍｓグリッド
CN108495810A (zh) 简化的mems装置制造工序
JP2018531158A6 (ja) Ｍｅｍｓデバイスの構造パラメータを操作する為のｍｅｍｓグリッド
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US10325862B2 (en) Wafer rigidity with reinforcement structure
US9012325B2 (en) Method of protecting sidewall surfaces of a semiconductor device
CN109689566A (zh) 用于制造具有悬空的压力传感器装置的微机械构件的方法和微机械构件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: California, USA

Applicant after: MEMS DRIVE, Inc.

Address before: California, USA

Applicant before: MEMS DRIVE Inc.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20230220

Address after: No.9-50, buyue Road, Qiaolin street, Pukou District, Nanjing City, Jiangsu Province

Applicant after: Maestro Microelectronics (Nanjing) Co.,Ltd.

Address before: California, USA

Applicant before: MEMS DRIVE, Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant