JP5237285B2 - 電子デバイス及びその製造方法 - Google Patents
電子デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP5237285B2 JP5237285B2 JP2009528823A JP2009528823A JP5237285B2 JP 5237285 B2 JP5237285 B2 JP 5237285B2 JP 2009528823 A JP2009528823 A JP 2009528823A JP 2009528823 A JP2009528823 A JP 2009528823A JP 5237285 B2 JP5237285 B2 JP 5237285B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- providing
- buried layer
- sacrificial buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000010561 standard procedure Methods 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- 238000005530 etching Methods 0.000 description 45
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- -1 copper Chemical class 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、電子デバイスを製造する方法に関するものであり、この電子デバイスは、第１の側に第１表面を、第２の側に第２表面を有する半導体基板を貫通する垂直相互接続部を備え、この垂直相互接続部は第１表面から第２表面まで延びる。
本発明は、この方法によって作製した電子デバイスにも関するものである。
半導体基板中に垂直相互接続部を作製する方法は、特許文献１より知ることができる。この方法では、半導体基板中にトレンチを、基板の第１の側からエッチングすることによって形成し、キャビティを、基板の第２の側からエッチングすることによって形成し、トレンチ及びキャビティが一緒になって、基板を貫通する垂直相互接続孔を形成する。この垂直相互接続孔に導電面を与えて、半導体基板の第１表面から第２表面まで延びる垂直相互接続部を形成する。
従来技術の方法は、２ステップエッチングプロセスを用いて、相補的な２つの部分を備えた垂直相互接続孔を得て、その第１部分は１つ以上のトレンチを備え、第２部分は１つのキャビティを備えている。この方法は、垂直相互接続孔の分解能を、半導体基板の少なくとも第１の側において、第２の側の寸法の分解能とは無関係に増加させることを可能にする。
１つの態様では、本発明は、従来技術に規定する種類の方法において、改善された電気特性を有する垂直相互接続部の製造を可能にする方法を提供する。
本発明は独立請求項によって規定される。従属請求項は有利な好適例を規定する。
本発明の目的は、次のステップを備えた方法によって達成される：
基板の第１表面と第２表面との間に配置された犠牲埋込み層を、基板に設けるステップ；
この基板に、第１表面から犠牲埋込み層まで延びるトレンチを、基板の第１の側から材料を除去することによって設けるステップであって、これにより犠牲埋込み層が第１領域上に露出し、犠牲埋込み層は第１領域の平面に平行にとった第１断面を有し、この第１断面は第１領域より大きく、かつ第１領域にオーバーラップ（重複）するステップ；及び、
上記基板に、第２表面から犠牲埋込み層まで延びる孔を、基板の第２の側から材料を、犠牲埋込み層に対して（即ち犠牲埋込み層を除くように）選択的に除去することによって設けるステップであって、これにより犠牲埋込み層が第２領域上に露出し、犠牲埋込み層は第２領域の平面に平行にとった第２断面を有し、この第２断面は第２領域より大きく、かつ第１領域にオーバーラップし、第２領域は第１領域より小さいステップ。
基板の第１表面と第２表面との間に配置された犠牲埋込み層を、基板に設けるステップ；
この基板に、第１表面から犠牲埋込み層まで延びるトレンチを、基板の第１の側から材料を除去することによって設けるステップであって、これにより犠牲埋込み層が第１領域上に露出し、犠牲埋込み層は第１領域の平面に平行にとった第１断面を有し、この第１断面は第１領域より大きく、かつ第１領域にオーバーラップ（重複）するステップ；及び、
上記基板に、第２表面から犠牲埋込み層まで延びる孔を、基板の第２の側から材料を、犠牲埋込み層に対して（即ち犠牲埋込み層を除くように）選択的に除去することによって設けるステップであって、これにより犠牲埋込み層が第２領域上に露出し、犠牲埋込み層は第２領域の平面に平行にとった第２断面を有し、この第２断面は第２領域より大きく、かつ第１領域にオーバーラップし、第２領域は第１領域より小さいステップ。
本発明は次の見識に基づく。垂直相互接続部の電気抵抗は、その最小幅を有する部分、即ち垂直相互接続部を通る電流の方向に垂直にとった断面によって決まる。本発明並びに以上で参照した従来技術では、トレンチは、エッチングマスクの寸法によって良く制御した最小幅を有する。従って、良好に規定された電気抵抗を有する垂直相互接続部を得るためには、垂直相互接続部のトレンチの深さを正確に制御しなければならない。大きな基板表面領域上に配置された多数の垂直相互接続部を必要とする際には、この深さ制御は適切な基板領域上で一様でなければならない。さらに、複雑かつ高価なトレンチエッチング手順を使用しなければならないことなしに、空間的な深さ制御が得られなければならない。特許文献１では、トレンチの深さは、開示された方法で用いる両方のエッチングステップに依存し、即ちトレンチの深さはキャビティのエッチングの深さによって決まり、トレンチをキャビティの前にエッチングするか後にエッチングするかは無関係である。本発明では、基板内の、基板の第１表面から所定距離の所に存在する犠牲埋込み層が、この依存性を取り除く。このことは、犠牲埋込み層をエッチング停止層として使用することによってもたらされる。より詳細には、この層の存在は、トレンチを基板の第１の側から、第１表面と犠牲埋込み層の最寄り面との間の距離によって決まる一定の深さにエッチングすることを可能にする。これに加えて、犠牲埋込み層及びトレンチは、トレンチが犠牲埋込み層より狭くなる方法で、即ち、犠牲埋込み層が、トレンチの底部によって露出される領域より大きい断面を有する方法で設ける。これにより、犠牲埋込み層は、第２の側からの孔のエッチング中にトレンチを保護し、トレンチの深さがこのプロセス中に悪影響されないようにする。
こうして、本発明の方法の２つのエッチングステップは非常に効果的に互いに分離される。このことは、トレンチ及び孔の寸法、並びにトレンチ及び孔の作製に用いるプロセスの選択の自由度を増加させる。また、トレンチ及び／または孔を作製するプロセスはより重要ではなく、これについては本願の実施例の詳細な説明中に説明する。このことは、例えば半導体産業において常に増加する基板サイズに対する利点である。
本発明の方法のさらなる利点は、犠牲埋込み層は、トレンチ及びキャビティが開口した際に垂直相互接続部を閉じる封止層として用いることができることにある。封止は、将来の垂直相互接続部のトレンチ及び孔が既に開口している間 に、基板の両側で処理を実行する際に有利なことがあり、それ以後、一方の側での処理中に、他方の側の汚染、あるいは垂直相互接続孔を通した処理ツールの基板ホルダに対する損傷が防止される。さらに、一部のツールは、基板をそのホルダ上に保持するために真空を利用し、基板中に孔が開口している場合はこのことは不可能である。
好適例では、基板に犠牲埋込み層を設けるステップが次のことを含む：、
犠牲埋込み層のない基板を用意すること；
孔を設けるステップを実行する前にトレンチを設け、トレンチを設けるステップが、基板の第１の側からの材料の異方性除去を含み、これにより、第１表面と第２表面との間の半導体基板内に位置する底部領域を持つ底部を有するトレンチを形成すること；及び、
トレンチを設けた後に、かつ孔を設ける前に、犠牲埋込み層を設けるステップを実行し、このステップにおいて、トレンチの底部にキャビティを形成することによって半導体基板の第１表面と第２表面との間に犠牲埋込み層を設け、このキャビティはトレンチの底部の平面に平行な断面を有し、この断面はトレンチの底部の面積より大きく、前記キャビティの少なくとも一部分に犠牲材料を充填すること。
犠牲埋込み層のない基板を用意すること；
孔を設けるステップを実行する前にトレンチを設け、トレンチを設けるステップが、基板の第１の側からの材料の異方性除去を含み、これにより、第１表面と第２表面との間の半導体基板内に位置する底部領域を持つ底部を有するトレンチを形成すること；及び、
トレンチを設けた後に、かつ孔を設ける前に、犠牲埋込み層を設けるステップを実行し、このステップにおいて、トレンチの底部にキャビティを形成することによって半導体基板の第１表面と第２表面との間に犠牲埋込み層を設け、このキャビティはトレンチの底部の平面に平行な断面を有し、この断面はトレンチの底部の面積より大きく、前記キャビティの少なくとも一部分に犠牲材料を充填すること。
この好適例では、本発明の効果を達成するために、基板は作り付けの犠牲埋込み層を最初に有する必要はない。従って、単一材料基板、あるいは本発明によるトレンチを形成するための材料の選択的除去を最初にサポートしない埋込み層を有する基板を使用することができる。この利点は、次のことによって得られる。トレンチのエッチングは一般に、トレンチの小さい横方向の寸法によりデリケートなエッチングである。従って、トレンチのエッチングは、エッチングの深さに関して正確に制御することができる。従って、本発明の方法によれば、最初にトレンチを形成する。これに続いて、このトレンチを、本発明による犠牲埋込み層の形成によって、第２の側からの孔の形成中のオーバーエッチングから保護する。このことは、最初にトレンチの下のキャビティをエッチングし、このキャビティに、少なくとも孔の選択的エッチングを可能にする適切な一時的充填物を供給することによって実行する。
前の好適例の変化例では、キャビティは等方性ドライエッチング技術を用いて設ける。
キャビティの等方性ウェットエッチングは可能であるが、エッチング液はトレンチを通してしかキャビティに達することができないことにより困難である。従って、トレンチ自体はエッチング液によってエッチングすることができ、及び／または、キャビティ及びトレンチへのエッチング液の挿入及び／またはキャビティ及びトレンチからのエッチング液の除去は毛管力により困難であり得る。こうした欠点は、キャビティを開口するためのドライエッチング技術を用いることによって 回避することができる。
好適例では、本発明の方法は、さらに次のステップを備えている：
さらに電子デバイスを構成するための処理を継続する前に、少なくとも第１表面まで延びる一時的充填物を供給するステップ；
上記処理を継続した後に、第２の側から犠牲埋込み層及び一時的充填物を除去し、これにより垂直相互接続孔を開口するステップ。
さらに電子デバイスを構成するための処理を継続する前に、少なくとも第１表面まで延びる一時的充填物を供給するステップ；
上記処理を継続した後に、第２の側から犠牲埋込み層及び一時的充填物を除去し、これにより垂直相互接続孔を開口するステップ。
犠牲埋込み層は、孔を形成した後に、トレンチに一時的充填物を供給することを可能にする。第１充填物は、基板の第１の側の第１表面を比較的平坦にする。これにより、基板の少なくとも第１表面に、電子デバイスの素子を形成するすべての種類の層及び材料を好都合に設けることができる。これに加えて、一時的充填物は、この継続的処理中にトレンチを保護する。
犠牲埋込み層、及び必要ならば一時的充填物は、第２の側から孔を通して好都合に除去して、垂直相互接続孔を開口することができる。なお、一時的充填物は、金属のような所望の最終垂直相互接続材料とすることができる。この場合、一時的充填物を除去する必要がない。この好適例は、電子デバイスを実質的に仕上げた後に、第２の側から垂直相互接続孔を開口する単純な方法を提供する。
好適例では、トレンチの一時的充填物は、半導体処理ツールを汚染しない材料のグループから選択する。半導体処理では、例えば複数の金属のような特定材料が半導体を処理する際に汚染の影響を有することは常識である。従って、こうした材料を基板に設けた後に、基板は、例えばドライエッチングツールのような半導体処理ツールに再び入ることは許されない。従って、一時的充填物用の材料は、汚染材料のグループに属さないように選択することが有利である、というのは、この場合は、一時的充填物を含む基板を半導体処理ツール内に再導入するからであり、こうしたツールは例えば、半導体をドーピングするためのツール、物理気相成長法（物理蒸着）、化学気相成長法（化学蒸着）等のような堆積ツール、ドライエッチングツールのようなエッチングツールであり、これらのすべてが、継続的処理中及び／または第２の側からの孔のエッチング中に使用される。ドライエッチングは、代替法であるウェットエッチングに比べて、方向性のあるエッチング及び孔の形状に対するより良好な制御を可能にする。
好適例では、本発明の方法はさらに、次のステップを有する：
トレンチに、少なくとも第１表面まで延びる一時的充填物を供給するステップ；
基板の第１の側に、少なくとも一時的充填物をカバーする（覆う）一時的カバー層を設けるステップ；
一時的カバー層を設けた後に、第２の側から犠牲埋込み層及び一時的充填物を除去し、これにより第２の側から一時的カバー層を露出させるステップ。
トレンチに、少なくとも第１表面まで延びる一時的充填物を供給するステップ；
基板の第１の側に、少なくとも一時的充填物をカバーする（覆う）一時的カバー層を設けるステップ；
一時的カバー層を設けた後に、第２の側から犠牲埋込み層及び一時的充填物を除去し、これにより第２の側から一時的カバー層を露出させるステップ。
この好適例の方法は、一時的カバー層を設けた後に、垂直相互接続孔の開口のためのエッチングを、エッチングプロセスに使用するツールを汚染する上述した汚染材料を含むあらゆる材料を基板に設ける前に実行する利点を有する。従って、ドライエッチングツールを用いて、すべてのキャビティ、トレンチ、及び／または孔を形成し、相互接続孔を一時的カバー層によって第１の側で封止しながら、同時に、垂直相互接続孔全体を開口することができる。これにより、この方法は、ウェットエッチングの使用と比較すると、より安価かつより良好に制御されるエッチングを可能にする。さらに、一旦、垂直相互接続孔を開口すると、基板の第１の側に電子デバイスの素子をさらに構成するための継続的処理中に、一時的カバー層が垂直相互接続孔及び基板の第２の側を保護する。また、一時的カバー層は、処理ツールの基板ホルダを、侵食的な処理中に垂直相互接続部を通して導入される損傷に対して保護する。
損傷に耐えるカバー層の強度は、当業者に知られているように、層自体の特性だけでなく、トレンチの一時的充填物を除去した後にこのカバー層がカバーするトレンチの寸法にも影響される。カバー層のカバーする部分がその上に広がらなければならないトレンチ開口部の断面の寸法または横方向の寸法を小さく保つことによって、破壊に対する層の復元力が増加する。
好適例では、基板にトレンチを設けるステップが、孔の開口及び犠牲埋込み層の除去後に、複数のトレンチの少なくとも２つを単一の孔に接続する方法で複数のトレンチを基板に設けることを含む。
多数の例では、垂直相互接続部が低い電気抵抗を必要とし、この電気抵抗は、垂直相互接続部が単一のトレンチを備えている構造を用いて達成するには低過ぎる。トレンチの数、及びこれらのトレンチの分布及び寸法は、垂直相互接続部の抵抗を調整するように有利に手直しすることができる。これに加えて、１つの垂直相互接続部内の複数のトレンチは、大きな断面直径を有する垂直相互接続部が必要な場合に、前の好適例で説明した強度の改善に基づく、カバー層による開口垂直相互接続孔の適切な保護を可能にする。
好適例では、基板にトレンチを設けるステップが、基板に複数のトレンチを設けることから成り、犠牲埋込み層を設けるステップが、少なくとも２つのトレンチを相互接続する単一の大きなキャビティを形成する方法で、少なくとも２つのトレンチの底部にキャビティを形成することを含む。
どのトレンチをキャビティによって設けるかを選択することによって、及び／または、多重トレンチに接続する単一キャビティを形成しながらどのキャビティをエッチングして共に成長させて複数のトレンチに接続された単一のキャビティを形成するかを制御することによって、複数の垂直相互接続部間の相互接続部を基板内に作製することができる。
複数のトレンチの下の単一キャビティの作製は、孔のエッチング中の改善された保護をもたらし、これについては、この応用の実施例の詳細な説明中に詳細に説明する。
好適例では、電子デバイスを標準的な手順により仕上げて、直ちに使用可能な電気装置を形成する。金属相互接続部の追加、保護層の追加、基板を単一ダイにするダイシング、電子デバイスを顧客が直ちに使用可能な電気装置として直ちに使用することができるような配線及びパッケージの追加、のようなステップを実行する方法は、当業者にとって既知である。
第２の態様によれば、本発明は、前に記載した方法のいずれかによって用意される電子デバイスを提供する。
本発明による方法を用いることによって、デバイスに垂直相互接続部を安価に設けることができ、さもなければ追加的な処理ステップを必要とする。これに加えて、トレンチである相補的部分の形成のためのステップと、場合によっては一時的カバー層の付加と組み合わせた垂直相互接続部の孔の形成のためのステップとの分離は、より複雑な電子デバイスを作製することができる、ということをもたらす。さらに、これらはより単純な処理で行うことができる。
本発明による電子デバイス、アセンブリ、及び方法の、これら及び他の態様を、以下に図面を参照しながらさらに説明する。
これらの図面は一定寸法比で描いたものではなく、単に概略的なものである。異なる図面中の同一の参照番号は同一部分を参照する。
図１に、第１の側１０２及び第２の側１０４を有する基板１００内に垂直相互接続部を用意するための従来技術による方法の２つの段階を示す。この方法の第１段階では、トレンチ１０６及び１０６’を、第１の側１０２から材料を除去することによって基板１００内の異なる位置に設ける。これらのトレンチは、第1表面１１０からトレンチ１１２及び１１２’の底部まで測れば、良好に制御されたほぼ同一の深さ１０８及び１０８’を有する。
従来技術の方法の次のステップでは、図１Ｂに示すように、垂直相互接続孔１１４及び１１４’を、第２の側１０４から材料を除去することによって開口して孔１１６及び１１６’を形成する。孔１１８及び１１８’のエッチングの深さ１１６及び１１６’を精密に制御することは困難であり得る。このことは特に、垂直相互接続部が基板内の完全に異なる位置に置かれる際、及び／または大まかであるが高速かつ安価なエッチング手順を用いてこれらの孔１１８及び１１８’を形成する際に当てはまる。従って、トレンチの深さ１０８及び１０８’は、トレンチ１０６及び１０６’を設けるために用いるプロセスだけでなく、孔１１８及び１１８’を設けるために用いるプロセスにも依存する。図１Ｂ中の結果的なトレンチの深さ１０８”及び１０８”’は、深さ１１６及び１１６’に対する貧弱な制御は、トレンチ１０６及び１０６’の深さの均一性に悪影響することを示す。一部の応用にとっては、このことは許容され得るが、他の応用は、トレンチ及び孔内に作製される垂直相互接続部の電気特性の均一性を要求する。従って、トレンチの深さであるトレンチの寸法の１つは均一でなければならない、というのは、この寸法は、金属のような導電材料を充填して実際の垂直相互接続部を形成すると、例えば垂直相互接続孔の抵抗の大部分を決定するからである。
本発明による方法の第１実施例では、図２Ａ〜２Ｃに示すように、基板２００が犠牲埋込み層２２０を備えている。図２Ａに示すように、第１トレンチ２０６及び２０６’は、エッチングプロセスを用いて第１の側２０２から材料を除去することによって形成し、このエッチングプロセス中には、犠牲埋込み層２２０をエッチング停止層として用いる。したがって、材料は、犠牲埋込み層の材料に対して選択的に除去またはエッチングされる。その結果、トレンチの深さは犠牲埋込み層２２０から第１表面２１０までの距離によって決まる。
この方法の次の段階では、孔２１８及び２１８’を、エッチングプロセスを用いて基板材料を第２の側２０４から除去することによって設け、このエッチングプロセス中には、犠牲埋込み層２２０を再びエッチング停止層として用いる。その結果を図２Ｂに示す。
これに続く段階では、犠牲埋込み層を、他の基板材料に対して部分的かつ選択的に除去して、垂直相互接続孔２１４及び２１４’を開口することができる。これによる垂直相互接続孔は、トレンチ２０６（２０６’）、キャビティ２４０（２４０’）及び孔２１８（２１８’）を備えている。垂直相互接続部は、垂直相互接続孔に適切な材料を適切な形状で設けることによって、この垂直相互接続孔内に形成されることは明らかである。このようにして、孔は完全に充填されるか、あるいは、垂直相互接続孔の壁面は、例えば特許文献１において行われているように適切にカバーすることができる。
本発明による方法の結果として、トレンチの深さは、孔２１８及び２１８’の形成またはエッチングとは無関係であり、そして犠牲埋込み層２２０の除去とは無関係である。孔１１８及び１１８’の形成のプロセス並びに犠牲埋込み層の除去のプロセスは、オーバーエッチングに関して厳格でなくなる。
この方法の次の段階（図示せず）では、電子デバイスをさらに、基板に、現在技術において既知の方法によるすべての種類の電気素子並びに相互接続構造及び／または配線を設けることによって構築する。トレンチ、孔及び（部分的に）除去した犠牲埋込み層を備えた開口した垂直相互接続孔に導電材料を充填または部分的に充填して、垂直相互接続部を形成する。これらの材料は、銅のような金属、または垂直相互接続部内に要求される抵抗が得られるようにその導電性を調整することのできる現在技術において既知の他のものを含むことができる。
当業者に既知であるように、金属拡散停止層のような特別な機能を有するすべての種類の層を含めることができる。また、電気絶縁層が、垂直相互接続孔の側壁上に存在して、基板と垂直相互接続部との間の寄生相互作用を制限することができる。このデバイスは、既知の方法によりパッケージ化（封止）することができ、あるいは例えば特許文献１に記載のシステム・イン・パッケージ内に集積することができる。本願の図７を参照して例を説明する。
前に説明した実施例では、基板は半導体基板である。例えば、基板２００はシリコン・オン・インシュレータ（絶縁膜上のシリコン）基板であり、絶縁体が犠牲埋込み層２２０であり、層２２２がシリコンである。こうした基板は既知の方法により用意することができ、当業者は、シリコン成長手順及び／またはエッチング及び研磨法を用いてシリコン層２２２の厚さを制御することによって、トレンチの深さを制御する方法を知っている。基板は、本実施例に記載のものとは異なる材料を含むことができることは、当業者にとって明らかである。材料の任意の組合せを用いることができる。しかし、トレンチ及び／または孔を形成するために除去する必要のある犠牲埋込み層及び材料は、互いに対して選択的に除去することができることが好ましい。
前に説明した実施例では、犠牲埋込み層は基板全体中に存在する。この層はパターン化することができるので、このことは、必ずしもそうとは限らない。しかし、この場合には、パターン化は、垂直相互接続部を有する必要のある位置において、犠牲埋込み層の横方向の寸法が、エッチングするトレンチの横方向の寸法より大きいように行うことが不可欠である。換言すれば、孔の作製において、トレンチを犠牲埋込み層によって孔から遮蔽、保護または遮断する。この後者の寸法の要求に関連する利点を、図３Ａ及びＢを利用して説明する。
これらの図に示すように、基板３００は、トレンチ３０６、及びパターン化された、あるいは局所的に存在する犠牲埋込み層３２０を有し、この犠牲埋込み層の横方向の寸法３２４は、トレンチの底部３１２によって露出した犠牲埋込み層の領域の横方向の寸法３２６より大きい。結果として、図３Ａのように、孔３１８がトレンチ３０６に対して非対称に変位している、あるいは図３Ｂのように、犠牲埋込み層の横方向の寸法より大きくエッチングされていることにもかかわらず、トレンチ及びその深さは、孔３１８のオーバーエッチング中に悪影響されない。従って、孔を設けるプロセスだけでなく、トレンチ３０６に関する孔３１８の位置合わせも厳格でない。
以上で説明した実施例では、基板は最初から犠牲埋込み層を有する必要があり、この層がパターン化されているか否かによらない。次の第２実施例では、このことは必要でない。従って、第２実施例による方法は、垂直相互接続部を基板内に設けなければならない際に、本発明の利点を有利に活用するのに適しており、この基板の大部分は同一の材料組成で作製され、犠牲埋込み層はまだ有しない。好適な基板は周知のシリコン半導体ウェハである。
図４Ａを参照すれば、第１段階では、第１の側４０２及び第２の側４０４を有するシリコン基板４００に、エッチングプロセスを用いて第１の側から材料を除去することによってトレンチ４０６を設ける。トレンチ４０６は、第１表面４１０からトレンチの底部４１２まで測った深さ４０８までエッチングする。エッチングは、現在技術において既知の指向性ドライエッチングプロセスのような異方性エッチングプロセスを用いて行うことが好ましい。次のステップでは、キャビティ４４０を、等方性エッチング手順を用いて設ける。このエッチングは無指向性ドライエッチング技術であることが好ましく、キャビティのエッチングを、トレンチのエッチングに用いるのと同じエッチングツールで実行することができ、これにより生産時間及びコストを節減することを可能にする。あるいはまた、例えばＫＯＨ溶液を用いたウェットエッチングを用いることができる。この場合には、エッチング液によるエッチングからトレンチ壁を保護するライナー層をトレンチ内に堆積させることが必要になり得る、というのは、このエッチング液はトレンチを通してキャビティに供給する必要があるからである。このライナー層は、現在技術において既知のスペーサ形成技術を用いて用意することができる。さらに、毛管力に起因する、小さいトレンチ開口を通したキャビティへのエッチング液の供給中にあり得るあらゆる問題を克服するために、界面活性剤を用いることができる。
次のステップでは、キャビティ、及び随意的にトレンチにも、他の基板材料に対して選択的に除去することのできる材料を充填して、犠牲埋込み層４２０及び一時的充填物４４２を形成する。キャビティは完全に充填する必要はないが、充填によって生じる犠牲埋込み層が図３Ａ及び図３Ｂを参照して以上で説明したように挙動する程度にだけ充填する。この充填は例えば、現在技術において既知のように、その内部にキャビティを形成する材料の熱酸化によって、あるいは酸化シリコンまたは窒化シリコンのＣＶＤ堆積によって達成することができる。１つの変形例では、キャビティだけではなく、トレンチも全体的に充填することができる。随意的に、トレンチの一時的充填の過剰な材料を、現在技術において既知のバックエッチングまたは研磨ステップを用いて、基板の第１の側４０２から除去して、基板表面全体と同じ高さの第１表面４１０を生成することができる。
次に、孔４１８を、第１実施例について説明したようにエッチングする。キャビティは、このキャビティ及び犠牲埋込み層の横方向の寸法４２４がトレンチ４０６の底部の領域４１２より大きいように設ける。これにより、孔４１８のエッチング及び位置決めは、第１実施例について説明したのと同様に、比較的厳格でない。次のステップでは、キャビティ及びトレンチを開口して垂直相互接続孔を作製し、この垂直相互接続孔に適切な導電性材料を充填して垂直相互接続部を生じさせる。
以上で説明した実施例によって例示される本発明の方法によれば、垂直相互接続部は２ステップのエッチングプロセスで作製することができ、これらのエッチングステップは分離される。これらのエッチングステップの各々の特徴要素のサイズは、必要に応じて選択することができる。従って、トレンチは、良好に制御することができ、比較的小さいサイズを有する特徴要素を生成するエッチングプロセスを用いて形成することができるのに対し、垂直相互接続部の相補的部分を形成する孔は、より大まかで、高速で、制御がより良好でないエッチングプロセスを用いて形成することができ、このことはトレンチより大きい寸法を有する孔を生じさせる。
一部の電子デバイスでは、低抵抗の垂直相互接続部が所望され、他の電気素子の特徴要素に比べて非常に大きい断面の寸法を必要とする。同時に、これらの垂直相互接続部のトレンチは、小さい寸法にエッチングする必要がある。この場合は、近接した間隔のトレンチのグリッド（格子）を形成し、これらのトレンチを接続して大きなサイズを有する単一の孔にすることができる。これらの要求を満足する複数の実施例を図５Ａ〜５Ｃに示し、ここでは最終的な垂直相互接続孔の輪郭を太線５４６で表す。こうした垂直相互接続孔は次のように形成することができる。
基板５００に、基板の第１の側５０２からエッチングしたトレンチ５０６及び基板の第２の側５０４からエッチングした孔５１８を設ける。図５Ａでは、基板は、トレンチ及び孔の形成中にエッチング停止層として直ちに使用可能な犠牲埋込み層５２０を備えている。しかし、異なる基板にはこうした犠牲層は存在しない。この場合は、充填したキャビティ５４０を作製し、このキャビティは、図５Ｂ及び５Ｃに示すように、孔５１８のエッチングの前は、第２実施例において説明した犠牲埋込み層５２０として機能する。図５Ｂでは、隣接するトレンチのキャビティが形成され、これらのキャビティは、領域５４４内で成長して一緒になって１つの大きなキャビティを形成している。特に、隣接するトレンチ間の間隔が小さい際には、こうした個別のキャビティが一緒になる成長は、キャビティの短いエッチング時間を用いて容易に得られる。しかし、垂直相互接続部の隣接するトレンチ間の間隔が、図５Ｃのように大きい際には、すべてのトレンチを接続して単一の大きなキャビティを形成するためのエッチングは長い時間を要することがあり、このことは高価である。こうした場合は、代わりの方法を用いることが有利であり、この方法では、すべてのトレンチ５０６の下に個別のキャビティ５４０を、本発明による形成するが、図５Ｃに示すように、エッチングして隣接するキャビティに接続しない。以前に説明したように、この方法は、５１８全体の形成中にトレンチの寸法を保護するのに十分である。図５Ｃに示す領域５４８内に表されるオーバーエッチングは、本発明の有利な効果を失うことなしに許容される。
第４実施例は、（垂直相互接続部以外の電子デバイスを作製する）基板の両側の処理が所望される際に、本発明を有利に用いることのできる方法の例を提供し、この処理は、基板の一方の側を他方の側の処理に対して好都合な方法で保護しながら行う。この方法は、垂直相互接続孔が完全に開口している際の、基板ホルダの保護を提供する。開口中の材料の除去に使用するエッチングツールは、プロセスの後期の段階で基板に与えられる汚染材料の存在を許容しないことが多いので、半導体製造法の早期の段階において完全な開口を必要とすることが多い。垂直相互接続孔に充填するために用いる材料のうちとりわけ金属は、その意味で特に汚染材料のグループである。
第４実施例では、図６Ａ〜６Ｄに示すように、高抵抗のシリコン基板に、一時的充填物及び犠牲埋込み層６２０を備えたトレンチ６０６を設ける。これらの一時的充填物及び犠牲埋込み層は、例えば（低圧）化学気相成長法のような均一堆積技術を用いて堆積させた酸化シリコンで作製する。このことは、例えば前に説明した第２実施例の方法の一部を利用することによって達成することができる。しかし、前に説明した第１実施例におけるように最初から犠牲埋込み層を有する基板を用いても、同じ結果を得ることができる。その結果を図６Ａに示す。
例として、トレンチコンデンサを、本発明による垂直相互接続部と組み合わせて作製する方法を示す。トレンチコンデンサは、作製する電子デバイスの追加的電気素子として働き、この実施例では、基板の第１の側上にトレンチコンデンサを設ける。この将来のコンデンサのトレンチ６６４は、垂直相互接続部のトレンチ６０６と同じ処理ステップ中にエッチングされていることが好都合である。両方の種類のトレンチの寸法が同じオーダーの大きさであるので、このことは可能である。トレンチ６６４は、キャビティ６４０のエッチング、及びこのキャビティ６４０及びトレンチ６０６の充填の前にマスクされており、充填されたトレンチ６０６及び犠牲埋込み層６２０を示す図６Ａによって表される段階を生じさせる。
充填物を設けた後に、基板６００の第１の側６０２にある第１表面上に、一時的保護層６６０を、現在技術において既知の適切な堆積技術により設ける。この層は、少なくとも第１の側６０２にあるトレンチ６０６の開口部をカバーしなければならない。本実施例では、この処理の段階ではこの層をパターン化しない。層６６０は、トレンチ６０６の一時的充填物に対して選択的に除去することのできる材料を含んでいることが好ましい。本実施例では、この材料はＬＰＣＶＤ窒化シリコンで作製する。
これに続いて、孔６１８を第２の側からエッチングし、このエッチングは、犠牲埋込み層６２０に対して選択的である限り、現在技術において既知の手順に従って、必要に応じてドライエッチングまたはウェットエッチングとすることができる。プラズマエッチングのようなドライエッチングを用いる場合は、基板を裏返して、第１の側をエッチングツールのチャックに取り付ける。チャックへの取付けは真空を用いて行うことが多いので、この点では平坦な層が有利である。
孔６１８のエッチングに続いて、犠牲埋込み層６２０及びトレンチの充填物を、孔６１８をエッチングした方法と同じ方法で除去するが、この除去は今度は、キャビティ及びトレンチ及び層６６０を包囲する基板材料に対して選択的でなければならない点が異なる。以下では、層６６０をパターン化して、図６Ｂに示す段階を生じさせる。あるいはまた、この層は堆積の直後にパターン化されている。
随意的な、第２の側からの基板の薄化ステップを、孔６１８のエッチングの前に実行することができる。この薄化ステップは、例えば研削または（化学−機械）研磨によって、及び／またはエッチングによって実行することができる。孔の寸法が比較的大きい場合は、孔の開口または薄化のための代替方法は、粉体のブラスト（吹き付け）を含む。
垂直相互接続孔のトレンチのグリッドの各トレンチ６０６は小さい径を有し、このことは、薄層６６０が大きな相互接続孔の上に広がる必要がない、ということをもたらす。従って、トレンチの充填物を除去した際に、層６６０によって与えられる保護がまだ強力である点が有利である。これにより、垂直相互接続孔を完全に開口しながら、金属物理気相成長法（ＰＶＤ）のような侵食的な処理ステップを第１の側で実行することができる。
図６Ｂに示す方法の段階では、すべての追加物及び垂直相互接続孔を有する基板に、継続する処理を施して、第１の側６０２上の例えば領域６６２内に電気素子を用意することができる。こうした処理は、ＰＶＤのような前述した侵食的処理、並びに汚染材料の堆積を生じさせる処理を含むことができる、というのは、すべてのエッチングステップを実行しており、かつ層６６０が処理ツールのチャックを、垂直相互接続孔を介して汚染または損傷されることから保護するからである。さらに、この目的のために真空に頼るツールチャックまたは他の基板ホルダ上に基板を保持することを妨げる開口した垂直相互接続孔は存在しない。
従って、例として、そして図６Ｃを参照すれば、金属層６６６を、第１の側６０２上の領域６６２内にＰＶＤ堆積させパターン化して、トレンチ６６４を有するコンデンサの底部電極を形成する。次に、現在技術において既知の方法を用いて、絶縁層６６８を設けてパターン化する。この層は、例えば酸化シリコン−窒化シリコン−酸化シリコン（ＯＮＯ：Silicon Oxide-Silicon Nitride-Silicon Oxide）層とすることができる。次に、層６６０を除去し金属層６７０を堆積させて垂直相互接続孔を充填し、基板の第１及び第２の側をカバーする。このことは２ステップの堆積プロセスで行うことができ、各ステップで基板の一方の側をカバーする。そして、基板のいずれかの側の金属層をパターン化して、所望の配線パターンを得る。垂直相互接続孔の内部もカバーするように設けることができる。このようにして、上記絶縁層は、垂直相互接続部の基板からの電気絶縁を提供することができ、及び／または、垂直相互接続材料の基板内への拡散に対するバリア（障壁）を提供することができる。
図に示す結果は、コンデンサ６７２、及び第１の側の配線を介して接続された垂直相互接続部６７４を備えている。
当業者は、本発明を有利に用いて他の電子デバイスを作製する方法を知ることができる。
あらゆる垂直相互接続部のトレンチ及び孔の横方向の寸法及び形状は、マスクの設計によって規定され、カバー層を用いる場合に、この寸法がカバー層の適切な強度を可能にすることに注意して、必要に応じて選択することができる。
図７に示す実施例は、垂直相互接続部を、直ちに使用可能な電気装置７８０内で有利に使用することのできる方法の例を提供する。この装置は、パッケージまたはシステム・イン・パッケージ内に一緒にアセンブル（組立て）した１つ以上の本発明による電子デバイスを備えている。本実施例では、これらの電子デバイスの１つが電子デバイス７００であり、受動（リルーティング（経路変更））接続集積回路として働く。この場合の他の電子デバイス７００’は、ＣＭＯＳ、バイポーラのような能動集積回路、または（複雑な）電子機能を実行することのできる他の集積回路とすることができる。
このアセンブリは、電子デバイス７００’が、電子デバイス７００の第１の側のボンドパッドにはんだボールを介して電気接続される構造を利用する。これらのボンドパッドは、本発明による垂直相互接続部７８４に相互接続され、垂直相互接続部７８４は電気信号を電子デバイス７００の第２の側に転送する。本発明による他の垂直相互接続部７８６を用いて、他の電気信号を電子デバイス７００の一方の側から他方の側に転送する。例えば図６Ｄのデバイスまたは他の任意の電気素子内に存在する垂直コンデンサは、デバイス７００内に示していない。しかし、これら及び他の電気素子は、必要に応じて、パッケージのデバイス内に存在するすべての電気回路内に存在することができる。パッケージにオーバーモールド（外側被覆）７９０を設けてアセンブリの完全性を提供し、内部の種々の電子デバイスを保護する。はんだボールまたはバンプ７８８は、パッケージまたはアセンブリを、パッケージの電気的機能を用いる適切な下部構造に接続する働きをする。
こうしたパッケージ並びに他の電子デバイスでは、垂直相互接続部は電気接続だけでなく熱制御も提供することができる。例えば垂直相互接続部７８４は、能動デバイス７００’内で発生する熱用のヒートシンクとして働くことができる。その意味で、埋込み接続を有する、即ち基板または電子デバイスの第１の側と第２の側との間の垂直相互接続部を形成する可能性は、熱拡散のために有利に利用することができる。
直ちに使用可能な装置７８０は、現在技術において既知の標準的な方法を用いてアセンブルまたは製造することができる。その詳細は、例えば特許文献１に見出すことができる。直ちに使用可能な電気装置の代案実施例では、より多数の半導体及び他の電子デバイスを、電子デバイス７００の１つ以上の側に設けることができる。当業者は、こうした装置を設計及び製造するに当たり、本発明を利用する方法を知ることができる。
他の電子デバイスは、半導体デバイスと協働して機能的サブシステムを提供するデバイスとすることができる。その例は、ＥＳＤ（静電放電）／ＥＭＩ（電磁波妨害）保護デバイス、ＢＡＷ（バルク弾性波）フィルタのような帯域通過フィルタ、インピーダンス整合回路である。
本発明は半導体基板を用いて説明してきたが、本発明の範囲はこれらの基板より広い。本発明は、垂直相互接続部を必要とするすべての基板に適用可能である。従って基板は、ガラス、酸化アルミニウム、ポリシリコン、等とすることができる。
なお、上述した実施例は本発明を限定するものではなく例示するものであり、当業者は多数の代案実施例を、請求項の範囲から逸脱することなしに設計することができる。「備えている」等は、請求項中に挙げた以外の要素またはステップの存在を排除するものではない。各要素は複数存在し得る。単に、互いに異なる従属請求項中に特定の方策を挙げていることは、これらの方策の組合せを有利に用いることができないことを意味するものではない。
Claims (8)
- 半導体基板を貫通する垂直相互接続部を備えた電子デバイスを製造する方法であって、前記半導体基板は第１の側に第１表面を有し、第２の側に第２表面を有し、前記垂直相互接続部が前記第１表面から前記第２表面まで延びる方法において、
前記第１表面と前記第２表面との間に配置された犠牲埋込み層を、前記基板に設けるステップと；
前記基板の前記第１の側から材料を除去することによって、前記第１表面から前記犠牲埋込み層まで延びるトレンチを前記基板に設け、これにより、前記犠牲埋込み層の第１領域が前記トレンチの底部によって露出され、前記犠牲埋込み層の、前記第１表面に平行な第１断面は前記第１領域より大きいステップと；
前記基板の前記第２の側から材料を、前記犠牲埋込み層に対して選択的に除去することによって、前記第２表面から前記犠牲埋込み層まで延びる孔を前記基板に設け、これにより、前記犠牲埋込み層の第２領域上が前記孔によって露出され、前記犠牲埋込み層の、前記第２表面に平行な第２断面は前記第２領域より大きいステップと、
前記犠牲埋込み層を部分的かつ選択的に除去して、前記垂直相互接続部用の垂直相互接続孔を開口するステップとを備え、
前記基板に前記犠牲埋込み層を設けるステップが、
前記犠牲埋込み層のない基板を用意することと；
前記孔を設けるステップを実行する前に前記トレンチを設け、前記トレンチを設けるステップが、前記基板の前記第１の側からの材料の異方性除去を含み、これにより、前記第１表面と前記第２表面との間の前記半導体基板内に位置する底部領域を持つ底部を有する前記トレンチを形成することと；
前記トレンチを設けた後に、かつ前記孔を設ける前に、前記犠牲埋込み層を設けるステップを実行し、このステップにおいて、前記トレンチの前記底部にキャビティを形成することによって、前記半導体基板の前記第１表面と前記第２表面との間に前記犠牲埋込み層を設け、前記キャビティは、前記トレンチの前記底部の平面に平行な断面を有し、この断面は前記トレンチの前記底部の面積より大きく、前記キャビティの少なくとも一部分に犠牲材料を充填することと
を含むことを特徴とする電子デバイスの製造方法。 - 請求項１に記載の方法において、前記キャビティを、等方性ドライエッチング技術を用いて設けることを特徴とする方法。
- 請求項１に記載の方法において、さらに、
前記トレンチに、少なくとも前記第１表面まで延びる一時的充填物を設けるステップと；
前記一時的充填物を設けた後に、さらに前記電子デバイスを構成するための処理を継続するステップと；
前記処理を継続した後に、前記第２の側から前記犠牲埋込み層及び前記一時的充填物を除去し、これにより前記垂直相互接続孔を開口するステップと
を備えていることを特徴とする方法。 - 請求項３に記載の方法において、前記トレンチの前記一時的充填物を、半導体処理ツールを汚染しない材料のグループから選択することを特徴とする方法。
- 請求項１に記載の方法において、さらに、
前記トレンチに、少なくとも前記第１表面まで延びる一時的充填物を設けるステップと；
前記基板の前記第１の側に、少なくとも前記一時的充填物をカバーする一時的カバー層を設けるステップと；
前記一時的カバー層を設けた後に、前記犠牲埋込み層及び前記一時的充填物を前記第２の側から除去し、これにより前記第２の側から前記一時的カバー層を露出させるステップと
を備えていることを特徴とする方法。 - 請求項１に記載の方法において、前記基板にトレンチを設けるステップが、前記孔を開口し前記犠牲埋込み層を除去した後に、前記基板に複数のトレンチを、前記複数のトレンチの少なくとも２つを接続して単一の孔にする方法で設けることを含むことを特徴とする方法。
- 請求項１に記載の方法において、前記基板にトレンチを設けるステップが、前記基板に複数のトレンチを設けることから成り、前記犠牲埋込み層を設けるステップが、少なくとも２つの前記トレンチを相互接続する単一の大きなキャビティを形成する方法で、前記少なくとも２つのトレンチの底部にキャビティを形成することを含むことを特徴とする方法。
- 請求項１〜７のいずれかに記載の方法において、前記電子デバイスを標準的な手順により仕上げて、直ちに使用可能な電気装置を形成することを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06300976 | 2006-09-22 | ||
| EP06300976.5 | 2006-09-22 | ||
| PCT/IB2007/053719 WO2008035261A1 (en) | 2006-09-22 | 2007-09-14 | Electronic device and method for making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010504637A JP2010504637A (ja) | 2010-02-12 |
| JP5237285B2 true JP5237285B2 (ja) | 2013-07-17 |
Family
ID=38984116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009528823A Active JP5237285B2 (ja) | 2006-09-22 | 2007-09-14 | 電子デバイス及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7786014B2 (ja) |
| EP (1) | EP2067167B1 (ja) |
| JP (1) | JP5237285B2 (ja) |
| CN (1) | CN101517728B (ja) |
| WO (1) | WO2008035261A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5179046B2 (ja) * | 2006-11-22 | 2013-04-10 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
| DE102007034306B3 (de) | 2007-07-24 | 2009-04-02 | Austriamicrosystems Ag | Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung |
| DE102008040597A1 (de) * | 2008-07-22 | 2010-01-28 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit Rückvolumen |
| US7939926B2 (en) | 2008-12-12 | 2011-05-10 | Qualcomm Incorporated | Via first plus via last technique for IC interconnects |
| WO2010109746A1 (ja) * | 2009-03-27 | 2010-09-30 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR101276333B1 (ko) * | 2009-11-30 | 2013-06-18 | 한국전자통신연구원 | 3차원 인터커넥션 구조 및 그 제조 방법 |
| TWI515930B (zh) * | 2010-05-31 | 2016-01-01 | 精材科技股份有限公司 | 發光二極體次基板、發光二極體封裝及其製造方法 |
| JP5565272B2 (ja) * | 2010-10-29 | 2014-08-06 | 富士通株式会社 | 貫通電極基板 |
| US8759920B2 (en) * | 2012-06-01 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
| JP6002008B2 (ja) * | 2012-11-19 | 2016-10-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN103065942B (zh) * | 2013-01-08 | 2016-10-19 | 无锡华润上华半导体有限公司 | 控制深槽腐蚀形成的半导体膜厚度的方法和半导体结构 |
| US11222986B2 (en) * | 2019-07-26 | 2022-01-11 | Texas Instruments Incorporated | Semiconductor device with an integrated deep trench capacitor having high capacitance density and low equivalent series resistance |
| US11712766B2 (en) * | 2020-05-28 | 2023-08-01 | Toyota Motor Engineering And Manufacturing North America, Inc. | Method of fabricating a microscale canopy wick structure having enhanced capillary pressure and permeability |
| CN111901643B (zh) * | 2020-06-20 | 2022-04-22 | 河北广电无线传媒有限公司 | 一种高可靠性iptv机顶盒 |
| EP4187581A1 (en) * | 2021-11-26 | 2023-05-31 | Imec VZW | An interconnect structure of a semiconductor component and methods for producing said structure |
| KR20240019456A (ko) * | 2022-08-04 | 2024-02-14 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961821A (en) | 1989-11-22 | 1990-10-09 | Xerox Corporation | Ode through holes and butt edges without edge dicing |
| JPH04304664A (ja) * | 1991-04-02 | 1992-10-28 | Nissan Motor Co Ltd | 半導体デバイス |
| JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5427975A (en) * | 1993-05-10 | 1995-06-27 | Delco Electronics Corporation | Method of micromachining an integrated sensor on the surface of a silicon wafer |
| US6143666A (en) | 1998-03-30 | 2000-11-07 | Vanguard International Seminconductor Company | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough |
| US6036872A (en) * | 1998-03-31 | 2000-03-14 | Honeywell Inc. | Method for making a wafer-pair having sealed chambers |
| US7145696B2 (en) | 1998-11-09 | 2006-12-05 | Silverbrook Research Pty Ltd | Print data compression method and printer driver |
| US6110843A (en) | 1999-02-08 | 2000-08-29 | Taiwan Semiconductor Manufacturing Co. | Etch back method for smoothing microbubble-generated defects in spin-on-glass interlayer dielectric |
| US6352923B1 (en) * | 1999-03-01 | 2002-03-05 | United Microelectronics Corp. | Method of fabricating direct contact through hole type |
| FR2797140B1 (fr) | 1999-07-30 | 2001-11-02 | Thomson Csf Sextant | Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions |
| DE60035994T2 (de) | 2000-10-04 | 2008-06-05 | Qimonda Ag | Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung |
| US6577427B1 (en) * | 2001-02-20 | 2003-06-10 | Nayna Networks, Inc. | Process for manufacturing mirror devices using semiconductor technology |
| US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
| KR100413828B1 (ko) | 2001-12-13 | 2004-01-03 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
| JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| TWI249767B (en) | 2004-02-17 | 2006-02-21 | Sanyo Electric Co | Method for making a semiconductor device |
| WO2005088699A1 (en) | 2004-03-10 | 2005-09-22 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device and a resulting device |
| JP3875240B2 (ja) * | 2004-03-31 | 2007-01-31 | 株式会社東芝 | 電子部品の製造方法 |
| WO2005099699A1 (en) | 2004-04-07 | 2005-10-27 | Sepracor Inc. | Combination of (s)-amlodipine and a beta-blocker, and methods for reducing hypertension |
| US7396732B2 (en) | 2004-12-17 | 2008-07-08 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Formation of deep trench airgaps and related applications |
| CN101589543B (zh) * | 2005-05-18 | 2012-10-31 | 科隆科技公司 | 微机电换能器 |
-
2007
- 2007-09-14 EP EP07826387.8A patent/EP2067167B1/en active Active
- 2007-09-14 US US12/442,351 patent/US7786014B2/en active Active
- 2007-09-14 JP JP2009528823A patent/JP5237285B2/ja active Active
- 2007-09-14 WO PCT/IB2007/053719 patent/WO2008035261A1/en active Application Filing
- 2007-09-14 CN CN2007800349735A patent/CN101517728B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090269931A1 (en) | 2009-10-29 |
| EP2067167A1 (en) | 2009-06-10 |
| JP2010504637A (ja) | 2010-02-12 |
| EP2067167B1 (en) | 2016-04-13 |
| CN101517728A (zh) | 2009-08-26 |
| WO2008035261A1 (en) | 2008-03-27 |
| CN101517728B (zh) | 2013-10-30 |
| US7786014B2 (en) | 2010-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5237285B2 (ja) | 電子デバイス及びその製造方法 | |
| JP4944605B2 (ja) | 基板中の電気的接続 | |
| JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
| US8198734B2 (en) | Silicon-on-insulator structures for through via in silicon carriers | |
| TWI684244B (zh) | 圖案化可變寬度金屬化線之方法 | |
| CN112567514B (zh) | 存储器结构及其形成方法 | |
| TWI408797B (zh) | 微電子總成及其形成方法 | |
| JP4722999B2 (ja) | マイクロエレクトロニクスアセンブリ及びその製造方法 | |
| TWI506728B (zh) | 直通矽貫穿孔光微影校準與定位 | |
| US11935816B2 (en) | Conductive feature with non-uniform critical dimension and method of manufacturing the same | |
| JP2008517457A (ja) | 表面側コンタクト及び垂直トレンチ分離を有する半導体装置及びその製造方法 | |
| JP4389227B2 (ja) | 半導体装置の製造方法 | |
| CN109585452B (zh) | 一种存储器及其制作方法 | |
| TWI670857B (zh) | 記憶體結構及其形成方法 | |
| TW202135275A (zh) | 在半導體晶片中的保護結構及用於形成其的方法 | |
| CN108346569B (zh) | 半导体器件的制作方法 | |
| US20230056408A1 (en) | Semiconductor device and method of fabricating the same | |
| TWI805336B (zh) | 半導體結構及其形成方法 | |
| KR20110069288A (ko) | 관통형 실리콘 비아 형성 방법 | |
| KR101102052B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| CN117059565A (zh) | 封装方法 | |
| TWI431720B (zh) | 溝填方法及淺溝渠隔離結構的製造方法 | |
| CN113394268A (zh) | 半导体器件及其制造方法 | |
| TW201448116A (zh) | 於一積體電路中形成柵欄導體 | |
| KR20040056854A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120427 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5237285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |