JPH04304664A - 半導体デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体基板を複数個積
み重ね、所望の部分で接着した３次元デバイス用半導体
層を含む基板及びこれを用いた半導体デバイスに関する
。

【０００２】

【従来の技術】従来、半導体基板の複数個を積み重ねて
接着した３次元デバイスとしては、例えば、アイ　イー
　イー　イー　コンピュータ（ＩＥＥＥ　Ｃｏｍｐｕｔ
ｅｒ，１９８４．Ｊａｎ．ｐ６９．Ｊａｎ．Ｇｒｉｎｂ
ｅｒｇ　他）に記載されているものがある。

【０００３】上記の３次元デバイスにおいて半導体基板
を貫通するオーム性配線手段としては、Ａｌドットによ
る熱移動拡散によるｎ型基板中のｐ型Ａｌドーパント拡
散を用いて、ｎ型基板中にｐ＋部分を貫通させている。 また半導体の基板と基板との相互接続は、接触用金属か
らなるマイクロブリッヂを２個交差させて接触させてい
る。

【０００４】

【発明が解決しようとする課題】従来技術の複数の半導
体基板からなる３次元構造においては、貫通部分（ｆｅ
ｅｄｔｈｏｕｇｈ）がｐ＋ｎ接合のｐ＋から成っており
、ｐ＋ｎ接合の分離を用いているため、接合による分布
容量やｐ＋部分の上下抵抗値の制御が困難であった。ま
たマイクロブリッヂ部分も相互に融着していないので、
２つの半導体基板を結合する機械的構造の安定性の点に
おいて十分要求を満たしていなかった。また他の部分と
の電気的アイソレーションも完全でない等種々の問題が
あった。

【０００５】本発明は、上記のような従来技術の問題を
解決するためになされたものであり、半導体装置におい
て、例えばトランジスタのような能動デバイスやＩＣが
作り込まれる半導体基板の主表面側と裏面側とを、容易
かつ確実にオーム性結合し、電気的アイソレーションの
保持が可能な半導体デバイスを提供することを目的とす
るものである。

【０００６】

【課題を解決するための手段】上記の目的を達成する手
段は、本発明の特許請求の範囲に記載されている。すな
わち、本発明においては、半導体を含む基板における能
動デバイスを形成する主表面の反対側裏面の一部に少な
くとも１つの凹部が形成され、この凹部による基板の板
厚の薄くなっている部分は、少なくともある程度の面積
部分において半導体結晶領域でない領域（以下非半導体
結晶領域という）を含んでいる。この非半導体結晶領域
は、前記主表面から前記凹部の底面（裏面側から見た底
面、すなわち凹部のうち主表面側に最も近い部分）に達
する基板主表面と裏面をつなぐ通信手段として少なくと
も一つの低抵抗オーミック領域（例えばポリＳｉ層）が
形成され、この低抵抗オーミック領域の周囲には分離層
（例えば絶縁膜）が形成される。低抵抗オーミック領域
の主表面側の末端すなわち主表面側接触部から、主表面
側の所望の個所まで、他の部分と絶縁された少なくとも
一層の配線用低抵抗部材（例えば金属膜配線）が形成さ
れ、かつ、前記低抵抗オーミック領域の前記凹部底面側
の末端、すなわち凹部底面側接触部を除いた前記凹部の
内面と、前記半導体を含む基板の裏面の所望の部分とは
絶縁膜で覆われ、この絶縁膜上に、前記凹部底面側接触
部から前記半導体基板の裏面の所定個所まで、前記半導
体基板とは絶縁された少なくとも一層の配線用低抵抗部
材（例えば金属膜配線）が形成されるように構成してい
る。

【０００７】

【作用】上述のような板状構成物基板の一部にある半導
体層に少なくとも１つの能動デバイスがあり、前記能動
デバイスの端子の１つに接続された板厚の薄い部分にあ
る通信手段を介して、基板主表面から基板裏面の配線電
極に信号伝送させる３次元デバイスなどに利用される半
導体デバイスにおいて、本発明は前記低抵抗オーミック
領域を通信手段として、半導体基板の主表面側と裏面側
とが結合され、前記主表面側と裏面側とで信号の伝送を
行なうことが可能となリ、また前記の複数個の板厚が薄
くなっている部分の通信手段が、所望の設計による配線
ネットワークの少なくとも一つの接続点になっているこ
とによって、電源ライン、接地ライン、信号伝送の相互
結線ライン、ディジタル信号のバスラインなどとして活
用することができる。

【０００８】

【実施例】本発明の一実施例を図面に基づいて説明する
。図３は、本発明のＩＣが形成されている半導体デバイ
スの一実施例の全体配置を示す主表面の上面図、図１は
図３のＡＡ′断面図であって、半導体層を含む板状構成
物基板の一断面を示している。

【０００９】半導体基板１は、半導体圧力センサなどと
同様のエッチングなどで形成された凹部２７をもってい
る。板状構成物の板厚の薄くなっている部分に非半導体
結晶領域４があり、これは絶縁物や充填物であるポリＳ
ｉでもよい。本半導体デバイスは例えば半導体基板１、
絶縁膜２、ＳＯＩ用の半導体層３などからなるＳＯＩ基
板を基に製作されている実施例である。基板のＩＣなど
のデバイスが作り込まれている主表面にフィールド酸化
膜５があり、図１の凹部の左側に、例えば、ソース７、
ドレイン８、ゲート９のＭＯＳＴｒがあり、また右側に
は、例えば、ソース１０、ドレイン１１、ゲート１２か
らなるＭＯＳＴｒがある。

【００１０】基板の薄い部分の非半導体結晶領域（例え
ば絶縁物）４の基板の主表面と裏面をつなぐ通信手段と
して高ドープＳｉまたは高融点金属などで形成されてい
る貫通配線１３と１５があり、それぞれ絶縁膜１４、１
６によって非半導体結晶領域４と絶縁分離されている。 凹部の上方にある板厚の薄い部分を補強し、機械的スト
レス、熱膨張の差による歪を緩和するために、金属など
の可撓性のある材質からなるストレス耐性部材１７、１
９が前記の板厚の薄い部分の周辺に配置している。スト
レス耐性部材１７、１９は一つの手段として高融点金属
Ｔａ、Ｍｏ、Ｗなどの高温プロセスに耐える金属などの
素材を用いると、高温酸化、熱処理などの通常の半導体
プロセスと共存できるので、設計の自由度が増加するの
で好適である。場合によっては高融点金属でポリＳｉの
ストライプを包み込んだような複合構成も有用である。 また、Ｔｉ層＋Ｐｔ層＋Ａｕ層などからなるビームリー
ドのような配線組立実装材料を設置すれば、元来可撓性
があるので、ストレスや熱膨張の差に対する耐性が増加
する。

【００１１】ストレス耐性部材１７、１９の上部は絶縁
膜５などで分離されていないと上部配線金属膜２１、２
２と共存できないので、ストレス耐性部材１７、１９の
上には２層以上の絶縁膜を配置するなどの配慮が状況に
より必要である。ストレス耐性部材１７、１９も周囲の
非半導体結晶領域４と分離していた方がよい場合は絶縁
膜１８、２０を介して分離する。

【００１２】ストレス耐性部材１７、１９の耐性を増加
させるためには、例えば、ジグザグ構造、スプリング構
造のような可動調整のための自由度を有する構造を左、
右、上、下に設けることも有効である。このような可動
調整構造は絶縁物中に形成したストレス耐性金属膜を、
以後の工程で絶縁物だけエッチングにより除去すること
により、金属膜のスプリング状構成物の一部にエアギャ
ップを形成することによって可能になる。

【００１３】板状構成物基板の主表面と裏面との信号の
伝送を行なう通信手段は、板厚の薄い部分の貫通配線１
３、１５によって行なう。図１の向かって左側では、主
表面が配線金属膜２１、貫通配線１３によってＭＯＳＴ
ｒのゲート９に接続している。基板の裏面では半導体基
板１とは絶縁膜２６で分離された配線膜２４Ａは凹部の
斜面を経由して、元来の裏面の配線電極２４Ｂにつなが
っている。図１の右側では、主表面は配線金属膜２２、
貫通配線１５によって右側のＭＯＳＴｒのドレイン１１
に接続されている。また基板裏面では配線膜２５Ａから
凹部の斜面を通って元来の裏面にある配線電極２５Ｂへ
到達している。このような基板裏面の凹部２７への配線
形成は原則として低温プロセスであることが必要である
。また斜面への電極配線のパターン形成も平行光束を用
いた特殊なフォト工程やレーザなどの直接光化学エッチ
ングなどの新規プロセスを用いる必要がある。

【００１４】図２は図３実施例の半導体デバイスのＢＢ
′断面を示す図であって、ストレス耐性部材１７、１９
、３０などによって凹部２７の周辺がどのように補強さ
れているかを示している。図１と同じ符号部分の構成は
説明を省略するが、凹部２７の一方の周辺でストレス耐
性部材３０が前述と同じようなプロセスの何れかを用い
て形成されている。このストレス耐性部材３０は図の左
側でストレス耐性部材１７と、図の右側でストレス耐性
部材１９と連結している。

【００１５】また、凹部２７により板厚の薄い部分と板
厚の厚い部分を十分の素材強度をもって連結するために
、補強部材３１、３２が別々の配置で形成されている。 補強部材３１、３２もＴａ、Ｍｏ、Ｗのような高融点金
属かＴｉ層＋Ｐｔ層＋Ａｕ層のようなビームリード配線
組立実装部材などを用いることができる。場合により前
述の金属膜のスプリング構成などの可動調整部分を一部
に設けてもよい。

【００１６】図１に示すように非半導体結晶領域４が同
一の凹部２７にあってもよいが、非半導体結晶領域４と
は別の構成としてもよく、図４は、図３のＣＣ′断面図
を示し、別の構成が同一の凹部２７にある場合を示す。 この場合は図３の上の半分の領域の板厚の薄くなってい
る領域は、例えば、ＳＯＩ構成の薄い半導体結晶層３が
残っている構成となっている。図４の左側に、例えばソ
ース４０、ドレイン４１、ゲート４２のＭＯＳＴｒがあ
り、ゲート４２に接触する配線電極４８は板厚の薄い半
導体層３を貫通する貫通配線４６を通信手段として裏面
の配線膜５０Ａと凹部の斜面を通る配線膜を経由して、
元来の裏面の配線電極５０Ｂに到達している。

【００１７】一方、凹部２７上の板厚の薄い半導体層３
にソース４３、貫通ドレイン４４、ゲート４５からＭＯ
ＳＴｒがある。この部分の基板の主表面から板厚の薄い
部分の裏面へ通ずる通信手段は、半導体層３を貫通する
ドレイン不純物分布をもつドレイン４４の端子そのもの
である。このドレイン４４は主表面で電極５０（ソース
電極は４９）をもつと同時に裏面で電極５１Ａによって
接触され、裏面凹部の斜面を経由して元来の裏面の配線
電極５１Ｂへ到達する。

【００１８】このようなＭＯＳＴｒの如き能動デバイス
の一端子を用いれば、単なる低抵抗配線による信号の伝
送のみならず、能動デバイスによる信号の増幅やスイッ
チングなどを伝送中に行なうことができる。

【００１９】板厚の薄い半導体層３に対して機械的スト
レスや熱膨張の差からくる歪を緩和するために、ストレ
ス耐性部材１７、１９を図１、図２に示したものと同様
の効果を期待して配置することができる。金属膜などか
らなるストレス耐性部材１７、１９は絶縁膜１８、２０
によって半導体層３から絶縁分離されている。

【００２０】図３におけるＢ２Ｂ２′断面は、ＢＢ′断
面に準ずる構成となっており、ストレス耐性部材１７、
１９の配置は、場合によっては、工程が複雑化しても補
強によるメリットを追及することが必要とされるとき、
例えば、図５に示される図３のＤＤ′断面図のように凹
部２７の裏面側をストレス耐性補強部材５７によって補
強することも可能である。さらに凹部２７の裏面の構成
を強化するためにストレス耐性部材５７を凹部２７の斜
面や、元来の裏面にまで延長したストライプ状部材５９
を設けてもよく、また基板主表面での板厚大の部分と板
厚小の部分を強固に結合するためには、図２の場合と同
様にストレス耐性補強部材５５、５６を配置することも
有効である。

【００２１】図１、図２、図４、図５に示す基板表面の
板厚の薄い部分におけるストレスの発生防止は、ストレ
ス耐性部材１７、１９自体をジグザグ構造、エアギャッ
プのあるビームリード構造、またはスプリング構造を有
する可動調整部を設置することによって一層大きい効果
が得られる。ある種の条件では、図３に示した配線金属
膜２１、２２、３４、４８、４９、５０に対しても、凹
部２７の板厚の薄い部分をストレスによる変位から保護
するために、エアギャップをもつビームリード構造やス
プリング構造のような可動調整部を設けることが信頼性
を確保するために必要になることもある。

【００２２】３次元デバイスからなる３次元ＩＣを構成
する場合を考えると、板状構成物基板を複数個積層する
必要が生じる場合がある。図６は本発明の構成をもつ板
状構成物基板６３、６４、６５、６６を積層構成した３
次元デバイスの一実施例を示す。各基板には板厚の薄い
ところに付随的に凹部６１が設けられている。図６の基
板６３に図３に示したような凹部２７による通信手段が
２×凹部＋２×凹部だけあるとする。これらの凹部によ
る通信手段グループをＡ、Ｂ、Ｃ、Ｄと名称をつける。 Ａ凹部には横方向だけの配線を、とりあえずカウントす
ると２×４＋２×４＝１６ビットの通信手段の拠点があ
る。Ｂ凹部にも１６ビット、Ｃ凹部にも１６ビット、Ｄ
凹部にも１６ビットの基板主表面から裏面への通信手段
がある。

【００２３】例えば、ＳＯＩで形成したＣＭＯＳの論理
回路で信号の流れが上から下へ行くものと下から上へ行
くことが並列信号処理で必要であるとすると、（Ａ＋Ｂ
）＝３２ビットで上向き信号の並列処理を行ない、（Ｃ
＋Ｄ）＝３２ビットで下向き信号の並列処理を行なうこ
とができる。

【００２４】同様のことは基板６４、基板６５、基板６
６にも、それぞれ上向き信号通信手段３２ビット、下向
き信号通信手段３２ビットを具備させることもできる。

【００２５】図６に示すような積層３次元ＩＣは、例え
ば、アイ　イー　イー　イー　インターナショナル　エ
レクトロン　デバイス・ミーティング　テクニカル　ダ
イジェスト（ＩＥＥＥ　ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ
　Ｄｉｇｅｓｔ　１９８４，ｐ８１６，Ｍ．Ｙａｓｕｍ
ｏｔｏほか：「Ｐｒｏｍｉｓｓｉｎｇｎｅｗ　ｆａｂｒ
ｉｃａ−ｔｉｏｎ　ｐｒｏｃｅｓｓ　ｄｅｖｅｌｏｐｅ
ｄ　ｆｏｒ　ｓｔａｃｋｅｄ　ＬＳＩ’ｓ」）に示され
る方法によって上部基板と下部基板とを所望の電極の配
置の部分で融着、結合させることができる。

【００２６】このような３次元ＩＣの積層構成によって
並列信号処理ができるが、更に効率的な信号処理を行な
うときは凹部の板厚の薄くなっている構成に配線ネット
ワークを形成するとよい。

【００２７】図７、図８に配線ネットワークの例を示す
。図７はほぼ図１で述べたのと同様の構成であるが、配
線間のアイソレーションを確実にするために、非半導体
結晶領域７０は絶縁物で形成されている。配線電極は上
層に７１、７２、７３、７４があり、配線電極７５、７
６の所望の部分は局部的貫通配線によって、基板主表面
と裏面とをつなぐ通信手段として使用している。図８に
は基板主表面にある配線の配列を示している。

【００２８】図中破線で示す配線７５、７６などには上
記の貫通配線を局部的に設置することができる。また、
板厚の薄くなっている部分に図７の下層配線７７、７８
に示すように２層配線を実施することができる。

【００２９】並列信号処理の如き集積度の大きいＩＣ構
成においては当然、電源ライン、接地ライン、比較的配
線長の短い局部的相互結線ライン、ディジタル信号のバ
スラインなど各種の配線領域が必要になる。

【００３０】図７、図８に示すような配線ネットワーク
を本発明の基板の板厚の薄くなっているところに設置す
れば、同一基板内の平面方向の配線レイアウト及び第１
層基板、第２層基板、第３層基板、第４層基板を上下方
向で連絡、通信する配線群とを、より大きな設計自由度
をもつ構成として設定することができる。

【００３１】また図４に示したようなＳＯＩデバイスの
貫通ドレイン部などの能動デバイスの出力端子などに配
線位置を位置合わせさせることによっても配線ネットワ
ークの信号処理の機能が向上する。これらによって３次
元並列信号処理マイクロプロセッサ、インテリジェント
センサ、ニューロコンピュータなどの回路設計、システ
ム設計を従来技術より大幅に有利な条件で展開すること
ができ、３次元ＩＣの多機能化と高性能化を可能にする
ことができる。

【００３２】本発明の構成の主旨は概略形状が板状の構
成物であって、板厚の薄い部分と板厚が厚い元来の基板
部があり、板厚の薄いところに基板の主表面と裏面とを
信号伝送可能にする通信手段を有する構成であれば、基
板の形状や凹凸を特に指定するものではないので、実施
例のほか、Ｌ形、逆Ｌ形などの各種の変形形状の基板に
対しても当然適用が可能である。上記実施例における半
導体デバイスの非半導体結晶領域は絶縁物によって構成
され、例えば、導通を目的としない充填物としてのポリ
シリコンを使用することができる。

【００３３】上記の実施例により下記のごとき効果が得
られる。

【００３４】（１）基板裏面と基板主表面との信号の伝
送が容易に可能となり、この信号の伝送は基本的な低抵
抗オーミック領域を通信手段とする結合の他に、同様の
構成の凹部にある薄い半導体層におけるＭＯＳＴｒのド
レインのような能動デバイスの能動端子による信号の伝
送、制御スイッチ機能と共存することができ、板厚の薄
くなっている通信手段のある部分に配線ネットワークを
構成し、必要に応じ電源ライン、接地ライン、ディジタ
ル信号のバスライン、局部的な素子間接続配線などを組
み込むことができ、同一チップ内の二つ以上の凹部の主
表面にトポロジカルに連絡した配線ネットワークを形成
することができる。

【００３５】（２）本発明のデバイス基板を積層配置し
た三次元ＩＣにおいては、従来の高集積化平面型ＩＣの
問題点、すなわち、■チップサイズが大きくチップ内の
配線が長くなり信号の遅延が起こること■セル配置や配
線のレイアウトの制約が多いこと■歩留まりが低いなど
ことなどが改善される。

【００３６】（３）第１の基板をセンサＩＣ（Ａ１、Ａ
２、Ａ３）、第２の基板を記憶ＩＣ（Ｂ１、Ｂ２、Ｂ３
）、第３の基板を演算ＩＣ（Ｃ１、Ｃ２、Ｃ３）、第４
の基板を比較ＩＣ（Ｄ１、Ｄ２、Ｄ３）などと別々に設
計して組み合わせることにより、異なる性能、機能をも
った三次元デバイスを構成することができ、設計上の自
由度を増すことができる。さらに三次元ＩＣデバイスの
特徴である基板の垂直の方向の信号の伝送、制御を並列
処理によって同時に情報処理できるので、高機能、高集
積三次元ＩＣの設計、製造に大きな利点をもたらすこと
ができる。

【００３７】

【発明の効果】本発明の実施により、能動デバイスやＩ
Ｃが作り込まれる半導体基板の主表面側と裏面側とを、
容易かつ確実にオーム性結合がなされ、しかも電気的ア
イソレーションを保持することが可能な半導体デバイス
を提供することができる。

【図面の簡単な説明】

【図１】本発明の半導体デバイスの一実施例図であって
、基板の薄い非半導体結晶領域部分にある２つの低抵抗
オーミック接続による通信手段を示しており、図３にお
けるＡＡ′断面図に相当する。

【図２】図１と同一の凹部をもつ半導体デバイスの他の
実施例図であって、凹部の板厚の薄い部分に設けたスト
レス耐性部材の配置を示しており、図３におけるＢＢ′
断面図に相当する。

【図３】本発明の三次元デバイス用基板の主表面の配線
の配置とストレス耐性部材機構の配置を示す上面図であ
る。

【図４】本発明の半導体デバイスの他の実施例図であっ
て、図３におけるＣＣ′断面図に相当する。

【図５】本発明の半導体デバイスの他の実施例図であっ
て、板厚の薄い部分の裏面側にも本発明のストレス耐性
部材または補強部材機構の配置した状態を示し、図３に
おけるＤＤ′断面図に相当する。

【図６】本発明の板状構成物基板４層の積層構造からな
る３次元デバイスの一実施例を示す概念図である。

【図７】本発明の通信手段を備えた板厚の薄い部分の絶
縁物で形成した非半導体結晶領域に設けた配線ネットワ
ークを示す実施例の断面図である。

【図８】図７に示す断面近傍における基板主表面の配線
ネットワークのレイアウトを示す上面図である。

【符号の説明】

１　　　　半導体部 ２、１４、１６、１８、２０、２６　　　　絶縁膜３　
　　　半導体層 ４、７０　　　　非半導体結晶領域 ５　　　　フィールド酸化膜 ７、１０、４０、４３　　　　ソース ８、１１、４１、４４　　　　ドレイン９、１２、４２
、４５　　　　ゲート １３、１５　　　　貫通配線 １７、１９、３０　　　　ストレス耐性部材２１、２２
　　　　上部配線金属膜 ２４、２５　　　　配線膜 ２７　　　　凹部 ３１、３２　　　　補強部材 ３４、５０、５１　　　　配線金属膜

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体層を含む板状構成物の基板に板厚の
   薄い部分と厚い部分があり、かつ主表面と裏面を有し、
   前記半導体層に少なくとも１つの能動デバイスを有し、
   前記能動デバイスの１端子に接続された前記板厚の薄い
   部分にある通信手段を介して前記主表面から裏面の配線
   電極に信号伝送させる半導体デバイスにおいて、前記通
   信手段は、少なくともその一部に非半導体結晶領域を含
   み、所定の配線ネットワークをもつ少なくとも１層の配
   線部材をもって結線されていることを特徴とする半導体
   デバイス。